RU2647632C1 - Устройство цифровой обработки полифазных дополнительных фазокодоманипулированных сигналов - Google Patents

Устройство цифровой обработки полифазных дополнительных фазокодоманипулированных сигналов Download PDF

Info

Publication number
RU2647632C1
RU2647632C1 RU2017104302A RU2017104302A RU2647632C1 RU 2647632 C1 RU2647632 C1 RU 2647632C1 RU 2017104302 A RU2017104302 A RU 2017104302A RU 2017104302 A RU2017104302 A RU 2017104302A RU 2647632 C1 RU2647632 C1 RU 2647632C1
Authority
RU
Russia
Prior art keywords
inputs
polyphase
input
output
block
Prior art date
Application number
RU2017104302A
Other languages
English (en)
Inventor
Роман Николаевич Ипанов
Original Assignee
Роман Николаевич Ипанов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Роман Николаевич Ипанов filed Critical Роман Николаевич Ипанов
Priority to RU2017104302A priority Critical patent/RU2647632C1/ru
Application granted granted Critical
Publication of RU2647632C1 publication Critical patent/RU2647632C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/10—Systems for measuring distance only using transmission of interrupted, pulse modulated waves
    • G01S13/26—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/10—Systems for measuring distance only using transmission of interrupted, pulse modulated waves
    • G01S13/26—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave
    • G01S13/28—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave with time compression of received pulses
    • G01S13/284—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave with time compression of received pulses using coded pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/10—Systems for measuring distance only using transmission of interrupted, pulse modulated waves
    • G01S13/26—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave
    • G01S13/28—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave with time compression of received pulses
    • G01S13/284—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave with time compression of received pulses using coded pulses
    • G01S13/288—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave with time compression of received pulses using coded pulses phase modulated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

Изобретение относится к радиотехнике и может использоваться в радиолокационных станциях в режимах сопровождения целей для обработки полифазных (p-фазных, p≥2) пачечных фазокодоманипулированных сигналов, кодированных ансамблем из p дополнительных последовательностей длины N=pk, k∈N, N - множество натуральных чисел, по предварительному целеуказанию в ограниченном доплеровском диапазоне частот. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит регистр сдвига, процессор быстрого Д-преобразования Фурье, блок перекрестных связей, блок весовых коэффициентов, N блоков формирования автокорреляционной функции, каждый из которых содержит p-1 регистров сдвига и p-1 сумматоров комплексных чисел, N пороговых устройств. 1 з.п. ф-лы, 2 ил., 2 табл.

Description

Изобретение относится к радиотехнике и может использоваться в радиолокационных станциях в режимах сопровождения целей для обработки полифазных (p-фазных,
Figure 00000001
) пачечных фазокодоманипулированных (ФКМ) сигналов с неизвестной частотой Доплера, кодированных ансамблем дополнительных последовательностей длины
Figure 00000002
,
Figure 00000003
,
Figure 00000004
 - множество натуральных чисел, по предварительному целеуказанию в ограниченном доплеровском диапазоне частот.
Известно устройство цифровой обработки полифазных ортогональных ФКМ сигналов [1], содержащее регистр сдвига с числом ячеек N, первый и второй блоки перекрестных связей, процессор быстрого преобразования Виленкина-Крестенсона-Фурье (БПВК-Ф), блок весовых коэффициентов, N одинаковых блоков формирования автокорреляционной функции (АКФ) полифазного ортогонального сигнала, содержащего
Figure 00000005
 одинаковых регистров сдвига и
Figure 00000006
 одинаковых сумматоров комплексных чисел, N пороговых устройств, причем входом устройства является вход регистра сдвига, а выходом устройства являются выходы N пороговых устройств, при этом регистр сдвига имеет один вход и N выходов, которые соединены с соответствующими входами первого блока перекрестных связей, имеющего N входов и
Figure 00000007
 выходов, выходы первого блока перекрестных связей соединены с соответствующими сигнальными входами процессора БПВК-Ф, имеющего
Figure 00000008
 сигнальных входов, N входов весовых коэффициентов, соединенных с соответствующими выходами блока весовых коэффициентов, и
Figure 00000009
 выходов, которые соединены с соответствующими входами второго блока перекрестных связей, имеющего
Figure 00000010
 входов и
Figure 00000011
 выходов, выходы второго блока перекрестных связей соединены с
Figure 00000012
 входами N одинаковых блоков формирования АКФ полифазного пачечного сигнала по N входов в каждом, при этом каждый блок формирования АКФ полифазного пачечного сигнала имеет N входов и один выход и состоит из
Figure 00000013
 одинаковых регистров сдвига, имеющих один вход и один выход, с числом ячеек
Figure 00000014
 (Q – скважность сигнала) в каждом и
Figure 00000013
 одинаковых сумматоров комплексных чисел, имеющих два входа и один выход, при этом первый вход блока формирования АКФ полифазного пачечного сигнала соединен со входом первого регистра сдвига, первый вход каждого i-го сумматора комплексных чисел соединен с выходом i-го регистра сдвига, а второй вход каждого i-го сумматора комплексных чисел соединен с
Figure 00000015
-м входом блока формирования АКФ полифазного пачечного сигнала, выход
Figure 00000016
-го сумматора комплексных чисел является выходом блока формирования АКФ полифазного пачечного сигнала, выход каждого из N блоков формирования АКФ полифазного пачечного сигнала соединен с одним из входов одного из N пороговых устройств, имеющих по два входа и одному выходу, на вторые входы которых для сравнения подаются пороговые уровни, выходы N пороговых устройств являются выходами устройства.
Однако известное устройство обработки полифазных пачечных ФКМ сигналов, содержащее N одинаковых блоков формирования АКФ, каждый из которых состоит из
Figure 00000013
 одинаковых регистров сдвига с числом ячеек
Figure 00000014
 и
Figure 00000013
 одинаковых сумматоров комплексных чисел, имеет большие аппаратурные затраты.
Целью изобретения является уменьшение аппаратурных затрат путем использования устройства цифровой обработки полифазных пачечных ФКМ сигналов, кодированных ансамблем из p дополнительных последовательностей, называемых полифазными когерентными дополнительными сигналами (КДС) [2] и имеющих, как и у прототипа, АКФ с областью нулевых боковых лепестков. Однако предлагаемое устройство цифровой обработки в каждом из N одинаковых блоков формирования АКФ вместо
Figure 00000013
 регистров сдвига и
Figure 00000013
 сумматоров комплексных чисел будет иметь по
Figure 00000017
 регистров сдвига и
Figure 00000018
 сумматоров комплексных чисел, т.е. в
Figure 00000019
 раз меньше.
Для сжатия полифазных КДС в состав предлагаемого устройства цифровой обработки входит процессор быстрого Д-преобразования Фурье (БП-Д-Ф), использующий совмещенный алгоритм БПФ в базисах-матрицах дополнительных последовательностей [2] и дискретных экспоненциальных функций (ДЭФ), позволяющий одновременно снимать манипуляцию полифазных импульсных сигналов, кодированных ансамблями дополнительных последовательностей, и определять частоту Доплера в ограниченном доплеровском диапазоне частот по предварительному целеуказанию.
На фиг.1 приведена структурная схема предлагаемого устройства цифровой обработки полифазных КДС, на фиг.2 – сигнальный граф быстрого Д-преобразования Фурье при
Figure 00000020
 и
Figure 00000021
.
Устройство содержит (фиг.1): регистр 1 сдвига с числом ячеек, равным количеству элементарных дискрет в импульсе, процессор 2 БП-Д-Ф, блок 3 перекрестных связей, блок 4 весовых коэффициентов, N одинаковых блоков 5 формирования АКФ полифазного КДС, каждый из которых содержит
Figure 00000022
 одинаковых регистров 6 сдвига с числом ячеек, равным периоду следования импульсов
Figure 00000023
, и
Figure 00000024
 одинаковых сумматоров 7 комплексных чисел, N пороговых устройств 8.
Регистр 1 сдвига имеет один вход и N выходов, причем вход регистра является входом устройства, выходы соединены с соответствующими сигнальными входами процессора 2 БП-Д-Ф.
Алгоритм работы процессора БП-Д-Ф основан на совмещении алгоритмов БПФ в базисах-матрицах дополнительных последовательностей и ДЭФ путем поэлементного перемножения каждой строки матрицы дополнительных последовательностей размером
Figure 00000025
 на каждую строку матрицы ДЭФ размером
Figure 00000026
. Полученная при этом матрица размером
Figure 00000027
 представляет собой набор матриц импульсных характеристик размером
Figure 00000028
 на N различных частотах, т.е. строки матрицы ДЭФ играют роль частотных каналов.
Состав и алгоритм работы процессора БП-Д-Ф описывается следующим набором математических выражений:
Figure 00000029
где
Figure 00000030
 - вектор входного сигнала, состоящий из N дискрет;
Figure 00000031
 - вектор выходного сигнала (спектра), состоящий из
Figure 00000032
дискрет;
Figure 00000033
 - диагональная матрица с элементами из i-й строки матрицы ДЭФ, входящая в состав блочной матрицы размером
Figure 00000034
;
Figure 00000035
 - матрица дополнительных последовательностей порядка k;
j – номер итерации;
Figure 00000036
 - матрица-сомножитель из алгоритма факторизации матриц методом Гуда [3];
Figure 00000037
 - матрица перестановки;
Figure 00000038
 - номера строк матриц
Figure 00000039
 и
Figure 00000040
 соответственно;
Figure 00000041
- число a по модулю p;
Figure 00000042
- число b в p-ичном виде;
Figure 00000043
 - операция сложения по модулю p.
Первое математическое выражение, входящее в состав алгоритма, называется дискретное Д-преобразование Фурье.
Данный алгоритм определяет порядок соединения N сигнальных входов (вектор
Figure 00000044
 входного сигнала) и N входов весовых коэффициентов с
Figure 00000045
 выходами (вектор
Figure 00000046
 выходного сигнала) процессора БП-Д-Ф.
Выходы процессора 2 БП-Д-Ф соединены с соответствующими входами блока 3 перекрестных связей.
Блок 3 перекрестных связей имеет
Figure 00000047
 входов и
Figure 00000048
 выходов и предназначен для упорядочивания
Figure 00000049
 выходных значений процессора БП-Д-Ф в соответствии с набором матриц импульсных характеристик на N различных частотах Доплера: первые N выходов блока перекрестных связей представляют собой результат перемножения матрицы импульсных характеристик на отсчеты входного сигнала процессора БП-Д-Ф на нулевой частоте, вторые N выходов – на первой частоте и т.д., последние N выходов – на
Figure 00000050
-й частоте. Перекрестные связи
Figure 00000051
 входов с
Figure 00000052
 выходами блока 3 перекрестных связей определяется выражениями:
Figure 00000053
где
Figure 00000054
 - i-й разряд
Figure 00000055
-го выхода блока перекрестных связей в p-ичном виде
Figure 00000056
;
Figure 00000057
 - i-й разряд
Figure 00000058
-го входа блока перекрестных связей в p-ичном виде
Figure 00000059
.
Блок 4 весовых коэффициентов имеет N выходов, которые соединены с соответствующими входами весовых коэффициентов процессора БП-Д-Ф.
Матрица дополнительных последовательностей (импульсных характеристик) содержит
Figure 00000060
 смежных ансамблей дополнительных последовательностей по p в каждом [2]. Полифазный КДС кодируется одним из смежных ансамблей дополнительных последовательностей, поэтому
Figure 00000061
 выходов блока перекрестных связей соединены с
Figure 00000062
 входами N одинаковых блоков 5 формирования АКФ полифазного КДС по p входов в каждом.
Порядок соединения
Figure 00000061
 выходов блока 3 перекрестных связей с
Figure 00000062
 входами N одинаковых блоков 5 формирования АКФ полифазного КДС определяется согласно выражению
Figure 00000063
,
где
Figure 00000064
 - номер блока формирования АКФ полифазного КДС;
Figure 00000065
 - номер входа i-го блока формирования АКФ полифазного КДС;
Figure 00000066
 - номер смежного ансамбля дополнительных последовательностей;
Figure 00000067
 - номер выхода блока перекрестных связей.
Каждый блок 5 формирования АКФ полифазного КДС имеет p входов и один выход и состоит из
Figure 00000068
 одинаковых регистров 6 сдвига с числом ячеек
Figure 00000069
, имеющих один вход и один выход,
Figure 00000070
 одинаковых сумматоров 7 комплексных чисел, имеющих два входа и один выход, при этом первый вход блока 5 формирования АКФ полифазного пачечного сигнала соединен с входом первого регистра 6 сдвига, первый вход каждого i-го сумматора 7 комплексных чисел соединен с выходом i-го регистра 6 сдвига, а второй вход каждого i-го сумматора 7 комплексных чисел соединен с
Figure 00000071
-м входом блока 5 формирования АКФ полифазного пачечного сигнала, выход
Figure 00000072
-го сумматора 7 комплексных чисел является выходом блока 5 формирования АКФ полифазного КДС.
Выход каждого из N блоков 5 формирования АКФ полифазного КДС соединен со входом одного из N пороговых устройств 8. Выходы N пороговых устройств 8 являются выходами устройства.
По номеру порогового устройства (
Figure 00000073
), в котором превышен порог, определяется доплеровский сдвиг частоты.
Рассмотрим пример работы устройства обработки полифазного когерентного дополнительного сигнала с параметрами: число фаз
Figure 00000074
, число дискрет в импульсе
Figure 00000075
 и скважность
Figure 00000076
.
Регистр 1 сдвига имеет один вход, являющийся входом устройства, и 8 выходов, которые соединены с соответствующими сигнальными входами процессора 2 БП-Д-Ф.
Состав и алгоритм работы процессора 2 БП-Д-Ф будет описывается следующим набором математических выражений:
Figure 00000077
Figure 00000078
где
Figure 00000079
 - вектор входного сигнала;
Figure 00000080
 - вектор выходного сигнала, имеющего 64 отсчета;
Figure 00000081
 - матрица дополнительных последовательностей порядка
Figure 00000082
;
Figure 00000083
 - номера строк матриц
Figure 00000084
 и
Figure 00000085
 соответственно;
j – номер итерации.
Блочная матрица, входящая в дискретное Д-преобразование Фурье (первое выражение), состоит из следующих диагональных матриц:
Figure 00000086
;
Figure 00000087
;
Figure 00000088
;
Figure 00000089
;
Figure 00000090
;
Figure 00000091
;
Figure 00000092
;
Figure 00000093
где
Figure 00000094
.
Матрицы-сомножители
Figure 00000095
,
Figure 00000096
 и
Figure 00000097
 определяются с помощью алгоритма Гуда [3]:
Figure 00000098
где
Figure 00000099
 - матрица ДЭФ размером
Figure 00000100
;
Figure 00000101
 - единичная матрица размером
Figure 00000102
.
После перемножения получим следующие матрицы-сомножители:
Figure 00000103
;
Figure 00000104
;
Figure 00000105
.
Далее получим матрицы перестановки
Figure 00000106
 и
Figure 00000107
.
Рассмотрим первую итерацию. При
Figure 00000108
Figure 00000109
Тогда при
Figure 00000110
Figure 00000111
Figure 00000112
Figure 00000113
При
Figure 00000114
Figure 00000115
Figure 00000116
Figure 00000117
При
Figure 00000118
Figure 00000119
Figure 00000120
Figure 00000121
При
Figure 00000122
Figure 00000123
Figure 00000124
Figure 00000125
В таблице представлено полученное соответствие номеров строк матрицы
Figure 00000126
 номерам строк матрицы
Figure 00000127
.
Figure 00000128
Из таблицы следует, что для первой итерации матрица перестановки будет иметь следующий вид:
Figure 00000129
.
Тогда для первой итерации получим следующую матрицу-сомножитель:
Figure 00000130
.
Выполняя аналогичные расчеты для второй итерации при
Figure 00000131
, получим следующую матрицу перестановки:
Figure 00000132
.
Тогда для второй итерации матрица-сомножитель будет иметь следующий вид:
Figure 00000133
.
В итоге дискретное Д-преобразование Фурье будет иметь вид:
Figure 00000134
,
в котором были рассчитаны все составляющие матрицы-сомножители.
Выполняя умножение вектора
Figure 00000135
 справа налево, получим алгоритм быстрого Д-преобразования Фурье, сигнальный граф которого изображен на фиг.2.
Данный граф определяет алгоритм вычисления спектра и порядок соединения 8 сигнальных входов (вектор
Figure 00000136
) и 8 входов весовых коэффициентов с 64 выходами (вектор
Figure 00000137
) процессора 2 БП-Д-Ф.
Выходы процессора 2 БП-Д-Ф соединены с соответствующими входами блока 3 перекрестных связей.
Блок 3 перекрестных связей имеет 64 входа и 64 выхода, которые соединены согласно выражениям
Figure 00000138
где
Figure 00000054
 - i-й разряд
Figure 00000055
-го выхода блока 3 перекрестных связей в двоичном виде;
Figure 00000057
 - i-й разряд
Figure 00000058
-го входа блока 3 перекрестных связей в двоичном виде.
На фиг.2 показан порядок соединения выходов блока 3 перекрестных связей с его входами (нумерация выходов сигнального графа БП-Д-Ф). Например, первый выход блока 3 перекрестных связей соединен с его первым входом, 34-й выход – со 2-м входом, 19-й выход – с 3-м входом, 52-й выход – с 4-м входом и т.д.
Порядок соединения 64 выходов блока 3 перекрестных связей с 16 входами 8 одинаковых блоков 5 формирования АКФ полифазного КДС определяется согласно выражению
Figure 00000139
,
где
Figure 00000140
 - номер блока 5 формирования АКФ полифазного КДС;
Figure 00000141
 - номер входа i-го блока формирования АКФ полифазного КДС;
Figure 00000142
 - номер смежного ансамбля дополнительных последовательностей;
Figure 00000143
 - номер выхода блока перекрестных связей.
Пусть номер смежного ансамбля дополнительных последовательностей
Figure 00000144
, тогда порядок соединения
Figure 00000145
-го выхода блока 3 перекрестных связей с j-м входом i-го блока 5 формирования АКФ полифазного КДС представлен в следующей таблице:
Figure 00000146
Каждый блок 5 формирования АКФ полифазного КДС имеет 2 входа и один выход и состоит из одного регистра 6 сдвига с числом ячеек 16, имеющего один вход и один выход, и одного сумматора 7 комплексных чисел, имеющего два входа и один выход, при этом первый вход блока 5 формирования АКФ полифазного КДС соединен с входом регистра 6 сдвига, первый вход сумматора 7 комплексных чисел соединен с выходом регистра 6 сдвига, а второй вход сумматора 7 комплексных чисел соединен со 2-м входом блока 5 формирования АКФ полифазного КДС, выход сумматора 7 комплексных чисел является выходом блока 5 формирования АКФ полифазного КДС.
Выход каждого из 8 блоков 5 формирования АКФ полифазного КДС соединен с входом одного из 8 пороговых устройств 8. Выходы 8 пороговых устройств 8 являются выходами устройства.
По номеру порогового устройства (
Figure 00000147
), в котором превышен порог, определяется доплеровский сдвиг частоты.
Литература
1. Устройство цифровой обработки полифазных ортогональных фазокодоманипулированных сигналов. Пат. №2346324 РФ, МПК G06F 17/14. / Емельяненко Н.А., Ипанов Р.Н., Щетинин В.И., Чекмарев М.В. - 2006145187/09; заявл. 20.12.06; опубл. 10.02.09, Бюл. №4.
2. Ипанов Р.Н. Полифазные когерентные дополнительные сигналы. // Журнал радиоэлектроники: Электронный журнал. 2017, №1. URL: http://jre.cplire.ru/jre/jan17/14/text.pdf.
3. Трахтман А.М., Трахтман В.А. Основы теории дискретных сигналов на конечных интервалах. М.: Сов. радио, 1975, 208 с.

Claims (25)

1. Устройство цифровой обработки полифазных (р-фазных, где p - простое число) пачечных фазокодоманипулированных сигналов, кодированных ансамблем дополнительных последовательностей длины N=pk, k∈N, N - множество натуральных чисел, содержащее регистр сдвига с числом ячеек N, блок перекрестных связей, блок весовых коэффициентов и N пороговых устройств, отличающееся тем, что содержит процессор быстрого Д-преобразования Фурье (БП-Д-Ф), N одинаковых блоков формирования автокорреляционной функции (АКФ) полифазного дополнительного сигнала, каждый из которых содержит по р-1 регистров сдвига и р-1 сумматоров комплексных чисел, причем входом устройства является вход регистра сдвига, а выходом устройства являются выходы N пороговых устройств, при этом регистр сдвига имеет один вход и N выходов, которые соединены с соответствующими входами процессора БП-Д-Ф, имеющего N сигнальных входов, N входов весовых коэффициентов и N2 выходов, которые соединены с соответствующими входами блока перекрестных связей, определяющего порядок соединения выходов процессора БП-Д-Ф с входами блоков формирования АКФ полифазного пачечного сигнала в соответствии с набором матриц импульсных характеристик дополнительных последовательностей и доплеровской частотой, имеющего N2 входов и N2 выходов, перекрестные связи которых определяются выражениями
Figure 00000148
Figure 00000149
где
Figure 00000150
- операции сложения по модулю p;
Figure 00000151
- i-й разряд
Figure 00000152
-го выхода блока перекрестных связей в p-ичном виде
Figure 00000153
;
Figure 00000154
- i-й разряд
Figure 00000155
-го входа блока перекрестных связей в p-ичном виде
Figure 00000156
;
Figure 00000157
выходов блока перекрестных связей соединены с
Figure 00000158
входами N одинаковых блоков формирования АКФ полифазного пачечного сигнала по p входов в каждом согласно выражению
Figure 00000159
,
где
Figure 00000160
- номер блока формирования АКФ полифазного пачечного сигнала;
Figure 00000161
- номер входа i-го блока формирования АКФ полифазного пачечного сигнала;
Figure 00000162
- номер смежного ансамбля дополнительных последовательностей;
Figure 00000163
- номер выхода блока перекрестных связей;
при этом каждый блок формирования АКФ полифазного пачечного сигнала имеет p входов и один выход и состоит из
Figure 00000164
одинаковых регистров сдвига с числом ячеек
Figure 00000165
, имеющих один вход и один выход,
Figure 00000166
одинаковых сумматоров комплексных чисел, имеющих два входа и один выход, при этом первый вход блока формирования АКФ полифазного пачечного сигнала соединен с входом первого регистра сдвига, первый вход каждого i-го сумматора комплексных чисел соединен с выходом i-го регистра сдвига, а второй вход каждого i-го сумматора комплексных чисел соединен с
Figure 00000167
-м входом блока формирования АКФ полифазного пачечного сигнала, выход
Figure 00000168
-го сумматора комплексных чисел является выходом блока формирования АКФ полифазного пачечного сигнала, выход каждого из N блоков формирования АКФ полифазного пачечного сигнала соединен с одним из входов одного из N пороговых устройств, имеющих по два входа и одному выходу, на вторые входы которых для сравнения подаются пороговые уровни, выходы N пороговых устройств являются выходами устройства.
2. Устройство цифровой обработки по п.1, отличающееся тем, что процессор БП-Д-Ф имеет N сигнальных входов, N входов для весовых коэффициентов и
Figure 00000169
выходов, состав и алгоритм работы которого описывается набором математических выражений
Figure 00000170
где
Figure 00000171
- вектор входного сигнала, состоящий из N дискрет;
Figure 00000172
- вектор выходного сигнала (спектра), состоящий из
Figure 00000173
дискрет;
Figure 00000174
- диагональная матрица с элементами из i-й строки матрицы дискретных экспоненциальных функций, входящая в состав блочной матрицы размером
Figure 00000175
;
Figure 00000176
- матрица дополнительных последовательностей порядка k;
j – номер итерации;
Figure 00000177
- матрица-сомножитель из алгоритма факторизации матриц методом Гуда;
Figure 00000178
- матрица перестановки;
Figure 00000179
- номера строк матриц
Figure 00000180
и
Figure 00000181
соответственно;
Figure 00000182
- число a по модулю p;
Figure 00000183
- число b в p-ичном виде.
RU2017104302A 2017-02-09 2017-02-09 Устройство цифровой обработки полифазных дополнительных фазокодоманипулированных сигналов RU2647632C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017104302A RU2647632C1 (ru) 2017-02-09 2017-02-09 Устройство цифровой обработки полифазных дополнительных фазокодоманипулированных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017104302A RU2647632C1 (ru) 2017-02-09 2017-02-09 Устройство цифровой обработки полифазных дополнительных фазокодоманипулированных сигналов

Publications (1)

Publication Number Publication Date
RU2647632C1 true RU2647632C1 (ru) 2018-03-16

Family

ID=61627630

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017104302A RU2647632C1 (ru) 2017-02-09 2017-02-09 Устройство цифровой обработки полифазных дополнительных фазокодоманипулированных сигналов

Country Status (1)

Country Link
RU (1) RU2647632C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114091378A (zh) * 2021-11-19 2022-02-25 重庆邮电大学 非周期四相完美交叉z互补序列对信号的生成装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392588B1 (en) * 2000-05-03 2002-05-21 Ramot University Authority For Applied Research & Industrial Development Ltd. Multifrequency signal structure for radar systems
RU2346324C2 (ru) * 2006-12-20 2009-02-10 Николай Александрович Емельяненко Устройство цифровой обработки полифазных ортогональных фазокодоманипулированных сигналов
RU2371865C2 (ru) * 2007-12-11 2009-10-27 Михаил Васильевич Чекмарёв Устройство разрешения фазокодоманипулированных сигналов
RU2504798C1 (ru) * 2012-10-02 2014-01-20 Открытое акционерное общество "Государственный Рязанский приборный завод" Способ спектральной обработки дополнительных сигналов

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392588B1 (en) * 2000-05-03 2002-05-21 Ramot University Authority For Applied Research & Industrial Development Ltd. Multifrequency signal structure for radar systems
RU2346324C2 (ru) * 2006-12-20 2009-02-10 Николай Александрович Емельяненко Устройство цифровой обработки полифазных ортогональных фазокодоманипулированных сигналов
RU2371865C2 (ru) * 2007-12-11 2009-10-27 Михаил Васильевич Чекмарёв Устройство разрешения фазокодоманипулированных сигналов
RU2504798C1 (ru) * 2012-10-02 2014-01-20 Открытое акционерное общество "Государственный Рязанский приборный завод" Способ спектральной обработки дополнительных сигналов

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114091378A (zh) * 2021-11-19 2022-02-25 重庆邮电大学 非周期四相完美交叉z互补序列对信号的生成装置及方法

Similar Documents

Publication Publication Date Title
Pohokar et al. Design and implementation of 16× 16 multiplier using Vedic mathematics
EP1304797A2 (en) Digital filter having high accuracy and efficiency
CN102834707B (zh) 声波成像装置
US3971927A (en) Modular discrete cosine transform system
Diaz et al. Spike-based compact digital neuromorphic architecture for efficient implementation of high order FIR filters
RU2647632C1 (ru) Устройство цифровой обработки полифазных дополнительных фазокодоманипулированных сигналов
RU2708372C1 (ru) Способ обнаружения пачки радиоимпульсов с произвольной степенью когерентности и устройство его осуществления
Xu et al. Using Fermat number transform to accelerate convolutional neural network
Donato et al. Optimised golay correlator
Perera et al. A fast algorithm to solve delay Vandermonde systems in phased-array digital receivers
RU2346324C2 (ru) Устройство цифровой обработки полифазных ортогональных фазокодоманипулированных сигналов
Bansal et al. Fast performance pipeline re-configurable FFT processor based on radix-22 for variable length N
Lavanya et al. High speed FIR adaptive filter for RADAR applications
RU2609745C2 (ru) Способ осуществления операции скалярного умножения произвольного вектора на загружаемый в устройство векторный коэффициент и опционального сложения со скалярным коэффициентом
Ande et al. High-Speed Vedic Multiplier Implementation Using Memristive and Speculative Adders
RU2087000C1 (ru) Цифровой компенсатор пассивных помех
Panjwani et al. FPGA Implementation of Radix-4 Modular Montgomery Multiplier over Prime Fields
RU215730U1 (ru) Устройство подавления помех
Bujjibabu et al. Design and implementation of efficient IIR LMS adaptive filter with improved performance
RU2602508C2 (ru) Устройство подавления широкополосных помех
RU2086999C1 (ru) Адаптивный обращающий фильтр
CN108322410B (zh) 时域均衡器及其信号处理方法
Akshata et al. Analysis of Vedic multiplier
Kalaiselvi Adaptive Filter Architecture for FPGA Implementations
Pitchaiah et al. FPGA implementation of low area and delay efficient Adaptive Filter using Distributed Arithmetic

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20200210