RU2647209C1

RU2647209C1 - METHOD FOR OBTAINING A MULTI-LAYER HETEROEPITAXIAL P-I-N STRUCTURE IN THE AlGaAs SYSTEM BY THE LIQUID PHASE EPITAXY METHOD

Info

Publication number: RU2647209C1
Application number: RU2017104569A
Authority: RU
Inventors: Евгений Витальевич Крюков; Виталий Львович Крюков; Леонид Александрович Меерович; Сергей Станиславович Стрельченко; Никита Игоревич Шумакин
Original assignee: Общество с ограниченной ответственностью "ЭПИКОМ"
Priority date: 2017-02-14
Filing date: 2017-02-14
Publication date: 2018-03-14

Abstract

FIELD: electrical engineering.

SUBSTANCE: use for the fabrication of semiconductor p-i-n structures based on the GaAs-GaAlAs system by liquid epitaxy methods. Essence of the invention consists in, that the method involves growing in a single technological cycle a multilayer semiconductor GaAs-GaAlAs structure, that is formed from a composition of three successive epitaxial GaAs or GaAlAs layers on a GaAs substrate p⁺-type conductivity, consisting of a buffer layer of p-type conductivity, an operating high-resistivity p^--i-n^--layer and a contact n⁺layer, whereby the buffer p-layer being grown as a three-component Ga_1-xAl_xAs system, where x = 0.36–0.40, with carrier concentration in the interval 1⋅10¹⁷–5⋅10¹⁷ cm^-3, the contact n-layer is doped to the carrier concentration in the interval 2⋅10¹⁸–5⋅10¹⁸ cm^-3 at a thickness in the interval of 120–150 mcm, and after the end of epitaxial overgrowth of layers and scrubbinging of structures from the residues of the solution-melt, a selective complete chemical removal of the GaAs substrate of the p-type conductivity is performed.

EFFECT: providing the ability to reduce the forward voltage drop at a given current, reduce heat losses, reduce reverse leakage currents at elevated ambient temperatures, increasing the operating temperature of the diode, increasing the operating current density, reducing the size of the chip, increasing the yield percentage.

1 cl, 2 tbl

Description

Изобретение относится к области силовой микроэлектронной техники, а более конкретно, к способам изготовления полупроводниковых p-i-n структур на основе системы GaAs-GaAlAs методами жидкостной эпитаксии.The invention relates to the field of power microelectronic technology, and more specifically, to methods for manufacturing semiconductor p-i-n structures based on a GaAs-GaAlAs system using liquid epitaxy methods.

Преимущества системы GaAs-GaAlAs для задач силовой электроники принципиально могут быть реализованы при использовании многослойных p-i-n-структур с протяженной высокоомной i-областью, которая обеспечивает высокие значения обратного пробивного напряжения (U_обр.).The advantages of the GaAs-GaAlAs system for power electronics can in principle be realized using multilayer pin structures with an extended high-resistance i-region, which provides high values of the reverse breakdown voltage (U _arr. ).

Для получения p-i-n структур GaAs-GaAlAs с протяженной высокоомной i-областью, наиболее подходит метод жидкофазной эпитаксии (ЖФЭ) в варианте, когда в качестве легирующих компонентов используют оксиды галлия и кремния [Крюков В.Л., Крюков Е.В., Меерович Л.А., Стрельченко С.С., Стрельченко С.С., Титивкин К.А. - Перспективная технология получения высоковольтных p-i-n структур GaAs-GaAlAs для силовой электроники / Наукоемкие технологии 2014, №2, стр. 42-46].To obtain pin structures of GaAs-GaAlAs with an extended high-resistance i-region, the method of liquid phase epitaxy (LPE) is most suitable when gallium and silicon oxides are used as alloying components [Kryukov VL, Kryukov EV, Meerovich L .A., Strelchenko S.S., Strelchenko S.S., Titivkin K.A. - Promising technology for producing high-voltage p-i-n GaAs-GaAlAs structures for power electronics / High-tech technologies 2014, No. 2, pp. 42-46].

Одним из ключевых параметров для многих типов полупроводниковых приборов, особенно для приборов мощной импульсной и высокочастотной техники является величина прямого падения напряжения при рабочем токе. Этот параметр вместе с эффективностью теплоотвода определяют тепловые потери приборам, следовательно, его рабочую температуру и предельную плотность тока.One of the key parameters for many types of semiconductor devices, especially for devices of powerful pulsed and high-frequency technology, is the magnitude of the direct voltage drop at the operating current. This parameter, together with the heat removal efficiency, determines the heat loss to the devices, therefore, its operating temperature and the limiting current density.

Наиболее простым и эффективным способом снижения величины прямого падения напряжения является уменьшение общей толщины структуры. А наилучшим способом повышения эффективности процесса отвода тепла является максимальное приближение основного источника выделения тепла (в нашем случае высокоомной области c p-n-переходом к поверхности внешнего теплоотвода (корпуса прибора). Для системы GaAs-GaAlAs это особенно актуально, так как коэффициент теплопроводности

подложки GaAs имеет относительно низкие значения -0,46 Вт/(м⋅град) по сравнению с традиционным материалом силовой электроники кремнием, у которого

1,3 Вт/(м⋅град).The simplest and most effective way to reduce the direct voltage drop is to reduce the total thickness of the structure. And the best way to increase the efficiency of the heat removal process is to maximize the approximation of the main source of heat generation (in our case, the high-resistance region with a pn junction to the surface of the external heat sink (instrument case). For the GaAs-GaAlAs system, this is especially important, since the thermal conductivity

GaAs substrates have relatively low values of -0.46 W / (m⋅grad) compared to traditional silicon power electronics material, in which

1.3 W / (m⋅grad).

Известен (RU, патент 2297690, опубл. 20.04.2007) способ изготовления полупроводниковой гетероструктуры методом жидкофазной эпитаксии, включающий выращивание эпитаксиального слоя заданной толщины h₀, рассогласованного по параметру решетки с материалом подложки. По этому способу выращивают гетероэпитаксиальную структуру, в которой толщина h₀ и параметр решетки слоя соотносятся таким образом, что превышаются критические величины напряжений из-за несоответствия постоянных решетки слоя и подложки, на которой производится рост, приводящие к началу пластической деформации данного упругодеформированного слоя. При этом напряжения в структуре не достигают величин критических скалывающих напряжений, приводящих к интенсивной пластической деформации и, соответственно, к неэпитаксиальному, немонокристаллическому росту или механическому разрушению этого слоя. Структуры, полученные по этому способу, имели высокие параметры быстродействия - время выключения диода (reverse recovery time) составило 5-10 нс.Known (RU, patent 2297690, publ. 20.04.2007) a method of manufacturing a semiconductor heterostructure by liquid phase epitaxy, including growing an epitaxial layer of a given thickness h ₀ , mismatched by the lattice parameter with the substrate material. According to this method, a heteroepitaxial structure is grown in which the thickness h ₀ and the layer lattice parameter are correlated in such a way that critical stresses are exceeded due to a mismatch between the lattice constants of the layer and the substrate on which growth occurs, leading to the onset of plastic deformation of this elastically deformed layer. In this case, the stresses in the structure do not reach critical shear stresses leading to intense plastic deformation and, accordingly, to non-epitaxial, non-monocrystalline growth or mechanical destruction of this layer. The structures obtained by this method had high performance parameters - the diode off time (reverse recovery time) was 5-10 ns.

Недостатком известного способа следует признать тот факт, что одновременно с улучшением быстродействия наблюдались относительно низкие значения обратного пробивного напряжения (250-450 В) и высокое прямое падение напряжения 2.5 В при токе 0.5 А. Т.е. по этому способу не удается достичь максимально эффективной совокупности характеристик, требуемой для силовых приборов.A disadvantage of the known method is the fact that at the same time as the performance improved, relatively low values of the reverse breakdown voltage (250-450 V) and a high forward voltage drop of 2.5 V were observed at a current of 0.5 A. That is, by this method it is not possible to achieve the most effective combination of characteristics required for power devices.

Известен (US, патент 5733815, опубл. 31.03.1998) способ получения высоковольтных p-i-n структур GaAs методом жидкофазной эпитаксии, включающий нагрев исходной шихты до образования насыщенного раствора-расплава ее компонентов, взаимодействие раствора-расплава с газовой смесью, включающий водород, пары воды и продукты реакций между водородом и парами воды с раствором-расплавом и с двуокисью кремния для формирования необходимого состава раствора-расплава, осуществление контакта подложки с полученным раствором-расплавом, последующее принудительное охлаждение для выращивания эпитаксиального слоя GaAs. Эпитаксиальный слой, полученный по этому способу из одного раствора-расплава, т.е. в одном технологическом цикле, сразу имеет готовую p-i-n структуру, включающую слаболегированные р.- и n.-области и протяженную высокоомную i-область с концентрацией носителей заряда менее чем 10¹² см^-3. Формирование такой структуры производят в кварцевой кассете за счет контролируемого введения паров воды в ростовую камеру во время процесса. Наличие в реакторе паров воды вызывает совокупность обратимых химических реакций между водой, кварцем (диоксидом кремния) и компонентами раствора-расплава. В результате протекания этих реакций, в эпитаксиальный слой вводятся глубокие рекомбинационные центры, которые, с одной стороны, обеспечивают компенсацию мелких фоновых примесей с получением высокоомной i-области, а с другой стороны, эффективно снижают время жизни ННЗ. Используя этот способ выращивания эпитаксиальной структуры, удается уменьшить эффективное время жизни ННЗ заряда для GaAs p-i-n диодных структур до 15-60 нс, что соответствует времени выключения диода 30-70 нс при обратных напряжениях 500-2000 В.There is a known (US patent 5733815, publ. March 31, 1998) a method for producing high-voltage pin GaAs structures by liquid phase epitaxy, which includes heating the initial charge to form a saturated solution-melt of its components, the interaction of the solution-melt with a gas mixture, including hydrogen, water vapor and reaction products between hydrogen and water vapor with a melt solution and with silicon dioxide to form the necessary composition of the melt solution, contacting the substrate with the obtained melt solution, followed by forced cooling REPRESENTATIONS for growing GaAs epitaxial layer. The epitaxial layer obtained by this method from a single melt solution, i.e. in one technological cycle, it immediately has a finished pin structure, including lightly doped R.- and n.-regions and an extended high-resistance i-region with a carrier concentration of less than 10 ¹² cm ^-3 . The formation of such a structure is carried out in a quartz cassette due to the controlled introduction of water vapor into the growth chamber during the process. The presence of water vapor in the reactor causes a set of reversible chemical reactions between water, quartz (silicon dioxide) and the components of the melt solution. As a result of these reactions, deep recombination centers are introduced into the epitaxial layer, which, on the one hand, provide compensation for small background impurities to obtain a high-resistance i-region, and, on the other hand, effectively reduce the lifetime of the NSC. Using this method of growing the epitaxial structure, it is possible to reduce the effective lifetime of the SC charge for GaAs pin diode structures to 15-60 ns, which corresponds to the diode turn-off time of 30-70 ns at reverse voltages of 500-2000 V.

Данный известный способ позволяет получать высоковольтные быстродействующие GaAs p-i-n структуры и силовые диоды на их основе, существенно превосходящие по совокупности основных параметров лучшие кремниевые аналоги. Тем не менее рассмотренный способ обладает рядом принципиальных недостатков, особенно в условиях массового производства. Он мало пригоден к промышленному производству, результаты зависят от конструкции используемой оснастки, от степени легирования исходной подложки, полученные структуры имеют ограничения по быстродействию p-i-n структуры, а также обладают невысокими обратными пробивными напряжениями.This known method allows to obtain high-voltage high-speed GaAs p-i-n structures and power diodes based on them, significantly exceeding the best silicon analogues in the set of basic parameters. Nevertheless, the considered method has a number of fundamental disadvantages, especially in conditions of mass production. It is not suitable for industrial production, the results depend on the design of the equipment used, on the degree of alloying of the initial substrate, the resulting structures have limitations on the speed of the p-i-n structure, and also have low reverse breakdown voltages.

Наиболее близким к заявляемому техническому решению является способ (RU, патент 2488911, опубл. 27.07.2013) изготовления полупроводниковой p-i-n структуры на основе соединений GaAs-AlGaAs методом жидкостной эпитаксии. Данный способ позволяет с использованием процесса выращивания в обезвоженной атмосфере путем предварительного введения в исходную шихту в определенных количествах, как минимум, двух дополнительных твердых компонентов, представляющих собой диоксид кремния и оксид галлия (III), в едином технологическом цикле получить многослойную полупроводниковую структуру GaAs-GaAlAs, представляющую собой композицию трех последовательных эпитаксиальных слоев GaAs или GaAlAs на подложке GaAs р+-типа проводимости, состоящей из буферного слоя р-типа проводимости, рабочего высокоомного p^--i-n^--слоя и контактного n⁺-слоя. После процесса эпитаксии по данному способу общая толщина структуры составляет величину 520-580 мкм, при этом 450 мкм приходится на подложку. Далее для улучшения отвода тепла из высокоомной области с p-n-переходом проводят утонение подложки с применением операции механической подшлифовки. Уменьшение толщины подложки также позволяет несколько снизить величину прямого падения напряжения.Closest to the claimed technical solution is a method (RU, patent 2488911, publ. 07.27.2013) for the manufacture of a semiconductor pin structure based on GaAs-AlGaAs compounds by liquid epitaxy. This method allows using the process of growing in a dehydrated atmosphere by preliminary introducing into the initial charge in certain quantities, at least two additional solid components, which are silicon dioxide and gallium (III) oxide, to obtain a multilayer GaAs-GaAlAs semiconductor structure in a single technological cycle , which is a composition of three successive epitaxial layers of GaAs or GaAlAs on a GaAs substrate of p + type conductivity, consisting of a p-type buffer layer of conductivity, p bochego high-resistance p ^{^-} -in ^- -layer and a contact n ⁺ -layer. After the epitaxy process according to this method, the total thickness of the structure is 520-580 μm, with 450 μm on the substrate. Further, to improve heat removal from the high-resistance region with a pn junction, the substrate is thinned using the mechanical grinding operation. Reducing the thickness of the substrate also allows you to slightly reduce the magnitude of the direct voltage drop.

Недостатком данного способа является невозможность получить толщину структуры менее 300 мкм, вследствие недостаточной механической прочности структуры при меньших толщинах для операции утонения. При этом оставшаяся толщина подложки GaAs р⁺-типа проводимости составит в любом случае не менее 170 мкм, что с учетом низкой подвижности дырок в GaAs будет приводить к повышенным значениям прямого падения напряжения, обусловленным относительно низкой проводимостью подложки. И глубина залегания p-n-перехода в этом случае также будет иметь значительную величину не менее 200 мкм от поверхности внешнего теплоотвода (корпуса). В результате эффективность отвода тепла из высокоомной области с p-n-переходом все равно останется недостаточной.The disadvantage of this method is the inability to obtain a structure thickness of less than 300 μm, due to insufficient mechanical strength of the structure at smaller thicknesses for the operation of thinning. In this case, the remaining thickness of the GaAs substrate of the p ⁺ type of conductivity will in any case be at least 170 μm, which, taking into account the low mobility of holes in GaAs, will lead to increased values of the direct voltage drop due to the relatively low conductivity of the substrate. And the depth of the pn junction in this case will also have a significant value of at least 200 μm from the surface of the external heat sink (housing). As a result, the efficiency of heat removal from the high-resistance region with a pn junction will still remain insufficient.

Техническая задача, на решение которой направлен предлагаемый способ, состоит в разработке способа изготовления методом жидкофазной эпитаксии структуры GаАs-АlGаАs для силовых p-i-n диодов, который позволит значительно уменьшить общую толщину структуры до величины не более 220 мкм, резко снизить глубину залегания p-n-перехода относительно внешнего теплоотвода до величины не более 50 мкм, а также полностью удалить подложку GаАs р-типа проводимости из конечной композиции, имеющую низкую подвижность носителей.The technical problem to which the proposed method is aimed is to develop a method for manufacturing GaAs-AlGaAs structures for power pin diodes by liquid-phase epitaxy, which will significantly reduce the total thickness of the structure to no more than 220 μm, and sharply reduce the depth of the pn junction relative to the external heat removal up to a value of no more than 50 μm, and also completely remove the p-type GaAs substrate from the final composition having low carrier mobility.

Техническим результатом, достигаемым при этом, являются снижение прямого падения напряжения при заданном токе; уменьшение тепловых потерь; снижение обратных токов утечки при повышенных температурах окружающей среды; повышение рабочей температуры диода; увеличение рабочей плотности тока; уменьшение размеров чипа; повышение процента выхода годного, за счет исключения из технологического процесса изготовления приборов дорогостоящей операции утонения подложки подшлифовкой, которая приводит к частичному бою структур.The technical result achieved in this case is to reduce the direct voltage drop at a given current; reduction of heat losses; reduction of return leakage currents at elevated ambient temperatures; increase in the operating temperature of the diode; increase in working current density; chip size reduction; increase in yield, due to the exclusion from the technological process of manufacturing devices of the expensive operation of thinning the substrate by grinding, which leads to a partial battle of structures.

Для достижения названного технического результата предложено использовать разработанный способ получения многослойной гетероэпитаксиальной р-i-n структуры в системе AlGaAs методом ЖФЭ, включающий выращивание в едином технологическом цикле многослойной полупроводниковой структуры GaAs-GaAlAs, сформированной из композиции трех последовательных эпитаксиальных слоев GaAs или GaAlAs на подложке GaAs р⁺-типа проводимости, состоящей из буферного слоя р-типа проводимости, рабочего высокоомного p^--i-n^- слоя и контактного n⁺-слоя, причем буферный р-слой выращивают в виде трехкомпонентной системы Ga_1-xAl_xAs, где х=0.36-0.40, с концентрацией носителей в интервале 1⋅10¹⁷-5⋅10¹⁷ см^-3, контактный n⁺-слой легируют до концентрации носителей в интервале 2⋅10¹⁸-5⋅10¹⁸ см^-3 при толщине в интервале 120-150 мкм, а после окончания эпитаксиального наращивания слоев и отмывки структур от остатков раствора-расплава производят операцию селективного полного химического удаления подложки GaAs р⁺-типа проводимости. Разработанный способ, представляющий собой выращивание в едином технологическом цикле многослойной полупроводниковой структуры GaAs-GaAlAs, сформированной из композиции трех последовательных эпитаксиальных слоев GaAs или GaAlAs на подложке GaAs р⁺-типа проводимости, состоящей из буферного слоя р-типа проводимости, рабочего высокоомного p^--i-n^- слоя и контактного n⁺-слоя, отличается тем, что:To achieve the above technical result, it is proposed to use the developed method for producing a multilayer heteroepitaxial p-in structure in an AlGaAs system using the LPE method, which includes growing in a single technological cycle a multilayer GaAs-GaAlAs semiconductor structure formed from a composition of three successive epitaxial GaAs or GaAlAs layers on a GaAs p ⁺ substrate type conductivity, the buffer layer consisting of p-type conductivity, working low p ^{^-} -in ^- a contact layer and n ⁺ type layer, the p-buffer layer expressed ivayut a ternary system Ga _{_1-x} Al _x As, where x = 0.36-0.40, with the carrier concentration in the range 1⋅10 -5⋅10 ¹⁷ ¹⁷ cm ^-3, contact n ⁺ -layer ligated to the carrier concentration in the range 2 1810 ¹⁸ -5⋅10 ¹⁸ cm ^-3 with a thickness in the range of 120-150 μm, and after epitaxial layer growth and washing of the structures from the remnants of the melt solution, the operation is carried out selectively and completely chemically removes the GaAs p ⁺ type conductivity substrate. The developed method, which consists in growing a GaAs-GaAlAs multilayer semiconductor structure in a single technological cycle, formed from a composition of three successive epitaxial GaAs or GaAlAs layers on a GaAs p ⁺ type conductivity substrate, consisting of a p-type buffer layer of conductivity, high-resistance p ^- - in ^- layer and contact n ⁺ -layer, characterized in that:

1. Буферный слой Al_xGa_1-xAs состава х=0,36-0,4 р-типа проводимости выращивают с концентрацией носителей в интервале 1⋅10¹⁷-5⋅10¹⁷ см^-3. Выбранный состав буферного слоя определяется тем, что при х<0,36 не обеспечивается достаточная селективность при дальнейшей операции удаления подложки, что приводит к растравам анодной стороны структуры и резкому повышению обратных токов утечки. При составах х>0.4 в системе Al_xGa_1-xAs наблюдается изменение зонной структуры и переход к непрямым зонным переходам, что выражается в значительном снижении подвижности носителей заряда и уменьшении уровня легирования слоя. Это приводит к повышению последовательного сопротивления слоя и значительному ухудшению качества омического контакта. В результате наблюдается резкий рост прямого падения напряжения. Диапазон концентрации носителей заряда определяется тем, что при концентрациях менее 1⋅10¹⁷ см^-3 не обеспечивается достаточная проводимость слоя, что приводит к росту прямого падения напряжения, а при концентрациях более 5⋅10¹⁷ см^-3 наблюдается заметное загрязнение последующего высокоомного слоя вследствие переноса легирующей примеси р-типа, что приводит к значительному снижению значений обратного пробивного напряжения.1. An Al _x Ga _1-x As buffer layer of composition x = 0.36-0.4 p-type conductivity is grown with a carrier concentration in the range of 1 × 10 ¹⁷ -5 × 10 ¹⁷ cm ^-3 . The selected composition of the buffer layer is determined by the fact that, at x <0.36, sufficient selectivity is not ensured during the further operation of removing the substrate, which leads to tearing of the anode side of the structure and a sharp increase in the return leakage currents. At compositions x> 0.4, a change in the band structure and a transition to indirect band transitions are observed in the Al _x Ga _1-x As system, which is manifested in a significant decrease in the mobility of charge carriers and a decrease in the level of doping of the layer. This leads to an increase in the series resistance of the layer and a significant deterioration in the quality of the ohmic contact. As a result, there is a sharp increase in direct voltage drop. The concentration range of the charge carriers is determined by the fact that, at concentrations below 1⋅10 ¹⁷ cm ^-3 , sufficient conductivity of the layer is not provided, which leads to an increase in the direct voltage drop, and at concentrations above 5⋅10 ¹⁷ cm ^-3 , noticeable contamination of the subsequent high-resistance layer is observed due to p-type dopant transfer, which leads to a significant decrease in the values of reverse breakdown voltage.

2. Контактный n⁺-слой выращивают толщиной от 120 мкм до 150 мкм с концентрацией носителей в интервале 2⋅10¹⁸-5⋅10¹⁸ см^-3. Заданный интервал толщины слоя определяется тем, что при значениях менее 120 мкм не обеспечивается достаточная механическая прочность структуры, необходимая при дальнейших технологических операций, а при толщине более 150 мкм происходит дополнительное увеличение прямого падения напряжения за счет роста последовательного сопротивления. Диапазон концентрации носителей заряда определяется тем, что при концентрациях менее 2⋅10¹⁸ см^-3 не обеспечивается достаточная проводимость слоя, что приводит к росту прямого падения напряжения, а при концентрациях более 5⋅10¹⁸ см^-3 в слое образуются включения второй фазы, содержащие легирующую примесь, что приводит к резкому ухудшению качества поверхности. Также образование такого рода дефектов в эпитаксиальном слое приводит к повышению обратных токов утечки.2. The contact n ⁺ layer is grown with a thickness of 120 μm to 150 μm with a carrier concentration in the range 2 интерв10 ¹⁸ -5⋅10 ¹⁸ cm ^-3 . The specified interval of the layer thickness is determined by the fact that at values less than 120 μm, sufficient mechanical strength of the structure, which is necessary for further technological operations, is not provided, and at a thickness of more than 150 μm, an additional increase in the direct voltage drop occurs due to an increase in the series resistance. The range of concentration of charge carriers is determined by the fact that, at concentrations less than 2⋅10 ¹⁸ cm ^-3 , sufficient conductivity of the layer is not provided, which leads to an increase in the direct voltage drop, and at concentrations more than 5⋅10 ¹⁸ cm ^-3 , second-phase inclusions are formed in the layer, containing dopant, which leads to a sharp deterioration in surface quality. The formation of such defects in the epitaxial layer also leads to an increase in reverse leakage currents.

3. После окончания эпитаксиального наращивания слоев и отмывки структур от остатков раствора-расплава производят операцию селективного химико-динамического удаления подложки в составах на основе перекиси водорода и аммиака.3. After the epitaxial build-up of layers and washing of the structures from the remnants of the solution-melt is completed, the operation of selective chemical-dynamic removal of the substrate in compositions based on hydrogen peroxide and ammonia is performed.

Разработанное техническое решение иллюстрировано нижеприведенными примерами реализации.The developed technical solution is illustrated by the following implementation examples.

Пример 1Example 1

Получение p-i-n структур GaAs для силовых диодовObtaining p-i-n GaAs Structures for Power Diodes

Тип 1Type 1

Предварительно взвешивали компоненты исходной шихты. Содержание в растворе-расплаве арсенида галлия определяли из расчета диаграммы состояния Ga-Al-As. Проводили загрузку галлия, компонентов шихты, содержащих диоксид кремния и оксид галлия (III),и подложек GaAs р⁺-типа проводимости в графитовую кассету прокачного типа с вертикальным расположением подложек. Зазор между подложками был выбран 2.5 мм. В кварцевом реакторе в атмосфере водорода с точкой росы около -80°С выполняли предварительный отжиг растворов-расплавов галлия с компонентами шихты (гомогенизацию) для растворения всех компонентов шихты в расплавах и образования растворов-расплавов требуемого состава в течение 90 минут при температуре 940°С и потоке водорода через реактор 3 л/мин, после чего систему охлаждали до температуры 905°С, при которой первый раствор-расплав приводили в контакт с подложками GaAs р⁺-типа проводимости и начинали кристаллизацию буферного эпитаксиального слоя GaAs р-типа проводимости толщиной 6 мкм с концентрацией носителей 2⋅10¹⁶ см^-3, путем принудительного охлаждения ростовой системы со скоростью около 0.7°С/мин. Затем при температуре 900°С производили смену растворов-расплавов. Из второго раствора-расплава выращивали основной GaAs p-i-n-слой до температуры 850°С, где опять производили смену растворов-расплавов. Затем выращивали последний функциональный слой - сильнолегированный контактный слой n-типа толщиной 7 мкм. После этого при температуре 840°С эпитаксию прекращали, систему охлаждали до комнатной температуры. Графитовую кассету разгружали, структуры отмывали от остатков раствора-расплава по стандартной технологии. Далее структуры в рамках стандартной технологии проходили операцию подшлифовки подложки до общей толщины структуры 380±15 мкм.The components of the initial charge were pre-weighed. The content of gallium arsenide in the molten solution was determined from the calculation of the state diagram of Ga-Al-As. Gallium, charge components containing silicon dioxide and gallium (III) oxide, and GaAs p ⁺ -type substrates were loaded into a graphite pumping cassette with a vertical arrangement of substrates. The gap between the substrates was chosen 2.5 mm. In a quartz reactor in a hydrogen atmosphere with a dew point of about -80 ° C, preliminary annealing of gallium melts solutions with charge components (homogenization) was performed to dissolve all charge components in melts and form molten solutions of the required composition for 90 minutes at a temperature of 940 ° C and a hydrogen flow through the reactor of 3 l / min, after which the system was cooled to a temperature of 905 ° C, at which the first solution-melt was brought into contact with GaAs substrates of p ⁺ type conductivity and crystallization of the epitaxial buffer began a p-type GaAs layer with a thickness of 6 μm and a carrier concentration of 2⋅10 ¹⁶ cm ^-3 , by forced cooling of the growth system at a rate of about 0.7 ° C / min. Then, at a temperature of 900 ° C, the solution-melts were changed. From the second melt solution, the main GaAs pin layer was grown to a temperature of 850 ° C, where again the melt solutions were changed. Then the last functional layer was grown — a heavily doped n-type contact layer with a thickness of 7 μm. After that, at a temperature of 840 ° C, the epitaxy was stopped, the system was cooled to room temperature. The graphite cartridge was unloaded, the structures were washed from the remnants of the solution-melt according to standard technology. Further, the structures, within the framework of standard technology, underwent the operation of grinding the substrate to a total structure thickness of 380 ± 15 μm.

Из полученных эпитаксиальных структур были изготовлены кристаллы чипов размером 3,1×3,1 мм. Затем была произведена сборка кристаллов в металлокерамические корпуса КТ-28А-2.02 в количестве 10 штук. Посадка кристаллов осуществлялась анодом на корпус.From the obtained epitaxial structures, chip crystals 3.1 × 3.1 mm in size were made. Then, crystals were assembled in the ceramic-metal cases KT-28A-2.02 in the amount of 10 pieces. The crystals were planted by anode on the body.

Тип 2Type 2

Для сравнения проводили процесс, отличающийся тем, что:For comparison, a process was carried out, characterized in that:

1. В интервале температур 905-900°С выращивали буферный слой Al_xGa_1-xAs p-типа проводимости, состава х=0,36, толщиной 4 мкм, с концентрацией носителей 2⋅10¹⁷ см^-3;1. In the temperature range 905–900 ° C, a p-type Al _x Ga _1-x As buffer layer of p-type conductivity, composition x = 0.36, 4 μm thick, with a carrier concentration of 2 -10 ¹⁷ cm ^{-3 was} grown;

2. В интервале температур 900-850°С выращивали основной GaAs p-i-n-слой, по параметрам аналогичный типу 1;2. In the temperature range 900-850 ° C, the main GaAs p-i-n layer was grown, the parameters were similar to type 1;

3. В интервале температур 850-600°С выращивался контактный слой GaAs n⁺-типа, толщиной 130 мкм, с концентрацией носителей 4⋅10¹⁸ см^-3.3. In the temperature range 850–600 ° C, a n ⁺ -type GaAs contact layer with a thickness of 130 μm and a carrier concentration of 4 × 10 ¹⁸ cm ^{–3 was} grown.

4. Проводилась операция химико-динамического удаления подложки. После этой операции общая толщина структуры составила 200±10 мкм.4. The operation of chemical-dynamic removal of the substrate. After this operation, the total thickness of the structure was 200 ± 10 μm.

Измерения характеристик приборов, полученных в обоих процессах, проводили в при нормальных условиях (Т=25°С) и при повышенной температуре окружающей среды. Значения прямого падения напряжения в зависимости от прямого тока для партии из 10-ти диодов каждого типа приборов приведены в таблице 1. Значения пробивного напряжения и обратного тока и обратного тока утечки в зависимости от температуры окружающей среды приведены в таблице 2.The characteristics of the instruments obtained in both processes were measured under normal conditions (T = 25 ° C) and at elevated ambient temperatures. The values of the direct voltage drop depending on the direct current for a batch of 10 diodes of each type of device are shown in table 1. The values of breakdown voltage and reverse current and reverse leakage current depending on the ambient temperature are given in table 2.

Как видно из полученных результатов, предложенный способ по сравнению с прототипом позволяет:As can be seen from the results, the proposed method in comparison with the prototype allows you to:

- снизить прямое падение напряжения при заданном токе и, соответственно, уменьшить тепловые потери;- reduce the direct voltage drop at a given current and, accordingly, reduce heat loss;

- уменьшить обратные токи утечки при повышенных температурах окружающей среды и, вследствие этого, повысить рабочую температуру диода (пределом работоспособности диода является ток утечки 1000 мкА);- reduce reverse leakage currents at elevated ambient temperatures and, as a result, increase the operating temperature of the diode (the limit of the diode's operability is a leakage current of 1000 μA);

- повысить рабочую плотность тока с возможностью соответствующего уменьшения размеров чипа за счет снижения тепловых потерь.- increase the working current density with the possibility of a corresponding reduction in the size of the chip by reducing heat loss.

Кроме этого, в предложенном способе из технологического процесса изготовления приборов исключается дорогостоящая операция утонения подложки подшлифовкой, которая приводит к частичному бою структур и тем самым снижает процент выхода годного, а также вносит дополнительные механические повреждения в структуру, которые в дальнейшем могут приводить к ухудшению основных электрофизических параметров приборов.In addition, in the proposed method, the expensive operation of thinning the substrate by grinding, which leads to a partial battle of structures and thereby reduces the yield rate, is also excluded from the technological process of manufacturing devices, and also introduces additional mechanical damage to the structure, which in the future can lead to deterioration of the main electrophysical instrument parameters.

Claims

A method for producing a multilayer heteroepitaxial pin structure in an AlGaAs system by liquid-phase epitaxy, comprising growing in a single technological cycle a GaAs-GaAlAs multilayer semiconductor structure formed from a composition of three successive epitaxial layers of GaAs or GaAlAs on a GaAs p ⁺ type conductivity substrate consisting of a p ⁺ type conductivity layer of a buffer layer -type of conductivity, working high-resistance p ^- -in ^- layer and contact n ⁺ layer, characterized in that the buffer p-layer is grown in the form of a three-component system Ga _1-x Al _x As, where x = 0.36-0.40 , with a carrier concentration in the range 1⋅10 ¹⁷ -5⋅10 ¹⁷ cm ^-3 , the contact n ⁺ layer is doped to a carrier concentration in the range 2⋅10 ¹⁸ -5⋅10 ¹⁸ cm ^-3 with a thickness in the range of 120-150 μm and after the epitaxial layer growth and washing of the structures from the remnants of the solution-melt are completed, the operation is carried out to selectively completely chemically remove the p-type GaAs substrate.