RU2633437C1 - Semiconductor-on-insulator structure and method of its manufacturing - Google Patents

Semiconductor-on-insulator structure and method of its manufacturing Download PDF

Info

Publication number
RU2633437C1
RU2633437C1 RU2016131494A RU2016131494A RU2633437C1 RU 2633437 C1 RU2633437 C1 RU 2633437C1 RU 2016131494 A RU2016131494 A RU 2016131494A RU 2016131494 A RU2016131494 A RU 2016131494A RU 2633437 C1 RU2633437 C1 RU 2633437C1
Authority
RU
Russia
Prior art keywords
semiconductor
insulator
layer
surface layer
implantation
Prior art date
Application number
RU2016131494A
Other languages
Russian (ru)
Inventor
Петр Анатольевич Александров
Сергей Григорьевич Шемардов
Нина Евгеньевна Белова
Original Assignee
Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" filed Critical Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт"
Priority to RU2016131494A priority Critical patent/RU2633437C1/en
Application granted granted Critical
Publication of RU2633437C1 publication Critical patent/RU2633437C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

FIELD: electricity.
SUBSTANCE: semiconductor-on-insulator structure comprises an insulator, a semiconductor surface layer arranged thereon and a defective thermally stable layer formed in the insulator by implantation of light gas ions and subsequent high-temperature annealing with a high recombination capacity of charge carriers which occur under irradiation with external ionizing radiation. The defective layer contains thermally stable micropores and is located at a distance from the surface layer of the semiconductor less than the length of diffusion of charge carriers arising at said irradiation. The insulator may be used as a substrate, and sapphire can be used as an insulator. Silicon can is used as a semiconductor, and helium can be used as light gas. The semiconductor-on-insulator structure is designed as a heterostructure and the required elastic voltages are created in the surface layer of the semiconductor by different selected modes of implantation which are necessary for further manufacture of semiconductor devices.
EFFECT: creation of required elastic stresses in the semiconductor layer, improvement of the electrical properties of the semiconductor-on-insulator structures, and simplification of the method of their manufacturing.
7 cl, 1 dwg, 1 tbl

Description

Область техники, к которой относится изобретениеFIELD OF THE INVENTION

Изобретение относится к области полупроводниковой технологии и, более точно, к области создания радиационно стойких структур полупроводник-на-изоляторе, которые могут быть использованы для получения полупроводниковых приборов при изготовления интегральных схем.The invention relates to the field of semiconductor technology and, more precisely, to the field of creating radiation-resistant structures of a semiconductor-on-insulator, which can be used to obtain semiconductor devices in the manufacture of integrated circuits.

Уровень техникиState of the art

В известных структурах полупроводник-на-изоляторе тонкий поверхностный слой полупроводника расположен на изоляторе, т.е. диэлектрике. Этот поверхностный слой иначе называют также активным, рабочим, приборным.In known semiconductor-on-insulator structures, a thin surface layer of the semiconductor is located on the insulator, i.e. dielectric. This surface layer is also called active, working, instrument.

Структуры полупроводник-на-изоляторе, например структуры кремний-на-сапфире, являются более радиационно стойкими по сравнению с объемным полупроводником. Однако для получения полупроводниковых приборов лучшего качества и гораздо более стойких к воздействию внешнего ионизирующего излучения в изоляторе создают микропоры (нанокластеры), которые изменяют упругие напряжения в поверхностном полупроводниковом слое и способствуют появлению центров захвата/рекомбинации зарядов в изоляторе.Semiconductor-on-insulator structures, such as silicon-on-sapphire structures, are more radiation resistant than bulk semiconductors. However, to obtain better-quality semiconductor devices and much more resistant to external ionizing radiation, micropores (nanoclusters) are created in the insulator, which change the elastic stresses in the surface semiconductor layer and contribute to the appearance of charge capture / recombination centers in the insulator.

Известны структура полупроводник-на-изоляторе и способ ее изготовления, при которых в полупроводниковом слое формируют с помощью имплантации легких газов в нерабочие (т.е. неактивные) области с микропорами и затем производят отжиг структуры, в результате которого гетерные включения из рабочей зоны аккумулируются в указанных микропорах (см. патент США на изобретение US 6709955 от 2001 г., U.S. Class: 438/473, «Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method», авторы Saggio M. и другие (IT), патентовладелец STMicroelectronics S.r.l. (Agrate Brianza, IT)).A semiconductor-on-insulator structure and a method for its manufacture are known, in which they are formed in the semiconductor layer by implantation of light gases into non-working (i.e., inactive) micropores and then annealing the structure, as a result of which heterogeneous inclusions from the working zone are accumulated in these micropores (see US patent for invention US 6709955 of 2001, US Class: 438/473, "Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method", authors Saggio M. et al. (IT), Patent Owner STMicroelectronics Srl (Agrate Brianza, I T)).

К недостаткам структуры и способа по этому патенту относится то, что при уменьшении числа дефектов за счет их гетерирования микропорами, остающимися после испарения легких газов в результате термообработки, не происходит изменений упругих напряжений в рабочей области полупроводникового слоя. Поэтому указанные структура и способ не могут быть использованы для получения требуемых упругих напряжений, необходимых для изготовления полупроводниковых приборов.The disadvantages of the structure and method of this patent include the fact that when the number of defects is reduced due to their heterogeneity by micropores remaining after evaporation of light gases as a result of heat treatment, there is no change in elastic stresses in the working region of the semiconductor layer. Therefore, the indicated structure and method cannot be used to obtain the required elastic stresses necessary for the manufacture of semiconductor devices.

Известен способ получения структуры полупроводник-на-изоляторе, в которой в качестве изолятора используют, например, монокристалл сапфира, а в качестве полупроводникового слоя используют, например, монокристаллический кремний (см. патент США на изобретение US 8778777 от 2009 г., U.S. Class: 438/458, «Method for manufacturing a heterostructure aiming at reducing the tensile stress condition of a donor substrate», автор M. Kennard (FR), патентовладелец Soitec (Bernin, FR)). При использовании технологии Смарткат производится имплантация водорода и гелия в кремний, а затем - атомарное связывание поверхности кремния, через которую производилась имплантация, с пластиной сапфира, и последующий отжиг, в результате которого получается пластина сапфира с тонким слоем кремния. Низкая температура отжига приводит к снижению упругих напряжений в полупроводниковом слое.A known method of obtaining a semiconductor-on-insulator structure, in which, for example, sapphire single crystal is used as an insulator, and single crystal silicon is used as a semiconductor layer (see US patent for invention US 8778777 from 2009, US Class: 438/458, “Method for manufacturing a heterostructure aiming at reducing the tensile stress condition of a donor substrate”, by M. Kennard (FR), patent holder Soitec (Bernin, FR)). Using Smartcat technology, hydrogen and helium are implanted into silicon, and then atomic bonding of the silicon surface through which the implantation is carried out with a sapphire plate, and subsequent annealing, which results in a sapphire plate with a thin layer of silicon. Low annealing temperature leads to a decrease in elastic stresses in the semiconductor layer.

Недостаток этого способа заключается в том, что он позволяет только уменьшать упругие напряжения в полупроводниковом слое, и вследствие этого не может использоваться для создания требуемых упругих напряжений, необходимых для изготовления полупроводниковых приборов. Кроме того, этот способ не позволяет получать структуру, обладающую высокой радиационной стойкостью.The disadvantage of this method is that it only allows to reduce the elastic stresses in the semiconductor layer, and therefore cannot be used to create the required elastic stresses necessary for the manufacture of semiconductor devices. In addition, this method does not allow to obtain a structure having high radiation resistance.

Прототипами предлагаемой структуры и способа ее изготовления является структура полупроводник-на-изоляторе и способ ее изготовления, представленные в патенте RU 2581443 от 2015 г., класс МПК H01L 21/76 (патентообладатель ФГБУ НИЦ «Курчатовский институт», авторы Александров П.А., Демаков К.Д., Шемардов С.Г.).The prototypes of the proposed structure and the method of its manufacture is the semiconductor-on-insulator structure and the method of its manufacture, presented in patent RU 2581443 of 2015, IPC class H01L 21/76 (patent holder of the Federal State Budget Institution Scientific Center "Kurchatov Institute", authors Alexandrov P. A. , Demakov K.D., Shemardov S.G.).

Структура-прототип создана с целью повышения радиационной стойкости изготавливаемых из нее полупроводниковых приборов. Это структура полупроводник-на-изоляторе, содержащая изолятор, расположенный на нем поверхностный слой полупроводника и сформированный в изоляторе вблизи от поверхностного слоя полупроводника термостабильный дефектный слой с высокой рекомбинационной способностью носителей заряда, возникающих при облучении внешним ионизирующим излучением, причем указанный дефектный слой сформирован имплантацией ионов легкого газа в изолятор и последующим высокотемпературным отжигом, содержит термостабильные микропоры и расположен на расстоянии от поверхностно слоя полупроводника, меньшем длины диффузии носителей заряда, возникающих при указанном облучении.The prototype structure was created with the aim of increasing the radiation resistance of semiconductor devices made from it. This is a semiconductor-on-insulator structure containing an insulator, a semiconductor surface layer located on it and formed in the insulator close to the semiconductor surface layer with a thermally stable defect layer with high recombination ability of charge carriers arising from irradiation with external ionizing radiation, said defective layer being formed by ion implantation light gas into the insulator and subsequent high-temperature annealing, contains thermostable micropores and is located at a distance from the surface layer of the semiconductor, shorter than the diffusion length of the charge carriers that occur during the specified exposure.

Способ-прототип изготовления структуры полупроводник-на-изоляторе состоит в том, что в изоляторе вблизи от поверхностного слоя полупроводника формируют путем имплантации и высокотемпературного отжига термостабильный дефектный слой, причем перед созданием этого дефектного слоя формируют поверхностный слой полупроводника, а затем имплантируют ионы легкого газа в изолятор со стороны поверхностного слоя полупроводника и в результате последующего высокотемпературного отжига формируют содержащий микропоры термостабильный дефектный слой на расстоянии от поверхностного слоя полупроводника, меньшем длины диффузии носителей заряда, возникающих при указанном облучении.The prototype method of manufacturing a semiconductor-on-insulator structure consists in forming a thermostable defect layer in the insulator near the surface layer of the semiconductor by implantation and high-temperature annealing, and before creating this defective layer, the surface layer of the semiconductor is formed, and then light gas ions are implanted in the insulator from the side of the surface layer of the semiconductor and, as a result of subsequent high-temperature annealing, form a micropore-containing thermostable defective with at a distance from the surface layer of the semiconductor shorter than the diffusion length of the charge carriers arising from the indicated irradiation.

Качество структуры, полученной способом-прототипом, сильно зависит от величины рассогласования параметров решетки полупроводникового слоя и изолятора, а также от упругих напряжений в полупроводниковом слое.The quality of the structure obtained by the prototype method strongly depends on the magnitude of the mismatch of the lattice parameters of the semiconductor layer and the insulator, as well as on the elastic stresses in the semiconductor layer.

Недостаток прототипа-структуры и прототипа-способа ее получения заключается в том, что они не позволяют обеспечить требуемые упругие напряжения в полупроводниковом слое, необходимые для изготовления полупроводниковых приборов. Вследствие этого слой полупроводника становится более дефектным и возникает необходимость создания промежуточных кристаллических слоев с постепенно измененным параметром решетки.The disadvantage of the prototype structure and the prototype method of its production is that they do not allow to provide the required elastic stresses in the semiconductor layer necessary for the manufacture of semiconductor devices. As a result, the semiconductor layer becomes more defective and it becomes necessary to create intermediate crystalline layers with a gradually changed lattice parameter.

Раскрытие (сущность) изобретенияDisclosure (essence) of the invention

Задачей предлагаемого изобретения является разработка структуры полупроводник-на-изоляторе и способа ее изготовления, которые по сравнению с аналогами и прототипом обеспечили бы технический результат в виде одновременного достижения следующих целей:The objective of the invention is to develop a semiconductor-on-insulator structure and a method for its manufacture, which, in comparison with analogs and a prototype, would provide a technical result in the form of simultaneously achieving the following goals:

- обеспечение требуемых упругих напряжений в полупроводниковом слое при сохранении высокой радиационной стойкости получаемой структуры,- providing the required elastic stresses in the semiconductor layer while maintaining high radiation resistance of the resulting structure,

- улучшение кристаллического качества полупроводникового слоя для конкретного его применения и вследствие этого улучшение электрических свойств полупроводниковых приборов, создаваемых в этом слое.- improving the crystalline quality of the semiconductor layer for its specific application and, as a result, improving the electrical properties of the semiconductor devices created in this layer.

Этот технический эффект достигается, во-первых, благодаря тому, что структура полупроводник-на-изоляторе, содержащая изолятор, расположенный на нем поверхностный слой полупроводника и сформированный в изоляторе вблизи от поверхностного слоя полупроводника термостабильный дефектный слой с высокой рекомбинационной способностью носителей заряда, возникающих при облучении внешним ионизирующим излучением, причем указанный дефектный слой сформирован имплантацией ионов легкого газа в изолятор и последующим высокотемпературным отжигом, содержит термостабильные микропоры и расположен на расстоянии о поверхностно слоя полупроводника, меньшем длины диффузии носителей заряда, возникающих при указанном облучении,This technical effect is achieved, firstly, due to the fact that the semiconductor-on-insulator structure containing the insulator, the surface layer of the semiconductor located on it and formed in the insulator near the surface layer of the semiconductor thermostable defective layer with high recombination ability of charge carriers arising from irradiation with external ionizing radiation, wherein said defective layer is formed by implantation of light gas ions into the insulator and subsequent high-temperature annealing, contains thermostable micropores and is located at a distance about the surface layer of the semiconductor, less than the diffusion length of the charge carriers that occur during the specified exposure,

выполнена как гетероструктура и в поверхностном слое полупроводника при помощи различных выбранных режимов имплантации созданы упругие напряжения, требуемые для дальнейшего изготовления необходимых полупроводниковых приборов. Создание в изоляторе дефектного слоя, содержащего микропоры, приводит к значительному улучшению кристаллического качества поверхностного полупроводникового слоя и к обеспечению требуемых упругих напряжений в полупроводниковом слое, зависящем от параметров процесса имплантации. Выполнение структуры полупроводник-на-изоляторе как гетероструктуры обеспечивает передачу упругих напряжений от изолятора в поверхностный полупроводниковый слой. При обеспечении требуемых упругих напряжений не возникает необходимости создавать промежуточные кристаллические слои с постепенно изменяемым параметром решетки и рабочий слой полупроводника становится менее дефектным.made as a heterostructure and in the surface layer of the semiconductor using various selected implantation modes created elastic stresses required for the further manufacture of the necessary semiconductor devices. The creation of a defective layer containing micropores in the insulator leads to a significant improvement in the crystalline quality of the surface semiconductor layer and to the provision of the required elastic stresses in the semiconductor layer, which depends on the parameters of the implantation process. The implementation of the semiconductor-on-insulator structure as a heterostructure ensures the transfer of elastic stresses from the insulator to the surface semiconductor layer. When providing the required elastic stresses, there is no need to create intermediate crystalline layers with a gradually changing lattice parameter and the working semiconductor layer becomes less defective.

Получению этого технического результата способствует то, что в структуре полупроводник-на-изоляторе в качестве подложки использован изолятор. Это повышает высокочастотность полупроводниковых приборов, сделанных в предложенной структуре полупроводник-на изоляторе.This technical result is facilitated by the fact that an insulator is used as a substrate in the semiconductor-on-insulator structure. This increases the high frequency semiconductor devices made in the proposed structure of a semiconductor-on insulator.

Получению указанного технического результата способствует также то, что в структуре полупроводник-на-изоляторе в качестве изолятора использован сапфир, а в качестве полупроводника - кремний. Это упрощает структуру полупроводник-на-изоляторе и способ ее изготовления, а также повышает высокочастотность полупроводниковых приборов, сделанных в предложенной структуре полупроводник-на-изоляторе.The fact that in the structure of the semiconductor-on-insulator sapphire is used as an insulator and silicon is used as a semiconductor to obtain the indicated technical result. This simplifies the structure of the semiconductor-on-insulator and the method of its manufacture, and also increases the high frequency semiconductor devices made in the proposed structure of the semiconductor-on-insulator.

Указанный технический результат достигается также благодаря тому, что в способе изготовления структуры полупроводник-на-изоляторе, при котором в изоляторе вблизи от поверхностного слоя полупроводника формируют путем имплантации и высокотемпературного отжига термостабильный дефектный слой, причем перед созданием этого дефектного слоя формируют поверхностный слой полупроводника, а затем имплантируют ионы легкого газа в изолятор со стороны поверхностного слоя полупроводника и в результате последующего высокотемпературного отжига формируют содержащий микропоры термостабильный дефектный слой на расстоянии от поверхностного слоя полупроводника, меньшем длины диффузии носителей заряда, возникающих при указанном облучении,The indicated technical result is also achieved due to the fact that in the method of manufacturing the semiconductor-on-insulator structure, in which a thermally stable defective layer is formed by implantation and high-temperature annealing in the insulator near the surface layer of the semiconductor, and before the creation of this defective layer, the surface layer of the semiconductor is formed, and then light gas ions are implanted into the insulator from the side of the surface layer of the semiconductor and, as a result of subsequent high-temperature annealing, f form the micropore-containing thermostable defective layer at a distance from the surface layer of the semiconductor, less than the diffusion length of the charge carriers arising from the specified irradiation,

структуру полупроводник-на-изоляторе выполняют как гетероструктуру и в поверхностном слое полупроводника при помощи различных выбранных режимов имплантации создают различные упругие напряжения, требуемые для дальнейшего изготовления требуемых полупроводниковых приборов. Как указывалось выше, выполнение структуры полупроводник-на-изоляторе как гетероструктуры обеспечивает передачу упругих напряжений от изолятора в поверхностный полупроводниковый слой.the semiconductor-on-insulator structure is performed as a heterostructure and in the surface layer of the semiconductor, using various selected implantation modes, they create various elastic stresses required for further manufacturing of the required semiconductor devices. As indicated above, the implementation of the semiconductor-on-insulator structure as a heterostructure ensures the transfer of elastic stresses from the insulator to the surface semiconductor layer.

Получению этого технического результата способствует то, что при имплантации в качестве ионов легкого газа используют ионы гелия. Это повышает термостабильность предлагаемой структуры при температуре около 1000°C (для сравнения - при использовании ионов водорода микропоры исчезают при этих температурах) и, кроме того, уменьшает количество радиационных дефектов в полупроводнике.Obtaining this technical result is facilitated by the fact that during implantation, helium ions are used as light gas ions. This increases the thermal stability of the proposed structure at a temperature of about 1000 ° C (for comparison, when using hydrogen ions, micropores disappear at these temperatures) and, in addition, reduces the number of radiation defects in the semiconductor.

Получению этого технического результата способствует то, что в качестве изолятора (подложки) используют сапфир, а в качестве полупроводника - кремний. Это упрощает структуру полупроводник-на-изоляторе и способ ее изготовления, а также повышает высокочастотность полупроводниковых приборов, сделанных в предложенной структуре.Obtaining this technical result contributes to the fact that sapphire is used as an insulator (substrate), and silicon is used as a semiconductor. This simplifies the structure of the semiconductor-on-insulator and the method of its manufacture, and also increases the high frequency semiconductor devices made in the proposed structure.

Получению этого технического результата способствует также то, что в способе-прототипе поверхностный полупроводниковый слой стравливают и на освободившейся от этого слоя подложке с уменьшенным в результате образования микропор параметром решетки наращивают новый поверхностный полупроводниковый слой, обладающий меньшим количеством дефектов, получающихся за счет рассогласования параметров решеток полупроводника и изолятора.This technical result is also facilitated by the fact that in the prototype method the surface semiconductor layer is etched and a new surface semiconductor layer is grown on the substrate which is reduced due to the formation of micropores and the lattice parameter is reduced, which has fewer defects resulting from the mismatch of the parameters of the semiconductor gratings and isolator.

Краткое описание чертежейBrief Description of the Drawings

На фигуре показана предлагаемая структура полупроводник-на-изоляторе.The figure shows the proposed structure of the semiconductor-on-insulator.

Осуществление изобретенияThe implementation of the invention

Предлагаемая структура полупроводник-на-изоляторе (см. чертеж) как и в прототипе содержит изолятор 1, расположенный на нем поверхностный слой 2 полупроводника и сформированный в изоляторе 1 дефектный термостабильный слой 3, обладающий свойством изменять средний параметр решетки в зависимости от параметров процесса имплантации. Дефектный слой 3 содержит микропоры 4 и сформирован в изоляторе 1 на расстоянии L от поверхностного слоя 2 полупроводника, меньшем, чем длина диффузии носителей заряда, возникающих при указанном облучении. Изолятор 1 может быть использован в качестве подложки. Предлагаемая структура полупроводник-на-изоляторе выполнена как гетероструктура. В качестве изолятора 1 может быть использован сапфир, а качестве полупроводника поверхностного слоя 2 может быть использован кремний.The proposed semiconductor-on-insulator structure (see the drawing), as in the prototype, contains an insulator 1, a semiconductor surface layer 2 located on it, and a defective thermostable layer 3 formed in the insulator 1, which has the property of changing the average lattice parameter depending on the parameters of the implantation process. The defective layer 3 contains micropores 4 and is formed in the insulator 1 at a distance L from the surface layer 2 of the semiconductor, less than the diffusion length of the charge carriers arising from the specified exposure. Insulator 1 can be used as a substrate. The proposed semiconductor-on-insulator structure is designed as a heterostructure. Sapphire can be used as insulator 1, and silicon can be used as semiconductor of the surface layer 2.

Предлагаемый способ изготовления структуры полупроводник-на-изоляторе представлен ниже в виде последовательности шагов:The proposed method of manufacturing a semiconductor-on-insulator structure is presented below in the form of a sequence of steps:

Шаг 1: поверхностный слой 2 полупроводника формируют на поверхности изолятора 1;Step 1: a semiconductor surface layer 2 is formed on the surface of the insulator 1;

Шаг 2: путем имплантации ионов газа в изолятор 1 со стороны поверхностного слоя 2 полупроводника формируют в изоляторе 1 обогащенный этими ионами слой; имплантацию могут проводить ионами легкого газа, в частности - гелия;Step 2: by implanting gas ions in the insulator 1 from the side of the surface layer 2 of the semiconductor, a layer enriched with these ions is formed in the insulator 1; implantation can be carried out by light gas ions, in particular helium;

Шаг 3: проводят температурный отжиг структуры, полученной в шаге 2 (например, при температурах 800-1100°C); в результате этого в изоляторе 1, а именно в обогащенном ионами газа слое, созданном в шаге 2, формируется дефектный слой 3 на расстоянии от поверхности слоя 2 полупроводника, меньшем, чем длина диффузии носителей заряда, возникающих при облучении внешним ионизирующим облучением.Step 3: conduct temperature annealing of the structure obtained in step 2 (for example, at temperatures of 800-1100 ° C); as a result, in the insulator 1, namely, in the layer enriched with gas ions, created in step 2, a defective layer 3 is formed at a distance from the surface of the semiconductor layer 2 that is less than the diffusion length of the charge carriers arising from irradiation with external ionizing radiation.

После выполнения этих трех шагов предлагаемая структура полупроводник-на-изоляторе оказывается изготовленной.After completing these three steps, the proposed semiconductor-on-insulator structure is fabricated.

Для улучшения структуры полупроводника, а именно для того, чтобы при его эпитаксиальном росте не возникали неустранимые при отжиге дефекты («двойники» и дислокации), производят еще один - четвертый шаг.To improve the structure of the semiconductor, namely, so that during its epitaxial growth, defects (“twins” and dislocations) that cannot be eliminated by annealing do not appear during annealing, they perform one more, the fourth step.

Шаг 4: поверхностный полупроводниковый слой стравливают и на освободившейся от него подложке с измененным в результате образования микропор параметром решетки наращивают новый поверхностный слой с меньшим количеством дефектов, получившихся за счет рассогласования параметров решеток полупроводника и изолятора.Step 4: the surface semiconductor layer is etched and a new surface layer with a smaller number of defects resulting from the mismatch of the parameters of the gratings of the semiconductor and the insulator is grown on the substrate released from it with the lattice parameter changed as a result of micropore formation.

Рассмотрим пример реализации способа изготовления предлагаемой структуры полупроводник-на-изоляторе для случая, когда в качестве изолятора 1 использован сапфир, а в качестве полупроводника поверхностного слоя 2 использован кремний.Consider an example of the implementation of the manufacturing method of the proposed semiconductor-on-insulator structure for the case when sapphire is used as insulator 1 and silicon is used as semiconductor of the surface layer 2.

Тогда в шаге 1 на поверхности сапфира, который служит изолятором 1, формируют поверхностный слой 2 кремния любым известным эпитаксиальным методом, например эпитаксиальным газофазным методом. Шаг 1 может быть существенно отделен по времени от шага 2, если для шага 2 в качестве исходной структуры взять структуру кремний-на-сапфире с толщиной поверхностного кремниевого слоя 2, равной 3000

Figure 00000001
. В этом случае можно считать, что шаг 1 сделан задолго до шага 2.Then, in step 1, on the surface of sapphire, which serves as insulator 1, the surface layer 2 of silicon is formed by any known epitaxial method, for example, an epitaxial gas-phase method. Step 1 can be substantially separated in time from step 2 if, for step 2, we take the silicon-on-sapphire structure with the thickness of the surface silicon layer 2 equal to 3000 as the initial structure
Figure 00000001
. In this case, we can assume that step 1 was made long before step 2.

В шаге 2 имплантацию в изолятор 1, выполненный из сапфира, проводят ионами гелия энергией 75 кэВ при температуре менее 100°C.In step 2, implantation into the insulator 1, made of sapphire, is carried out with helium ions with an energy of 75 keV at a temperature of less than 100 ° C.

В шаге 3 производят отжиг структуры, полученной в шаге 2, при температуре 1000°C. При дозе имплантации 3,5⋅1016 Не+/см2 толщина дефектного слоя 3 составляет около 750

Figure 00000001
. Дефектный слой 3, содержащий микропоры 4, находится на расстоянии L~1200
Figure 00000001
.In step 3, the structure obtained in step 2 is annealed at a temperature of 1000 ° C. At an implantation dose of 3.5 × 10 16 He + / cm 2, the thickness of the defective layer 3 is about 750
Figure 00000001
. The defective layer 3 containing micropores 4 is at a distance of L ~ 1200
Figure 00000001
.

Размер дефектного слоя 3 и содержащихся в нем микропор определяется режимом имплантации (т.е. энергией имплантации и дозой имплантации) и температурой отжига.The size of the defective layer 3 and the micropores contained therein is determined by the implantation regime (i.e., implantation energy and implantation dose) and annealing temperature.

В таблице 1 показаны экспериментальные параметры пяти образцов структуры кремний-на-сапфире, полученные при различных режимах имплантации, заданных энергией Е и дозой D имплантации.Table 1 shows the experimental parameters of five samples of the structure of silicon-on-sapphire, obtained at various implantation modes specified by energy E and dose D of implantation.

Figure 00000002
Figure 00000002

В таблице 1 в первом столбце даны номера образцов, во втором столбце приведены экспериментальные значения полуширин кривых качания, полученных при рентгеновской дифракции на кремниевом слое для данных образцов структуры кремний-на-сапфире. Этот параметр характеризует общее количество дефектов в слое кремния. Столбцы 3 и 4 содержат данные о режимах имплантации ионами гелия: энергию и дозу, и так как образец 351 не имплантировался, то по нему значений энергии и дозы нет. В столбце 5 показано угловое положение пика рентгеновского дифракционного отражения Si(400) и соответствующее ему значение sin(Θб). Данные последнего столбца показывают относительное изменение параметра решетки кремниевого слоя по сравнению с эталонным параметром решетки для объемного образца кремния, т.е. показывают изменения деформационных напряжений в кремниевом слое. Здесь <аэ> - экспериментальное значение параметра решетки для кремниевого слоя, определенное по данным столбца 5, <ар> - расчетное значение параметра для эталонного объемного кремния. Выполнение структуры полупроводник-на-изоляторе как гетероструктуры обеспечивает передачу упругих напряжений от изолятора в поверхностный полупроводниковый слой.Table 1 in the first column gives the numbers of the samples, in the second column the experimental values of the half-widths of the rocking curves obtained by X-ray diffraction on a silicon layer for these samples of the structure of silicon-on-sapphire. This parameter characterizes the total number of defects in the silicon layer. Columns 3 and 4 contain data on the modes of implantation by helium ions: energy and dose, and since sample 351 was not implanted, there are no energy and dose values for it. Column 5 shows the angular position of the Si (400) X-ray diffraction peak and the corresponding sin (Θ b ) value. The data of the last column show the relative change in the lattice parameter of the silicon layer compared to the reference lattice parameter for a bulk silicon sample, i.e. show changes in strain stresses in the silicon layer. Here <a e> - experimental value for the lattice parameter of the silicon layer, determined according to the column 5, <ap> - calculated value for the standard bulk silicon. The implementation of the semiconductor-on-insulator structure as a heterostructure ensures the transfer of elastic stresses from the insulator to the surface semiconductor layer.

Claims (7)

1. Структура полупроводник-на-изоляторе, содержащая изолятор, расположенный на нем поверхностный слой полупроводника и сформированный в изоляторе вблизи от поверхностного слоя полупроводника термостабильный дефектный слой с высокой рекомбинационной способностью носителей заряда, возникающих при облучении внешним ионизирующим излучением, причем указанный дефектный слой сформирован имплантацией ионов легкого газа в изолятор и последующим высокотемпературным отжигом, содержит термостабильные микропоры и расположен на расстоянии от поверхностного слоя полупроводника, меньшем длины диффузии носителей заряда, возникающих при указанном облучении, отличающаяся тем, что структура полупроводник-на-изоляторе выполнена как гетероструктура и в поверхностном слое полупроводника при помощи различных выбранных режимов имплантации созданы упругие напряжения, требуемые для дальнейшего изготовления необходимых полупроводниковых приборов.1. The structure of the semiconductor-on-insulator, containing an insulator, a surface semiconductor layer located on it and formed in the insulator close to the surface layer of a semiconductor thermostable defective layer with high recombination ability of charge carriers arising from irradiation with external ionizing radiation, and the specified defective layer is formed by implantation ions of light gas into the insulator and subsequent high-temperature annealing, contains thermostable micropores and is located at a distance from surface layer of a semiconductor shorter than the diffusion length of charge carriers arising from said irradiation, characterized in that the semiconductor-on-insulator structure is made as a heterostructure and elastic stresses are created in the surface layer of the semiconductor using various selected implantation modes required for further manufacturing of the necessary semiconductor devices . 2. Структура по п. 1, отличающаяся тем, что в качестве подложки использован изолятор.2. The structure according to p. 1, characterized in that an insulator is used as a substrate. 3. Структура по п. 1, отличающаяся тем, что в качестве изолятора использован сапфир, а в качестве полупроводника использован кремний.3. The structure according to p. 1, characterized in that sapphire is used as an insulator, and silicon is used as a semiconductor. 4. Способ изготовления структуры полупроводник-на-изоляторе, при котором в изоляторе вблизи от поверхностного слоя полупроводника формируют путем имплантации и высокотемпературного отжига термостабильный дефектный слой, причем перед созданием этого дефектного слоя формируют поверхностный слой полупроводника, а затем имплантируют ионы легкого газа в изолятор со стороны поверхностного слоя полупроводника и в результате последующего высокотемпературного отжига формируют содержащий микропоры термостабильный дефектный слой на расстоянии от поверхностного слоя полупроводника, меньшем длины диффузии носителей заряда, возникающих при указанном облучении, отличающийся тем, что структуру полупроводник-на-изоляторе выполняют как гетероструктуру и в поверхностном слое полупроводника при помощи различных выбранных режимов имплантации создают различные упругие напряжения, требуемые для дальнейшего изготовления необходимых полупроводниковых приборов.4. A method of manufacturing a semiconductor-on-insulator structure, in which a thermally stable defective layer is formed by implantation and high-temperature annealing in the insulator near the surface layer of the semiconductor, and before the creation of this defective layer, the surface layer of the semiconductor is formed, and then light gas ions are implanted in the insulator with the sides of the surface layer of the semiconductor and, as a result of subsequent high-temperature annealing, form a micropore thermostable defective layer for a distance It is characterized by the fact that the semiconductor-on-insulator structure is performed as a heterostructure and, in the surface layer of the semiconductor, using various selected implantation modes, they create various elastic stresses required for further fabrication necessary semiconductor devices. 5. Способ по п. 4, отличающийся тем, что при имплантации в качестве ионов легкого газа используют ионы гелия.5. The method according to p. 4, characterized in that during implantation, helium ions are used as light gas ions. 6. Способ по п. 4, отличающийся тем, что в качестве полупроводника используют кремний, а в качестве изолятора используют сапфир.6. The method according to p. 4, characterized in that silicon is used as a semiconductor, and sapphire is used as an insulator. 7. Способ по п. 4, отличающийся тем, что поверхностный полупроводниковый слой стравливают и на освободившейся от него подложке с измененным в результате образования микропор параметром решетки наращивают новый поверхностный полупроводниковый слой с меньшим количеством дефектов, получающихся за счет рассогласования параметров решеток полупроводника и изолятора.7. The method according to p. 4, characterized in that the surface semiconductor layer is etched and a new surface semiconductor layer with a smaller number of defects resulting from the mismatch of the parameters of the semiconductor and insulator gratings is grown on the surface of the semiconductor layer that is freed from it and the lattice parameter is changed as a result of micropore formation.
RU2016131494A 2016-08-01 2016-08-01 Semiconductor-on-insulator structure and method of its manufacturing RU2633437C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016131494A RU2633437C1 (en) 2016-08-01 2016-08-01 Semiconductor-on-insulator structure and method of its manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016131494A RU2633437C1 (en) 2016-08-01 2016-08-01 Semiconductor-on-insulator structure and method of its manufacturing

Publications (1)

Publication Number Publication Date
RU2633437C1 true RU2633437C1 (en) 2017-10-12

Family

ID=60129344

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016131494A RU2633437C1 (en) 2016-08-01 2016-08-01 Semiconductor-on-insulator structure and method of its manufacturing

Country Status (1)

Country Link
RU (1) RU2633437C1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800518B2 (en) * 2002-12-30 2004-10-05 International Business Machines Corporation Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
RU2265255C2 (en) * 2003-12-16 2005-11-27 Институт физики полупроводников Объединенного Института физики полупроводников Сибирского отделения РАН Method for producing silicon-on-insulator structure
RU2498450C1 (en) * 2012-04-26 2013-11-10 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Method for making silicon-on-insulator structure
US8778777B2 (en) * 2009-03-06 2014-07-15 Soitec Method for manufacturing a heterostructure aiming at reducing the tensile stress condition of a donor substrate
RU2581443C1 (en) * 2015-03-30 2016-04-20 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Semiconductor-on-insulator structure and method of making same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800518B2 (en) * 2002-12-30 2004-10-05 International Business Machines Corporation Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
RU2265255C2 (en) * 2003-12-16 2005-11-27 Институт физики полупроводников Объединенного Института физики полупроводников Сибирского отделения РАН Method for producing silicon-on-insulator structure
US8778777B2 (en) * 2009-03-06 2014-07-15 Soitec Method for manufacturing a heterostructure aiming at reducing the tensile stress condition of a donor substrate
RU2498450C1 (en) * 2012-04-26 2013-11-10 Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) Method for making silicon-on-insulator structure
RU2581443C1 (en) * 2015-03-30 2016-04-20 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Semiconductor-on-insulator structure and method of making same

Similar Documents

Publication Publication Date Title
CN100405534C (en) Hetero-integrated strained silicon n-and p-mosfets
KR101379409B1 (en) Manufacturing process of a structure of semiconductor on insulator type, with reduced electrical losses and corresponding structure
TW474012B (en) Semiconductor substrate and its production method, semiconductor device containing this substrate and its production method
JP3970011B2 (en) Semiconductor device and manufacturing method thereof
US9196710B2 (en) Integrated circuits with relaxed silicon / germanium fins
JP5706391B2 (en) Manufacturing method of SOI wafer
JP5089383B2 (en) Strained silicon-on-insulator by anodic oxidation of buried p + silicon-germanium layer
CN108702141A (en) The manufacturing method of composite substrate and composite substrate
KR102067424B1 (en) Strain-relaxing methods and methods of forming strain-relaxed semiconductor layers and semiconductor devices using the same and related semiconductor structures
JP3940412B2 (en) Method for improving the quality of defective semiconductor crystal materials
JP2009503813A (en) Method for controlling dislocation positions in a silicon germanium buffer layer
KR20060050693A (en) Semiconductor wafer with layer structure with low warp and bow, and process for producing it
WO2004008514A1 (en) Process for forming a fragile layer inside of a single crystalline substrate
US10388529B2 (en) Method for preparing substrate with insulated buried layer
JP2008519428A (en) Method for growing strained layers
JP2008244435A (en) Method and structure using selected implant angle using linear accelerator process for manufacture of free-standing film of material
RU2607336C1 (en) Method of producing structure
US10361114B2 (en) Method for preparing substrate with carrier trapping center
RU2633437C1 (en) Semiconductor-on-insulator structure and method of its manufacturing
JP5292810B2 (en) Manufacturing method of SOI substrate
JP2009055030A (en) Method of raising energy band gap of crystalline aluminum oxide layer, and method of manufacturing charge trap memory device provided with crystalline aluminum oxide having high energy band gap
RU2581443C1 (en) Semiconductor-on-insulator structure and method of making same
JP2013058626A (en) Manufacturing method of semiconductor substrate and semiconductor device
JPS5860556A (en) Preparation of semiconductor device
Aleksandrov et al. On the generation of charge-carrier recombination centers in the sapphire substrates of silicon-on-sapphire structures