RU2631987C2 - Способ повышения отказоустойчивости схемы и отказоустойчивая схема для его реализации - Google Patents

Способ повышения отказоустойчивости схемы и отказоустойчивая схема для его реализации Download PDF

Info

Publication number
RU2631987C2
RU2631987C2 RU2016103080A RU2016103080A RU2631987C2 RU 2631987 C2 RU2631987 C2 RU 2631987C2 RU 2016103080 A RU2016103080 A RU 2016103080A RU 2016103080 A RU2016103080 A RU 2016103080A RU 2631987 C2 RU2631987 C2 RU 2631987C2
Authority
RU
Russia
Prior art keywords
elements
circuit
nodes
signals
outputs
Prior art date
Application number
RU2016103080A
Other languages
English (en)
Other versions
RU2016103080A (ru
Inventor
Наталия Вячеславовна Суханова
Илья Самуилович Кабак
Сергей Александрович Шептунов
Original Assignee
Федеральное государственное бюджетное учреждение науки Институт конструкторско-технологической информатики Российской академии наук (ИКТИ РАН)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное учреждение науки Институт конструкторско-технологической информатики Российской академии наук (ИКТИ РАН) filed Critical Федеральное государственное бюджетное учреждение науки Институт конструкторско-технологической информатики Российской академии наук (ИКТИ РАН)
Priority to RU2016103080A priority Critical patent/RU2631987C2/ru
Publication of RU2016103080A publication Critical patent/RU2016103080A/ru
Application granted granted Critical
Publication of RU2631987C2 publication Critical patent/RU2631987C2/ru

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

Изобретение относится к области вычислительной техники и систем управления. Технический результат заключается в повышении отказоустойчивости схемы, которое достигается за счет соединения унифицированных элементов через коммутаторы и реконфигурации схемы при отказе элементов. Способ повышения отказоустойчивости состоит в следующем. Проводят декомпозицию схемы и выделяют ряд узлов. Каждый узел состоит из унифицированных элементов. В схему добавляют один или несколько избыточных резервных узлов, которые используют при отказе основных узлов. В схему добавляют коммутаторы, которые обеспечивают взаимные связи элементов в узле и узлов между собой. Коммутатор содержит таблицу коммутации входов и выходов, устройство для приема и передачи информации, схему для сравнения выходных сигналов. Элементы из одного или разных узлов объединяют в группы и подсоединяют к коммутаторам. Коммутаторы соединяют друг с другом. В процессе работы схемы коммутатор контролируют работоспособность элементов. Для этого на входы основного и нескольких резервных элементов или узлов подают одинаковые сигналы и сравнивают сигналы на их выходах. Если сигналы совпали, то все элементы или узлы работоспособны. Если сигналы не совпали, то определяют, какие элементы или узлы неработоспособны. При отказе элемента схемы происходит реконфигурация, когда вместо основного элемента подключается резервный элемент. При реконфигурации меняется таблица связей в коммутаторе, к которому подсоединен отказавший элемент. С помощью коммутатора отключают неработоспособные элементы или узлы, вместо них подключают работоспособные резервные элементы или узлы. Затем контролируют исправность элементов отказавшего узла, и все исправные элементы переводят в резерв. Заявленный способ реализован в устройстве отказоустойчивой схемы. Отказоустойчивая схема разработана на основе коммутаторной архитектуры и реализует древовидную структуру, где ветви образованы взаимными соединениями коммутаторов 4, а листья образованы подсоединенными к коммутаторам основными и резервными элементами 1,2,3. 2 н.п. ф-лы, 4 ил.

Description

Изобретение относится к области вычислительной техники.
Технический результат - повышение надежности и отказоустойчивости вычислительных устройств и систем управления.
Одним из способов повышения надежности и отказоустойчивости схем является структурное резервирование. При структурном резервировании в схему добавляют избыточные элементы. Известно полное, частичное и поэлементное резервирование, когда резервируется схема полностью или частично, а также может резервироваться один или несколько элементов схемы.
По способу подключения резервного элемента различают постоянное резервирование, подключение при отказе основного элемента и скользящее резервирование (Надежность технических систем. Справочник под ред. Ушакова И.А. М.: Радио и связь, 1985. - 606 с.).
Заявленный способ повышения отказоустойчивости схемы использует скользящее резервирование узлов и элементов. При скользящем резервировании резервный элемент может заменять любой из группы элементов такого же типа.
Заявленный способ реализован в устройстве отказоустойчивой схемы.
Известны аналоги отказоустойчивой схемы - это отказоустойчивые схемы с резервированием. Недостаток аналогов, отказоустойчивых схем и микросхем - это то, что в них используется дублирование, троирование или n-кратное резервирование узлов и фрагментов схемы. Элементы схемы соединены друг с другом шинами и дорожками, по которым передаются информационные сигналы. Если происходит отказ в каком-то одном элементе узла, то выключается из работы целый узел, причем его исправные элементы больше никак не используются.
Предлагается новая отказоустойчивая схема на базе коммутаторов, узлов и элементов.
Отказоустойчивая схема разработана на основе коммутаторной архитектуры. Суть заявленного изобретения состоит в том, что элементы и узлы схемы соединяются друг с другом через коммутатор. Отказ элемента не приводит к отказу узла, вместо него коммутатор подключает резервный элемент.
Наиболее близкие аналоги (прототип) изобретения - это коммутаторные искусственные нейронные сети (ИНС).
В коммутаторных ИНС используются унифицированные, стандартные и взаимозаменяемые элементы. ИНС состоит из элементов двух типов - из нейронов и коммутаторов. Нейрон имеет один вход и один выход и подключается к коммутатору. Коммутаторы могут соединяться друг с другом, образуя древовидную структуру.
Для реализации заявленного способа предлагается отказоустойчивая схема, разработанная на основе коммутаторной архитектуры. Отказоустойчивая схема реализует древовидную структуру, где корень, ствол и ветви образованы взаимными соединениями коммутаторов, а листья образованы подсоединенными к коммутаторам элементами и узлами.
Наиболее близким аналогом к заявленному является способ, реализованный в устройстве нейронной сети, состоящей из нейронов, которые выполняют функции обработки информации и принятия решения, где согласно формуле полезной модели имеются коммутаторы для передачи информации между нейронами, причем коммутатор нейронной сети состоит из таблицы связей нейронов, составляющих фрагмент сети, и устройства, передающего информацию между нейронами на основе этой таблицы, входы и выходы коммутатора соединены с входами и выходами других коммутаторов и входами и выходами нейронов сети, нейроны сети имеют один вход и один выход, входы и выходы нейрона соединены с входами и выходами коммутатора (Кабак И.С., Суханова Н.В. Нейронная сеть. Заявители Кабак И.С., Суханова Н.В. Патент на полезную модель №66831, приоритет 27.09.2007).
Заявленный способ повышения отказоустойчивости иллюстрируется графическими материалами, см. фиг. 1-3.
На фиг. 1-3 показан пример последовательности действий, составляющих заявленный способ повышения отказоустойчивости схемы.
На фиг. 3 показан результат реализации способа - разработанная отказоустойчивая схема.
На фиг. 4 показан пример реконфигурации заявленной схемы при отказе ее основного узла.
Заявленный способ повышения отказоустойчивости состоит в следующем.
1. Проводят декомпозицию схемы и выделяют узлы, состоящие из унифицированных элементов. После этого добавляют один или несколько резервных узлов или элементов. На фиг. 1 показан пример схемы, где проведена декомпозиция и выделены основные и резервные узлы. Каждый узел состоит из трех разных элементов 1-3.
Новизна изобретения состоит в том, что в схему добавляют коммутаторы, которые содержат таблицу взаимных связей входов и выходов, устройство для приема и передачи сигналов, а также схему с функциональной возможностью сравнения выходных сигналов. На фиг. 2 показан пример схемы, где добавлены коммутаторы 4. Эти коммутаторы реализуют связи элементов и узлов схемы.
2. Элементы одного типа объединяют в группу и подсоединяют к входам и выходам коммутаторов, которые соединяются друг с другом. На фиг. 2 показан пример схемы, где элементы одного типа (1-3) объединены в три группы и подсоединены к коммутаторам 4. Коммутаторы 4 соединяются друг с другом и образуют древовидную архитектуру. На фиг. 3 показан результат - отказоустойчивая схема.
3. Коммутаторы контролируют работоспособность элементов и узлов путем подачи одинаковых сигналов на входы элементов и сравнения сигналов на одноименных выходах. На входы основного и нескольких резервных элементов или узлов подают одинаковые сигналы и сравнивают сигналы на их выходах. Если сигналы совпали, то все элементы или узлы работоспособны. Если сигналы не совпали, то определяют, какие элементы или узлы неработоспособны. При отказах элементов или узлов коммутатор производит реконфигурацию схемы. Вместо основного он подключает резервный узел или элемент из той же группы, меняет таблицу взаимных связей и выполняет контроль работоспособности элементов отказавшего узла. Коммутатор отключает неработоспособные элементы, а избыточные работоспособные элементы переводит в резерв.
На фиг. 4 показан пример реконфигурации схемы при отказе ее основного узла. В узле отказали элементы 1 и 3. Коммутаторы 4 обнаружили отказы и отключили неработоспособные элементы.
Технический результат заявленного способа состоит в повышении отказоустойчивости схемы, которое достигается за счет соединения унифицированных элементов через коммутаторы и реконфигурации схемы при отказе элементов.
Технический результат, состоящий в повышении отказоустойчивости схемы, обеспечивается за счет того, что проводят декомпозицию схемы и выделяют узлы, состоящие из унифицированных элементов, после чего добавляют один или несколько резервных узлов или элементов, согласно заявленному изобретению, в схему добавляют коммутаторы, которые содержат таблицу взаимных связей входов и выходов, устройство для приема и передачи сигналов, а также схему с функциональной возможностью сравнения выходных сигналов, после чего элементы одного типа объединяют в группу и подсоединяют к входам и выходам коммутаторов, которые соединяются друг с другом и контролируют работоспособность элементов и узлов путем подачи одинаковых сигналов на входы элементов и сравнения сигналов на одноименных выходах, причем при отказах элементов или узлов коммутатор производит реконфигурацию схемы и вместо основного подключает резервный узел или элемент из той же группы, меняет таблицу взаимных связей, выполняет контроль работоспособности элементов отказавшего узла, после чего неработоспособные элементы отключает, а избыточные работоспособные элементы переводит в резерв.
Технический результат обеспечивается отказоустойчивой схемой, которая включает узлы, состоящие из унифицированных элементов, согласно заявленному изобретению, в ней имеются дополнительные коммутаторы, которые содержат таблицу взаимных связей входов и выходов, устройство для приема и передачи сигналов, а также схему с функциональной возможностью сравнения выходных сигналов, причем элементы одного типа объединены в группу и подсоединены к входам и выходам коммутаторов, которые, в свою очередь, соединяются друг с другом.
1. Способ повышения отказоустойчивости схемы, при котором проводят декомпозицию схемы и выделяют узлы, состоящие из унифицированных элементов, после чего добавляют один или несколько резервных узлов или элементов, отличающийся тем, что в схему добавляют коммутаторы, которые содержат таблицу взаимных связей входов и выходов, устройство для приема и передачи сигналов, а также схему с функциональной возможностью сравнения выходных сигналов, после чего элементы одного типа объединяют в группу и подсоединяют к входам и выходам коммутаторов, которые соединяются друг с другом и контролируют работоспособность элементов и узлов путем подачи одинаковых сигналов на входы элементов и сравнения сигналов на одноименных выходах, причем при отказах элементов или узлов коммутатор производит реконфигурацию схемы и вместо основного подключает резервный узел или элемент из той же группы, меняет таблицу взаимных связей, выполняет контроль работоспособности элементов отказавшего узла, после чего неработоспособные элементы отключает, а избыточные работоспособные элементы переводит в резерв.
2. Отказоустойчивая схема для реализации способа по п. 1, которая включает узлы, состоящие из унифицированных элементов, отличающаяся тем, что в ней имеются дополнительные коммутаторы, которые содержат таблицу взаимных связей входов и выходов, устройство для приема и передачи сигналов, а также схему с функциональной возможностью сравнения выходных сигналов, причем элементы одного типа объединены в группу и подсоединены к входам и выходам коммутаторов, которые, в свою очередь, соединяются друг с другом.
Коммутатор может быть реализован на базе патентов на полезную модель (№66831 Нейронная сеть, авторы Кабак И.С., Суханова Н.В. и №72084 Доменная нейронная сеть, авторы Кабак И.С., Суханова Н.В).
Заявленные в изобретении способ повышения отказоустойчивости и отказоустойчивая схема могут быть реализованы аппаратными или аппаратно-программными средствами, на базе контроллеров, компьютеров с установленным на них программным обеспечением и обученных нейронных сетей.
Указанные в независимом пункте формулы признаки являются существенными и взаимосвязаны между собой с образованием устойчивой совокупности необходимых признаков, достаточной для получения требуемого технического результата.
Свойства, регламентированные в заявленном способе отдельными признаками, общеизвестны из уровня техники и не требуют дополнительных пояснений.
Следует отметить, что заявленная совокупность существенных признаков обеспечивает в соединении синергетический (сверхсуммарный результат).
Таким образом, вышеизложенные сведения свидетельствуют о выполнении при использовании заявленного способа следующей совокупности условий:
- заявленный способ имеет практическое применение, предназначен для использования в вычислительных устройствах и системах управления;
- для заявленного способа в том виде, как он охарактеризован в независимом пункте нижеизложенной формулы, подтверждена возможность его осуществления с помощью указанных в заявке или известных из уровня техники на дату приоритета средств и методов;
- при осуществлении способа достигается усматриваемый заявителем технический результат.
На основании изложенного, заявленный способ повышения отказоустойчивости схем соответствуют требованию условия патентоспособности «новизна» и «изобретательский уровень».

Claims (2)

1. Способ повышения отказоустойчивости схемы, при котором проводят декомпозицию схемы и выделяют узлы, состоящие из унифицированных элементов, после чего добавляют один или несколько резервных узлов или элементов, отличающийся тем, что в схему добавляют коммутаторы, которые содержат таблицу взаимных связей входов и выходов, устройство для приема и передачи сигналов, а также схему с функциональной возможностью сравнения выходных сигналов, после чего элементы одного типа объединяют в группу и подсоединяют к входам и выходам коммутаторов, которые соединяются друг с другом и контролируют работоспособность элементов и узлов путем подачи одинаковых сигналов на входы элементов и сравнения сигналов на одноименных выходах, причем при отказах элементов или узлов коммутатор производит реконфигурацию схемы и вместо основного подключает резервный узел или элемент из той же группы, меняет таблицу взаимных связей, выполняет контроль работоспособности элементов отказавшего узла, после чего неработоспособные элементы отключает, а избыточные работоспособные элементы переводит в резерв.
2. Отказоустойчивая схема для реализации способа по п. 1, которая включает узлы, состоящие из унифицированных элементов, отличающаяся тем, что в ней имеются дополнительные коммутаторы, которые содержат таблицу взаимных связей входов и выходов, устройство для приема и передачи сигналов, а также схему с функциональной возможностью сравнения выходных сигналов, причем элементы одного типа объединены в группу и подсоединены к входам и выходам коммутаторов, которые, в свою очередь, соединяются друг с другом.
RU2016103080A 2016-02-01 2016-02-01 Способ повышения отказоустойчивости схемы и отказоустойчивая схема для его реализации RU2631987C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016103080A RU2631987C2 (ru) 2016-02-01 2016-02-01 Способ повышения отказоустойчивости схемы и отказоустойчивая схема для его реализации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016103080A RU2631987C2 (ru) 2016-02-01 2016-02-01 Способ повышения отказоустойчивости схемы и отказоустойчивая схема для его реализации

Publications (2)

Publication Number Publication Date
RU2016103080A RU2016103080A (ru) 2017-08-07
RU2631987C2 true RU2631987C2 (ru) 2017-09-29

Family

ID=59632112

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016103080A RU2631987C2 (ru) 2016-02-01 2016-02-01 Способ повышения отказоустойчивости схемы и отказоустойчивая схема для его реализации

Country Status (1)

Country Link
RU (1) RU2631987C2 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2760636C2 (ru) * 2018-12-19 2021-11-29 Федеральное государственное автономное учреждение науки Институт конструкторско-технологической информатики Российской академии наук (ИКТИ РАН) Отказоустойчивая нейронная сеть, способ обнаружения отказов нейронной сети, способ обеспечения отказоустойчивости нейронной сети

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5423024A (en) * 1991-05-06 1995-06-06 Stratus Computer, Inc. Fault tolerant processing section with dynamically reconfigurable voting
RU2298823C2 (ru) * 2005-04-28 2007-05-10 Общество с ограниченной ответственностью "Желдорконсалтинг" Устройство мажоритарного резервирования (варианты)
RU66831U1 (ru) * 2007-04-02 2007-09-27 Илья Самуилович Кабак Нейронная сеть
RU2455681C1 (ru) * 2010-12-09 2012-07-10 Федеральное государственное унитарное предприятие научно-исследовательский институт "Субмикрон" Отказоустойчивая вычислительная система с аппаратно-программной реализацией функций отказоустойчивости и динамической реконфигурации

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5423024A (en) * 1991-05-06 1995-06-06 Stratus Computer, Inc. Fault tolerant processing section with dynamically reconfigurable voting
RU2298823C2 (ru) * 2005-04-28 2007-05-10 Общество с ограниченной ответственностью "Желдорконсалтинг" Устройство мажоритарного резервирования (варианты)
RU66831U1 (ru) * 2007-04-02 2007-09-27 Илья Самуилович Кабак Нейронная сеть
RU2455681C1 (ru) * 2010-12-09 2012-07-10 Федеральное государственное унитарное предприятие научно-исследовательский институт "Субмикрон" Отказоустойчивая вычислительная система с аппаратно-программной реализацией функций отказоустойчивости и динамической реконфигурации

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2760636C2 (ru) * 2018-12-19 2021-11-29 Федеральное государственное автономное учреждение науки Институт конструкторско-технологической информатики Российской академии наук (ИКТИ РАН) Отказоустойчивая нейронная сеть, способ обнаружения отказов нейронной сети, способ обеспечения отказоустойчивости нейронной сети

Also Published As

Publication number Publication date
RU2016103080A (ru) 2017-08-07

Similar Documents

Publication Publication Date Title
WO2020036824A3 (en) High reliability fault tolerant computer architecture
KR20130123372A (ko) 마이크로그리드 제어 시스템
CN104579791A (zh) 一种实现k-db主备自动切换容灾集群的方法
US11904918B2 (en) Computer interlocking system and switching control method for the same, device, and storage medium
RU2631987C2 (ru) Способ повышения отказоустойчивости схемы и отказоустойчивая схема для его реализации
CN103309319A (zh) 分布冗余式飞机自动配电控制系统
Shin et al. Robust, secure, and cost-effective design for cyber-physical systems
Khalil et al. A novel approach towards less area overhead self-healing hardware systems
CN105301955A (zh) 一种系统级重构管理应用软件主从切换方法
CN105589768B (zh) 一种可自愈的容错计算机系统
JPH03506089A (ja) 二進信号を多数決選択する論理回路網に潜在する誤りを除去する方法
Madurasinghe et al. An efficient and reliable electric power transmission network topology processing
Han et al. Improved percolation theory incorporating power flow analysis to model cascading failures in cyber-physical power system
RU2664404C2 (ru) Способ обеспечения работоспособности вычислительной системы и устройства для его реализации
Lavrovskaya et al. Network topology transformation for fault tolerance in spacewire onboard networks
Roostaee et al. Reliability Comparison of Various Power Substation Automation based on IEC61850
Radkov Reference highly reliable IT Infrastructures for the micro-, small-and medium-sized companies
Popov et al. Reliability investigation of TMR and DMR systems with global and partial reservation
RU2760636C2 (ru) Отказоустойчивая нейронная сеть, способ обнаружения отказов нейронной сети, способ обеспечения отказоустойчивости нейронной сети
CN114745165B (zh) 一种电网分布式智能化安全稳定控制系统架构方法
RU2669509C2 (ru) Способ контроля работоспособности вычислительной системы и схема контроля для его реализации
CN113544956A (zh) 在相位冗余电压调节器装置内重新分配调节器相位
RU2663238C1 (ru) Способ построения модульного источника питания повышенной надежности и модульный источник питания
Jia et al. Modeling and Analysis of Multi-layer Networks with Redundancy and Cascading Failures
Tsai et al. On the implementation of path switching over SDN-enabled network: A prototype

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20210202