RU2580181C1 - Method of making semiconductor device - Google Patents
Method of making semiconductor device Download PDFInfo
- Publication number
- RU2580181C1 RU2580181C1 RU2015106504/28A RU2015106504A RU2580181C1 RU 2580181 C1 RU2580181 C1 RU 2580181C1 RU 2015106504/28 A RU2015106504/28 A RU 2015106504/28A RU 2015106504 A RU2015106504 A RU 2015106504A RU 2580181 C1 RU2580181 C1 RU 2580181C1
- Authority
- RU
- Russia
- Prior art keywords
- semiconductor device
- temperature
- boron
- silicon
- base region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052796 boron Inorganic materials 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 239000010407 anodic oxide Substances 0.000 claims abstract description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 239000003792 electrolyte Substances 0.000 claims description 4
- BTBUEUYNUDRHOZ-UHFFFAOYSA-N Borate Chemical compound [O-]B([O-])[O-] BTBUEUYNUDRHOZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910002651 NO3 Inorganic materials 0.000 claims description 2
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 claims description 2
- 239000002482 conductive additive Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления биполярных транзисторов с пониженными токами утечек.The invention relates to the field of production technology of semiconductor devices, in particular to the manufacturing technology of bipolar transistors with reduced leakage currents.
Известен способ изготовления полупроводникового прибора [патент 5104829 США, МКИ H01L 21/02] формированием МОП полевого транзистора и биполярного транзистора для БиКМОП ИС. В слоях SiO2/Si3N4/SiO2 покрывающих Si-подложку, вытравливают два окна и диффузией As создают два n+ кармана. На n+ карманах выращивается утолщенный слой SiO2 и в окне между ними проводят диффузию бора с образованием р+ кармана. Затем участки SiO2 удаляют и всю структуру покрывают эпитаксиальным n -слоем. Далее над первым n+ карманом р+ карманом и вторым n+ карманом соответственно формируют р МОП - полевой транзистор, n МОП - полевой транзистор и n-р-n биполярный транзистор. В таких полупроводниковых приборах из-за низкой технологичности формирования изолирующих слоев образуется большое количество дефектов, которые ухудшают параметры структурA known method of manufacturing a semiconductor device [US patent 5104829, MKI H01L 21/02] the formation of the MOS field effect transistor and bipolar transistor for BiKMOS IC. In the SiO 2 / Si 3 N 4 / SiO 2 layers covering the Si substrate, two windows are etched and two n + pockets are created by As diffusion. A thicker layer of SiO 2 is grown on n + pockets and boron diffusion is carried out in the window between them to form a p + pocket. Then, the SiO 2 sites are removed and the entire structure is covered with an epitaxial n-layer. Then, above the first n + pocket, the p + pocket and the second n + pocket, respectively, form p MOS - field-effect transistor, n MOS - field-effect transistor and n-pn bipolar transistor. In such semiconductor devices, due to the low manufacturability of the formation of insulating layers, a large number of defects are formed that worsen the parameters of the structures
Известен способ изготовления полупроводникового прибора [заявка 2110937, Япония, МКИ H01L 21/331] формированием комплементарных биполярных транзисторных структур с изоляцией р-n переходом. Для подавления дислокационных розеток и, следовательно, утечек тока скрытые n+ слои формируют с различной концентрацией легирующей примеси. Сначала осаждают один слой силикатного стекла на открытые окна в окисле для легирования скрытых n+ слоев, затем этот слой стекла удаляют, осаждают окисел и вскрывают окна под скрытые слои для n-р-n биполярных транзисторов, осаждают второй слой стекла и проводят дополнительную загонку примеси в открытые окна. В результате получают скрытые слои n+ типа с разной степенью легирования и различной толщиной, выполняющие определенные функции для обеих типов биполярных транзисторов.A known method of manufacturing a semiconductor device [application 2110937, Japan, MKI H01L 21/331] the formation of complementary bipolar transistor structures with isolation pn junction. To suppress dislocation sockets and, consequently, current leaks, hidden n + layers are formed with different dopant concentrations. First, one layer of silicate glass is deposited on open windows in the oxide to dope the hidden n + layers, then this glass layer is removed, oxide is deposited and the windows are opened under the hidden layers for n-pn bipolar transistors, a second glass layer is deposited and an additional impurity is plugged into open windows. As a result, hidden n + type layers with different degrees of doping and different thicknesses are obtained that perform certain functions for both types of bipolar transistors.
Недостатками способа являются: повышенные значения токов утечек; низкая технологичность; ухудшение электрических параметров.The disadvantages of the method are: increased values of leakage currents; low manufacturability; deterioration of electrical parameters.
Задача, решаемая изобретением: снижение значений токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение надежности и увеличение процента выхода годных.The problem solved by the invention: reducing leakage currents, ensuring manufacturability, improving instrument parameters, increasing reliability and increasing yield.
Задача решается созданием базовой области полупроводникового прибора путем диффузии бора из анодных оксидных пленок в кремнии при температуре 1473 К в течение 90 мин в потоке азота 1,2·10-2 л/с.The problem is solved by creating the base region of a semiconductor device by diffusing boron from anodic oxide films in silicon at a temperature of 1473 K for 90 minutes in a nitrogen stream of 1.2 · 10 -2 l / s.
Технология способа состоит в следующем. На пластинах кремния p-типа проводимости с удельным сопротивлением 10 Ом·см, ориентацией (111) формировали эпитаксиальный слой n-типа проводимости, формировали изолирующие области и базовую область. Создание базовой области полупроводникового прибора осуществляли путем диффузии бора из анодных оксидных пленок в кремнии при температуре 1473 К в течение 90 мин в потоке азота 1,2·10-2 л/с. Формирование боросодержащих анодных оксидных пленок осуществляли на установке с вакуумной присоской в боратном электролите с нитратной электропроводящей добавкой с массовой долей H3BO3 10% при температуре электролита 293 К и постоянной плотности тока 100 А/м2, а затем до десятикратного уменьшения плотности тока. Затем формировали области эмиттера и коллектора по стандартной технологии.The technology of the method is as follows. On p-type silicon wafers with a resistivity of 10 Ω cm, (111) orientation an n-type epitaxial layer was formed, insulating regions and a base region were formed. The creation of the base region of a semiconductor device was carried out by diffusion of boron from anodic oxide films in silicon at a temperature of 1473 K for 90 min in a nitrogen stream of 1.2 · 10 -2 l / s. The formation of boron-containing anode oxide films was carried out on a setup with a vacuum suction cup in a borate electrolyte with a nitrate conductive additive with a mass fraction of H 3 BO 3 of 10% at an electrolyte temperature of 293 K and a constant current density of 100 A / m 2 , and then up to a ten-fold decrease in current density. Then the emitter and collector regions were formed using standard technology.
По предлагаемому способу были изготовлены и исследованы приборы. Результаты обработки представлены в таблице 1.According to the proposed method, devices were manufactured and investigated. The processing results are presented in table 1.
Экспериментальные исследования показали, что выход годных полупроводниковых приборов на партии пластин, сформированных в оптимальном режиме, увеличился на 13,5%.Experimental studies have shown that the yield of suitable semiconductor devices in a batch of wafers formed in the optimal mode increased by 13.5%.
Технический результат: снижение токов утечек, обеспечение технологичности, улучшение параметров структур, повышение надежности и увеличение процента выхода годных.Effect: reduction of leakage currents, ensuring manufacturability, improving the parameters of structures, increasing reliability and increasing the percentage of yield.
Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.The stability of the parameters over the entire operating temperature range was normal and consistent with the requirements.
Предложенный способ изготовления полупроводникового прибора путем создания базовой области транзистора диффузией бора из анодных оксидных пленок в кремнии при температуре 1473 К в течение 90 мин в потоке азота 1,2·10-2 л/с позволяет повысить процент выхода годных приборов и улучшить их надежность.The proposed method for manufacturing a semiconductor device by creating a base region of a transistor by diffusion of boron from anodic oxide films in silicon at a temperature of 1473 K for 90 minutes in a nitrogen stream of 1.2 × 10 -2 l / s allows to increase the percentage of suitable devices and improve their reliability.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2015106504/28A RU2580181C1 (en) | 2015-02-25 | 2015-02-25 | Method of making semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2015106504/28A RU2580181C1 (en) | 2015-02-25 | 2015-02-25 | Method of making semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2580181C1 true RU2580181C1 (en) | 2016-04-10 |
Family
ID=55793932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2015106504/28A RU2580181C1 (en) | 2015-02-25 | 2015-02-25 | Method of making semiconductor device |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2580181C1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4263066A (en) * | 1980-06-09 | 1981-04-21 | Varian Associates, Inc. | Process for concurrent formation of base diffusion and p+ profile from single source predeposition |
US5104829A (en) * | 1989-12-20 | 1992-04-14 | Nec Corporation | Method of manufacturing semiconductor integrated circuit |
US5674777A (en) * | 1994-10-18 | 1997-10-07 | National Science Council | Method for forming silicon-boron binary compound layer as boron diffusion source in silicon electronic device |
JP2003017428A (en) * | 2001-07-04 | 2003-01-17 | Shin Etsu Handotai Co Ltd | Method for diffusing impurity in semiconductor wafer, semiconductor wafer and silicon epitaxial wafer |
RU2475883C1 (en) * | 2011-09-16 | 2013-02-20 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Method for diffusion of boron in silicon |
-
2015
- 2015-02-25 RU RU2015106504/28A patent/RU2580181C1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4263066A (en) * | 1980-06-09 | 1981-04-21 | Varian Associates, Inc. | Process for concurrent formation of base diffusion and p+ profile from single source predeposition |
US5104829A (en) * | 1989-12-20 | 1992-04-14 | Nec Corporation | Method of manufacturing semiconductor integrated circuit |
US5674777A (en) * | 1994-10-18 | 1997-10-07 | National Science Council | Method for forming silicon-boron binary compound layer as boron diffusion source in silicon electronic device |
JP2003017428A (en) * | 2001-07-04 | 2003-01-17 | Shin Etsu Handotai Co Ltd | Method for diffusing impurity in semiconductor wafer, semiconductor wafer and silicon epitaxial wafer |
RU2475883C1 (en) * | 2011-09-16 | 2013-02-20 | Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" | Method for diffusion of boron in silicon |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10607839B2 (en) | Method of reducing an impurity concentration in a semiconductor body | |
CN110600537B (en) | Separation gate CSTBT with PMOS current clamping and manufacturing method thereof | |
TWI427769B (en) | Silicon-on-insulator devices with buried depletion shield layer | |
TW201349484A (en) | Semiconductor device and method for fabricating the same | |
US20160172481A1 (en) | Silicon carbide semiconductor devices | |
US8710621B2 (en) | Bipolar transistor with diffused layer between deep trench sidewall and collector diffused layer | |
TW201735356A (en) | Semiconductor device | |
JP5755939B2 (en) | Semiconductor device and manufacturing method thereof | |
CN105280708A (en) | Semiconductor device | |
TW201401518A (en) | MOSFET element and method for manufacturing MOSFET element | |
TWI587446B (en) | Soi substrate and fabrication method thereof | |
US10665703B2 (en) | Silicon carbide transistor | |
RU2580181C1 (en) | Method of making semiconductor device | |
RU2659328C1 (en) | Method for making semiconductor device | |
JP4458112B2 (en) | Manufacturing method of semiconductor device, semiconductor device using the same, and plasma panel display | |
CN211605156U (en) | Electrostatic discharge protection device | |
US9099489B2 (en) | Bipolar transistor with high breakdown voltage | |
RU2586444C1 (en) | Method of making semiconductor device | |
RU2734060C1 (en) | Semiconductor device manufacturing method | |
RU2688866C1 (en) | Semiconductor device manufacturing method | |
CN102723340B (en) | A kind of SOI BJT two strain plane BiCMOS integrated device and preparation method | |
JP3145694B2 (en) | Semiconductor device | |
RU2717144C1 (en) | Semiconductor device manufacturing method | |
KR20050000001A (en) | Semiconductor device and manufacturing method thereof | |
JPH10509276A (en) | Epitaxial semiconductor wafer for CMOS integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20180226 |