RU2578517C1

RU2578517C1 - Method of producing high-frequency transistor with nanometer gates

Info

Publication number: RU2578517C1
Application number: RU2014143609/28A
Authority: RU
Inventors: Николай Анатольевич Торхов
Original assignee: Открытое акционерное общество "Научно-исследовательский институт полупроводниковых приборов" (ОАО "НИИПП")
Priority date: 2014-10-28
Filing date: 2014-10-28
Publication date: 2016-03-27

Abstract

FIELD: electronic equipment.

SUBSTANCE: invention is intended to create discrete devices and microwave integrated circuits with the help of field-effect transistors. Method of making field-effect transistor, including creation of drain and source contacts on the contact layer of semiconductor structure and extraction of active region, metal or metal and dielectric mask is applied directly on the surface of contact layer, formation of submicron slot in the mask for further etching operations of contact layer etching and application of T-shaped gate metal through resist mask, after application of the first metal mask lithography for opening windows is carried out when one of the edges coincides with location of Schottky gates in manufactured transistor, and after opening windows the second metal or dielectric mask is applied on the whole surface, remove resist and by lithography create window in resist surrounding slits formed between two metals or between metal and dielectric, perform selective etching of contact layer, after which spray metal films to form T-shaped gates. As a result, edges of T-shaped gate heads on both sides resting on metal or metal and dielectric masks. Then, via selective etching the mask is removed from under the "wings" of T-shaped gate and from the surface of transistor active area. After that, the surface of transistor active area, containing drain, source contacts and Schottky gates, is coated with a passivating layer of dielectric so that under "wings" of T-shaped gate cavities are formed filled with vacuum or gas medium.

EFFECT: technical result is production of gated with length less than 100 nm, as well as reduced thickness of the metal mask and elimination of intermediate layer of dielectric placed between the active region surface and mask.

1 cl, 1 dwg

Description

Изобретение относится к электронной технике и предназначено для создания дискретных приборов и сверхвысокочастотных интегральных схем с использованием полевых транзисторов.The invention relates to electronic equipment and is intended to create discrete devices and microwave integrated circuits using field effect transistors.

Известные способы создания гетероструктурных полевых транзисторов включают в себя следующий набор технологических операций: формирование омических контактов стоков и истоков на поверхности контактного слоя, выделение активной области травлением или ионной имплантацией, проведение электронной литографии на резистивной маске для формирования Т-образных затворов Шоттки, травление диэлектриков и подзатворных щелей в контактном слое, напыление металлических пленок для создания затворов Шоттки, удаление резистов, пассивация диэлектриком активной области транзистора со сформированными на ее поверхности омическими контактами стока и истока и управляющими контактами Шоттки, вскрытия окон в пассивирующем диэлектрике для гальванического утолщения контактов стока и истока и формирование металлизации второго уровня [1].Known methods for creating heterostructured field effect transistors include the following set of technological operations: the formation of ohmic contacts of drains and sources on the surface of the contact layer, the selection of the active region by etching or ion implantation, electronic lithography on a resistive mask to form Schottky T-shaped gates, etching of dielectrics and gate slots in the contact layer, the deposition of metal films to create Schottky gates, the removal of resistes, passivation of dielectrics th active region with a transistor formed on the surface of the ohmic source and drain contacts, and control a Schottky contacts, opening windows in the passivating insulator for galvanic thickening of the source and drain contacts and forming a second metallization level [1].

Недостаток известных способов заключается, прежде всего, в том, что для получения затворов Т-образной формы длиной меньше 100 нм необходимо достаточно дорогостоящее технологическое оборудование с соответствующей технологией, способное обеспечить аналогичные (<100 нм) проектные нормы. Кроме того, во время удаления резиста из-за малой площади контакта может происходить частичный отрыв металлизации затвора от поверхности активного слоя полупроводника.The disadvantage of the known methods is, first of all, that in order to obtain T-shaped gates with a length of less than 100 nm, quite expensive technological equipment with appropriate technology is required, capable of providing similar (<100 nm) design standards. In addition, during the removal of the resist due to the small contact area, a partial separation of the gate metallization from the surface of the active semiconductor layer may occur.

Известны способы, в которых устранен этот недостаток. Так, известен способ [2, 3] создания транзисторов с длиной затвора менее 100 нм, имеющего Т-образную форму. В указанном способе изготовления полевого транзистора, сначала создаются омические контакты стока и истока на контактном слое полупроводниковой структуры (гетероструктуры), выделяется активная область (травлением, или ионной имплантацией), наносится пленка диэлектрика на поверхность контактного слоя, формируется субмикронная щель в пленке диэлектрика для последующих операций травления контактного слоя и нанесения металла затвора через маску резиста. Для этого после нанесения пленки диэлектрика проводят литографию для вскрытия в диэлектрике окон, у которых один из краев совпадает с местоположением затворов Шоттки в изготавливаемом транзисторе, а после вскрытия этих окон на всю поверхность наносят второй слой диэлектрика, удаляют резист и посредством литографии создают окна в резисте, окружающем щели, образованные между двумя диэлектриками, проводят селективное травление контактного слоя, после чего напыляют пленки металла для формирования затворов.Known methods in which this disadvantage is eliminated. Thus, a method is known [2, 3] for creating transistors with a gate length of less than 100 nm, having a T-shape. In this method of manufacturing a field-effect transistor, first the ohmic drain and source contacts are created on the contact layer of the semiconductor structure (heterostructure), an active region is selected (by etching, or ion implantation), a dielectric film is deposited on the surface of the contact layer, a submicron gap is formed in the dielectric film for subsequent etching the contact layer and applying the gate metal through a resist mask. To do this, after applying a dielectric film, lithography is performed to open windows in the dielectric, in which one of the edges coincides with the location of the Schottky gates in the transistor to be manufactured, and after opening these windows, a second dielectric layer is applied to the entire surface, the resist is removed and windows are created using lithography surrounding the slots formed between the two dielectrics, selectively etch the contact layer, after which metal films are sprayed to form gates.

Недостатком этого способа является то, что для формирования затвора длиной менее 100 нм необходимо использовать достаточно тонкие 100-150 нм слои диэлектриков, на которые опираются выступы шляпки Т-образного затвора («крылья»). В результате между поверхностью полупроводника и выступами шляпки из-за больших значений диэлектрических постоянных используемых диэлектриков (ε>4) образуется паразитная емкость, которая может существенно ограничивать рабочие частоты СВЧ-транзистора. Особенно сильно это проявляется на частотах выше 20 ГГц.The disadvantage of this method is that for the formation of the shutter with a length of less than 100 nm, it is necessary to use sufficiently thin 100-150 nm layers of dielectrics on which the protrusions of the hat of the T-shaped shutter (“wings”) are supported. As a result, between the surface of the semiconductor and the protrusions of the cap, due to the large values of the dielectric constants of the dielectrics used (ε> 4), a stray capacitance is formed, which can significantly limit the operating frequencies of the microwave transistor. This is especially pronounced at frequencies above 20 GHz.

Наиболее близким аналогом (прототипом) является способ изготовления гетероструктурного полевого транзистора, рассмотренный в работе [4]. В известном способе [4] после формирования омических контактов стоков и истоков, выделения активной области транзистора на всю поверхность структуры наносят диэлектрический слой SiO₂ толщиной 0,5 мкм, а затем слой металла, например алюминия (Al). Затем проводят литографию для вскрытия окон в пленке алюминия, у которых один из краев совпадает с местоположением затворов Шоттки в изготавливаемом транзисторе. После вскрытия окон на всю поверхность наносят вторую пленку алюминия, удаляют резист и посредством литографии создают окна в резисте, окружающие щели, образованные между двумя металлами (Al-Al) и проводят травление диэлектрика через маску Al-Al. Затем проводят химическое травление контактного слоя, напыление металла затвора, удаление резиста и металлической маски Al-Al. Из-за большой суммарной толщины контактного и диэлектрического (0,5 мкм) слоев контакты имели не Т-образную, а ленточную форму, что практически исключало появление паразитных емкостей, характерных для Т-образных затворов. В зависимости от толщины пленки алюминия длина затвора варьировалась от 0,25 до 0,35 мкм.The closest analogue (prototype) is a method of manufacturing a heterostructured field-effect transistor, considered in [4]. In the known method [4] after the formation of ohmic contacts of drains and sources, the allocation of the active region of the transistor, a dielectric layer of SiO ₂ with a thickness of 0.5 μm is applied to the entire surface of the structure, and then a layer of metal, for example aluminum (Al). Then, lithography is performed to open the windows in the aluminum film, in which one of the edges coincides with the location of the Schottky gates in the manufactured transistor. After opening the windows, a second aluminum film is applied to the entire surface, the resist is removed, and by means of lithography, windows are created in the resist, surrounding the gaps formed between the two metals (Al-Al) and the dielectric is etched through the Al-Al mask. Then carry out chemical etching of the contact layer, spraying the gate metal, removing the resist and the Al-Al metal mask. Due to the large total thickness of the contact and dielectric (0.5 μm) layers, the contacts did not have a T-shape, but a ribbon shape, which virtually eliminated the appearance of stray capacitors characteristic of T-shaped gates. Depending on the thickness of the aluminum film, the shutter length ranged from 0.25 to 0.35 μm.

Недостатком известного способа является наличие достаточно толстого слоя диэлектрика между поверхностью полупроводника активной области и слоем алюминия, что делает невозможным получение затворов длиной менее 100 нм. Другим недостатком метода является образование под слоем алюминия пустых полостей по бокам щели, вызванных глубоким подтравом диэлектрика под слой алюминия. Наличие таких полостей может приводить к нежелательному подпылу под маску алюминия затворной металлизации и удлинению затвора. Для исключения подпыла эти полости обычно заполняют связующим материалом, но при ширинах щели менее 100 нм их однородное заполнение довольно проблематично.The disadvantage of this method is the presence of a sufficiently thick dielectric layer between the surface of the semiconductor of the active region and the aluminum layer, which makes it impossible to obtain gates with a length of less than 100 nm. Another disadvantage of this method is the formation of empty cavities under the aluminum layer on the sides of the gap caused by a deep undercut of the dielectric under the aluminum layer. The presence of such cavities can lead to an undesirable dusting under the mask of aluminum gate metallization and lengthening of the shutter. To exclude dusting, these cavities are usually filled with a binder material, but with a gap width of less than 100 nm, their uniform filling is rather problematic.

Целью изобретения является устранение указанных недостатков.The aim of the invention is to remedy these disadvantages.

Поставленная цель осуществляется за счет того, что в известном способе уменьшают толщину металлической маски, образованной металлической пленкой или многослойными металлическими совместимыми пленками, и исключают промежуточный слой диэлектрика расположенного меду поверхностью активной области и металлической, или металлическо-диэлектрической масками.The goal is achieved due to the fact that in the known method, the thickness of the metal mask formed by the metal film or multilayer compatible metal films is reduced, and the intermediate dielectric layer of the active region located between the honey and the metal or metal-dielectric masks is excluded.

Технический результат достигается тем, что в известном способе, включающем создание контактов стока и истока на контактном слое полупроводниковой структуры (гетероструктуры), выделение активной области (химическим или реактивно-ионным травлением, или ионной имплантацией), металлическая или металлическая и диэлектрическая маска наносится непосредственно на поверхность контактного слоя, формирование субмикронной щели в металлической (или металлической и диэлектрической) маске для последующих операций травления контактного слоя и нанесения металла Т-образного затвора через маску резиста, после нанесения первой металлической маски проводят литографию для вскрытия окон, у которых, один из краев совпадает с местоположением затворов Шоттки в изготавливаемом транзисторе, а после вскрытия окон на всю поверхность наносят вторую металлическую или диэлектрическую маску, удаляют резист и посредством литографии создают окна в резисте, окружающем щели, образованные между двумя металлами (например, Al-Al) или между металлом и диэлектриком (например, SiO₂-Al), проводят селективное травление контактного слоя, после чего напыляют пленки металлов для формирования Т-образных затворов. В результате края («крылья») шляпок Т-образных затворов с обеих сторон опираются на металлическую или на металлическую и на диэлектрическую маски. Затем маска селективным травлением удаляется из-под «крыльев» Т-образного затвора и с поверхности активной области транзистора. После этого поверхность активной области транзистора, содержащая контакты стока, истока и затворы Шоттки, покрывается пассивирующим слоем диэлектрика таким образом, что под «крыльями» Т-образного затвора образуются заполненные вакуумом или газовой средой пустоты с ε≈1, что значительно снижает характерные для Т-образных затворов паразитные емкости и приводит к значительному увеличению значений рабочих частот транзисторов.The technical result is achieved by the fact that in the known method, which includes the creation of drain and source contacts on the contact layer of a semiconductor structure (heterostructure), the selection of the active region (chemical or reactive-ion etching, or ion implantation), a metal or metal and dielectric mask is applied directly to the surface of the contact layer, the formation of a submicron gap in a metal (or metal and dielectric) mask for subsequent etching of the contact layer and nan After the first metal mask is applied, lithography is performed to open the windows, in which one of the edges coincides with the location of the Schottky gates in the transistor being manufactured, and after opening the windows, a second metal or dielectric mask is applied to the entire surface of the metal remove the resist and by lithography create windows in the resist surrounding the gaps formed between two metals (for example, Al-Al) or between the metal and the dielectric (for example, SiO ₂ -Al), conduct selective contact layer, after which metal films are sprayed to form T-shaped gates. As a result, the edges (“wings”) of the caps of the T-shaped gates on both sides rest on a metal or metal and dielectric mask. Then the mask is removed by selective etching from under the “wings” of the T-shaped gate and from the surface of the active region of the transistor. After that, the surface of the active region of the transistor containing the drain, source, and Schottky gate contacts is covered with a passivating dielectric layer so that under the “wings” of the T-shaped gate, voids filled with vacuum or gas medium are formed with ε≈1, which significantly reduces the characteristic for T -shaped gates and parasitic capacitance leads to a significant increase in the values of the operating frequencies of transistors.

Размер щели между первой и второй масками, образованными металлом и металлом, или металлом и диэлектриком, а следовательно, и длина затвора, в данном способе может быть реализован от 350 до 50 нм и менее и определяется толщинами и временем травления масок. Выбор материала первой маски: металл или диэлектрик - определяется выбором преимущественного подтрава при селективном травлении контактного слоя. Например, для арсенида галлия скорость подтрава увеличивается в направлении металлической маски. В арсенид-галлиевых транзисторах металлическую маску обычно наносят со стороны стока, а диэлектрическую - со стороны истока, что приводит к большему подтраву контактного слоя в сторону стока без смещения затвора и увеличению пробивных напряжений транзистора.The size of the gap between the first and second masks formed by metal and metal, or metal and dielectric, and therefore the shutter length, in this method can be implemented from 350 to 50 nm or less and is determined by the thickness and time of etching of the masks. The choice of the material of the first mask: metal or dielectric - is determined by the choice of preferential substrate for selective etching of the contact layer. For example, for gallium arsenide, the ghost velocity increases in the direction of the metal mask. In gallium arsenide transistors, a metal mask is usually applied from the drain side, and a dielectric mask from the source side, which leads to a greater undercut of the contact layer towards the drain without displacement of the gate and an increase in the breakdown voltage of the transistor.

На фиг. 1 показаны ключевые моменты одного из возможных вариантов предлагаемого способа изготовления транзистора.In FIG. 1 shows the key points of one of the possible options for the proposed method of manufacturing a transistor.

На фиг. 1а) показана гетероструктура, содержащая полуизолирующую подложку карбида кремния 1, на которой выращены гетероэпитаксиальные полупроводниковые слои 2, необходимые для создания транзистора, и капсулирующий слой 3.In FIG. 1a) shows a heterostructure containing a semi-insulating substrate of silicon carbide 1, on which heteroepitaxial semiconductor layers 2, necessary for creating a transistor, and an encapsulating layer 3 are grown.

На фиг. 1б) показана структура после выделения области транзистора травлением, создания омических контактов истока 4 и стока 5 и нанесения первой металлической маски 6.In FIG. 1b) shows the structure after isolating the transistor region by etching, creating ohmic contacts of the source 4 and drain 5 and applying the first metal mask 6.

На фиг. 1в) показана структура после травления окна 7 в первом слое металла 6 через маску резиста 8.In FIG. 1c) shows the structure after etching of the window 7 in the first layer of metal 6 through the mask of the resist 8.

На фиг. 1г) показана структура после напыления второго слоя металла 9 и удаления резиста 8.In FIG. 1d) shows the structure after spraying a second layer of metal 9 and removing the resist 8.

На фиг. 1д) показана структура после проведения литографии для формирования затвора через маску резиста 10.In FIG. 1e) shows the structure after lithography to form a shutter through a resist mask 10.

На фиг. 1е) показана структура после углубления методом РИТ-подзатворной области в слое 3, напыления металла затвора 11, удаления резиста 10 и металлической (металлическо-диэлектрической) маски из-под шляпки Т-образного затвора и с поверхности активной области.In FIG. 1e) shows the structure after deepening by the RIT-gate region method in layer 3, deposition of the shutter metal 11, removal of the resist 10 and the metal (metal-dielectric) mask from the T-shutter head and from the surface of the active region.

На фиг. 1ж) показана структура после пассивации активной области диэлектриком 12 таким образом, что между полупроводником и краями шляпки Т-образного затвора Шоттки образуются полости заполненные вакуумом или газовой средой 13.In FIG. 1g) the structure is shown after passivation of the active region by the dielectric 12 in such a way that cavities filled with vacuum or gas medium 13 are formed between the semiconductor and the edges of the cap of the Schottky T-gate.

На фиг. 1и) показана структура после вскрытия окон в диэлектрике 12 для гальванического наращивания золота 14 на контакты и формирования металлизации второго уровня.In FIG. 1i) shows the structure after opening the windows in the dielectric 12 for the galvanic growth of gold 14 on the contacts and the formation of metallization of the second level.

Пример: Изготавливали полевой псевдоморфный транзистор с высокой подвижностью электронов (рНЕМТ) на основе гетероструктуры AlGaN/GaN. Эпитаксиальные слои были выращены методом МОС-гидридной эпитаксии на полуизолирующей подложке сапфира или карбида кремния 1. Капсулирующий слой 3 из нитрида галлия был выращен поверх слоев 2, образующих гетеропереход AlGaN/GaN. Сначала проводили выделение активной области транзистора реактивно-ионным травлением после проведения соответствующей литографии. С использованием методов оптической литографии процессов вакуумного напыления и быстрого термического отжига создавали омические контакты истока 4 и стока 5 на поверхности капсулирующего слоя 3. Затем на всю структуру наносили алюминиевую пленку первой маски 6 толщиной 0,1 мкм. Затем проводили литографию и химическим травлением формировали окно 7 в первой алюминиевой маске. Время травления определялось визуально до полного удаления непрозрачного слоя алюминия с поверхности структуры. Один из краев окна 7 с соответствующим допуском соответствовал местоположению затворов Шоттки в изготавливаемом транзисторе. Не снимая резиста, термическим распылением наносили вторую металлическую маску алюминия толщиной 0,15 мкм. После удаления резиста одна часть поверхности структуры была закрыта слоем первой маски 6, а другая - слоем второй маски 9. Между этими металлическими масками получалась щель трапецеидальной формы с минимальным размером окна 70 нм. Затем проводили литографию для формирования затвора и через маску резиста. Для формирования углубленного затвора перед напылением металла затвора через щель проводят РИТ-травление на глубину 1-10 нм. Затем, в щель между масками 6 и 9 напыляли металл затвора 11, удаляли резист 10 и селективным травлением из-под шляпки Т-образного затвора удаляли металлическую маску. На завершающем этапе проводили пассивацию активной области структуры диэлектриком 12 таким образом, что между поверхностью полупроводника активной области и краями шляпки Т-образного затвора Шоттки образовывались заполненные воздухом пустоты 13. Далее вскрывались окна в диэлектрике 12 для гальванического наращивания золота на контакты и формирования металлизации второго уровня.Example: A field-effect pseudomorphic transistor with high electron mobility (pHEMT) was made based on an AlGaN / GaN heterostructure. Epitaxial layers were grown by MOS hydride epitaxy on a semi-insulating substrate of sapphire or silicon carbide 1. An encapsulating layer 3 of gallium nitride was grown on top of layers 2 forming an AlGaN / GaN heterojunction. First, the active region of the transistor was selected by reactive ion etching after the corresponding lithography. Using optical lithography methods of vacuum deposition and fast thermal annealing, ohmic contacts of source 4 and drain 5 were created on the surface of the encapsulating layer 3. Then, an aluminum film of the first mask 6 with a thickness of 0.1 μm was applied to the entire structure. Then, lithography was performed and chemical etching formed window 7 in the first aluminum mask. The etching time was determined visually until the complete removal of the opaque aluminum layer from the surface of the structure. One of the edges of the window 7 with the corresponding tolerance corresponded to the location of the Schottky gates in the manufactured transistor. Without removing the resist, a second aluminum mask of 0.15 μm thick was applied by thermal spraying. After the resist was removed, one part of the surface of the structure was covered with a layer of the first mask 6, and the other with a layer of the second mask 9. Between these metal masks, a trapezoidal gap was obtained with a minimum window size of 70 nm. Then, lithography was performed to form a shutter and through a resist mask. To form a recessed shutter before spraying the shutter metal through the slit, RIT etching is carried out to a depth of 1-10 nm. Then, the gate metal 11 was sprayed into the gap between the masks 6 and 9, the resist 10 was removed, and the metal mask was removed from under the cap of the T-shutter. At the final stage, the active region of the structure was passivated by dielectric 12 in such a way that voids 13 filled with air formed between the semiconductor surface of the active region and the edges of the Schottky T-hat head. Then, the windows in the dielectric 12 were opened to galvanically build gold onto the contacts and form second-level metallization .

Таким образом, была достигнута поставленная цель и в результате был получен рНЕМТ AlGaN/GaN транзистор с длинной затвора, равной 70 нм без использования специальных режимов реактивно-ионного травления диэлектрика через окно резиста менее 100 нм.Thus, the goal was achieved and as a result, a pHEMT AlGaN / GaN transistor with a gate length of 70 nm was obtained without using special modes of reactive-ion etching of the dielectric through the resist window of less than 100 nm.

Источники информацииInformation sources

1. Kang-Sung Lee, Youn-Su Kim, Yun-Ki Hong and Yoon-Ha Jeong. IEEE ELECTRON DEVICE LETTERS. V. 28, NO. 8, AUGUST 2007, P. 672-675. 35-nm Zigzag T-Gate. In_0,52Al_0,48As/In_0,53Ga_0,47As Metamorphic GaAs HEMT′s With an Ultrahigh f_max of 520 GHz.1. Kang-Sung Lee, Youn-Su Kim, Yun-Ki Hong and Yoon-Ha Jeong. IEEE ELECTRON DEVICE LETTERS. V. 28, NO. 8, AUGUST 2007, P. 672-675. 35-nm Zigzag T-Gate. In _0.52 Al _0.48 As / In _0.53 Ga _0.47 As Metamorphic GaAs HEMT′s With an Ultrahigh f _max of 520 GHz.

2. Е.П. Гроо, Л.А. Козлова, М.Г. Игнатьев. Технология формирования затвора с субмикронными размерами с использованием оксидных пленок. Научная сессия ТУ СУР - 2004 г., Материалы Всероссийской Научно-Технической Конференции 2004 г., Томск, Россия.2. E.P. Groo, L.A. Kozlova, M.G. Ignatieff. Submicron-sized shutter formation technology using oxide films. Scientific session TU SUR - 2004, Materials of the All-Russian Scientific and Technical Conference 2004, Tomsk, Russia.

3. Г.И. Айзенштат, А.Ю. Ющенко, А.И. Иващенко. Патент RU 2463682 С1. Способ изготовления полевого транзистора.3. G.I. Aizenshtat, A.Yu. Yushchenko, A.I. Ivashchenko. Patent RU 2463682 C1. A method of manufacturing a field effect transistor.

4. Т.С. Петрова, Е.Л. Еремина, М.Г. Игнатьев, Л.А. Козлова, А.А. Баров. Монолитная интегральная схема двухпозиционного СВЧ коммутатора на GaAs. Известия Томского политехнического университета. 2006. Т. 309. №8. С. 172-175.4. T.S. Petrova, E.L. Eremina, M.G. Ignatiev, L.A. Kozlova, A.A. Bars. Monolithic integrated circuit of a two-position microwave switch on GaAs. News of Tomsk Polytechnic University. 2006.V. 309. No. 8. S. 172-175.

Claims

A method of manufacturing a field effect transistor, including the creation of drain and source contacts on the contact layer of a semiconductor structure (heterostructure), the selection of the active region (chemical or reactive-ion etching, or ion implantation), characterized in that after applying the first single-layer metal mask, or multi-layer compatible metal masks, or a single-layer dielectric mask, or multilayer dielectric masks carry out lithography to open windows in them, in which one of the edges coincides with by the position of the Schottky shutter in the transistor being manufactured, and after opening the windows, a second layer of a single-layer metal mask, or multi-layer compatible metal masks, or a single-layer dielectric mask, or multi-layer dielectric masks is applied and the resist is removed, and then using the new lithography windows are created in the resist surrounding the slots, 350-50 nm in size, formed between metal and metal, or between metal and dielectric, or dielectric and dielectric, conduct selective chemical or reactive-ionic herbs contact layer, metal films are sprayed to form gates, selective etching from the T-gate head removes the first and second metal or dielectric masks and passivates the active region of the structure with a single-layer or multi-layer dielectric in such a way that between the semiconductor and the edges of the T- head Schottky-shaped shutters form cavities filled with vacuum or gaseous medium.