RU2534002C1

RU2534002C1 - High-voltage gallium nitride high-electron mobility transistor

Info

Publication number: RU2534002C1
Application number: RU2013127590/28A
Authority: RU
Inventors: Николай Иванович Каргин; Руслан Иванович Иванов; Роман Валериевич Рыжук; Павел Игоревич Блинов
Priority date: 2013-06-18
Filing date: 2013-06-18
Publication date: 2014-11-27

Abstract

FIELD: electricity.

SUBSTANCE: invention is related to high-voltage gallium nitride high-electron mobility transistors (GaN HEMT), in particular to GaN HEMT design for high-voltage applications. A high-voltage gallium nitride high-electron mobility transistor is grown at a silicon substrate with coated template structure having thickness of 700-800 nm and consisting of alternate layers of GaN/AlN with thickness of 10 nm at most; between the buffer layer and barrier layers a spacer layer of AlN is introduced with thickness of 1 nm at most; passivation layer is covered by a field plate connected electrically to the gate; distance between the gate and drain and length of the field plate are interrelated quantities, which are selected on the basis of required breakdown voltage.

EFFECT: manufacture of high-voltage gallium nitride high-electron mobility transistor with high performance capabilities at simplification of the process cycle and reduction of material costs for its manufacture.

4 dwg

Description

Изобретение относится к нитрид-галлиевым транзисторам с высокой подвижностью электронов (GaN HEMT) и в частности к конструкции GaN НЕМТ для высоковольтных применений.The invention relates to gallium nitride transistors with high electron mobility (GaN HEMT), and in particular to a GaN HEMT design for high voltage applications.

Нитрид галлиевый транзистор с высокой подвижностью электронов являются наиболее перспективным кандидатом для элементной базы силовой и сверхвысокочастной электроники, чему способствуют большая ширина запрещенной зоны GaN, сильные встроенные поляризационные эффекты и высокая электрическая прочность GaN. Для применения в усилителях мощности и других устройствах силовой электроники необходимы транзисторы с напряжением пробоя>600 В. Главными эффектами, ограничивающими работу транзистора в высоковольтных режимах, являются возрастающие токи утечки и наличие пика в распределении напряженности электрического поля в структуре, располагающегося под стоковым краем затвора и превышающего по величине электрическую прочность материала намного ранее, чем в других областях прибора.A gallium nitride transistor with high electron mobility is the most promising candidate for the element base of power and ultrahigh-frequency electronics, which is facilitated by the large band gap of GaN, strong built-in polarization effects, and high dielectric strength of GaN. For use in power amplifiers and other power electronics devices, transistors with a breakdown voltage> 600 V are required. The main effects limiting the operation of the transistor in high-voltage modes are increasing leakage currents and the presence of a peak in the distribution of the electric field strength in the structure located under the drain edge of the gate and exceeding in magnitude the electric strength of the material much earlier than in other areas of the device.

Известна конструкция высоковольтного GaN НЕМТ (МПК H01L 21/338, H01L 29/778, H01L 29/812; патент US 2012049243 (А1)). Недостатком предложенной конструкции является использование традиционной гетероструктуры GaN/AlGaN, не позволяющей достижения высоких плотностей токов, большие токи утечки в высоковольтном режиме работы, а также низкое напряжение пробоя такого транзистора, что делает невозможным его использование для силовых применений.A known construction of the high-voltage GaN HEMT (IPC H01L 21/338, H01L 29/778, H01L 29/812; patent US 2012049243 (A1)). The disadvantage of the proposed design is the use of the traditional GaN / AlGaN heterostructure, which does not allow the achievement of high current densities, high leakage currents in the high-voltage mode of operation, as well as the low breakdown voltage of such a transistor, which makes it impossible to use it for power applications.

Ближайшим к заявленному техническим решением является конструкция силового GaN HEMT, состоящего из последовательно нанесенных друг на друга подложки, буферного слоя GaN, барьерного слоя AlGaN, покровного слоя GaN и пространственно разделенных электродов: истока, стока, затвора и полевой пластины (МПК H01L 21/336, H01L 29/78; патент KR 100782430 (В1)). Для снижения пика в распределении напряженности поля в приповерхностной области и уменьшения величины токов утечек с затвора использована составная конструкция полевой пластины. Полевая пластина состоит из нескольких раздельных электродов, имеющих свои электрические выходы: одна из пластин лежит на поверхности пассивационного слоя и соединена с затворным контактом, остальные разделены и залегают в форме «лесенки» внутри пассивационного слоя со стороны затвора, обращенного к стоку. Однако использование сапфира в качестве материла подложки ухудшает теплоотвод от активной области транзистора, что влечет необходимость дополнительного усложнений его конструкции для внедрения системы охлаждения. Также применяемая сложная конструкция полевой пластины требует усложнения технологического цикла создания транзистора, а также электрической схемы управления транзистором, т.к. появляются дополнительные управляющие электроды. Все это приводит к удорожанию конечной стоимости создания высоковольтных нитрид-галлиевых транзисторов и интегральных схем, построенных с их использованием.The closest to the claimed technical solution is the design of the power GaN HEMT, consisting of substrates sequentially applied to each other, a GaN buffer layer, an AlGaN barrier layer, a GaN coating layer and spatially separated electrodes: source, drain, gate and field plate (IPC H01L 21/336 H01L 29/78; patent KR 100782430 (B1)). To reduce the peak in the distribution of field strength in the near-surface region and to reduce the magnitude of the leakage currents from the gate, the composite design of the field plate was used. The field plate consists of several separate electrodes having their own electrical outputs: one of the plates lies on the surface of the passivation layer and is connected to the gate contact, the rest are separated and lie in the form of a “ladder” inside the passivation layer from the side of the gate facing the drain. However, the use of sapphire as the substrate material worsens the heat sink from the active region of the transistor, which entails the need for additional complications of its design for the implementation of the cooling system. Also, the complex design of the field plate used requires the complication of the technological cycle of creating a transistor, as well as the electrical control circuit of the transistor, because additional control electrodes appear. All this leads to a rise in the cost of the final cost of creating high-voltage gallium nitride transistors and integrated circuits built using them.

Предлагаемое изобретение направлено на упрощение технологического цикла создания высоковольтного нитрид-галлиевого транзистора с высокой подвижностью электронов, а также снижение требуемых для этого материальных затрат.The present invention is aimed at simplifying the technological cycle of creating a high-voltage gallium nitride transistor with high electron mobility, as well as reducing the required material costs.

Технический результат достигается тем, что в транзисторе предложенной конструкции, состоящем из подложки, темплейтного слоя, нанесенного на подложку, буферного слоя, представляющего собой пленку GaN, нанесенного на подложку, барьерного слоя, представляющего собой пленку AlGaN, нанесенного на буферный слой, покровной пленки из GaN, нанесенной на барьерный слой, электрода исток, нанесенного на барьерный слой, электрода сток, нанесенного на барьерный слой и пространственно разделенного с истоком, электрода затвор, нанесенного на покровный слой и пространственно разделенного с истоком и стоком, пассивационной диэлектрической пленки Si₃N₄, нанесенной на покровный слой, полевой пластины прямоугольной формы, нанесенной на пассивационный слой и электрически соединенной с затвором, согласно изобретению подложка выполнена из кремния, на подложку нанесена темплейтная структура общей толщиной 700-800 нм, состоящая из чередующихся слоев GaN/AlN толщиной не более 10 нм, между буферным и барьерным слоями нанесен спейсерный слой AlN толщиной не более 1 нм, а полевая пластина нанесена на пассивационный слой и электрически соединена с затвором, при этом расстояние между затвором и стоком и длина полевой пластины - взаимосвязанные величины, подобранные исходя из требуемого значения напряжения пробоя.The technical result is achieved by the fact that in the transistor of the proposed design, consisting of a substrate, a template layer deposited on a substrate, a buffer layer representing a GaN film deposited on a substrate, a barrier layer representing an AlGaN film deposited on a buffer layer, a coating film of GaN deposited on the barrier layer, a source electrode deposited on the barrier layer, a drain electrode deposited on the barrier layer and spatially separated from the source, a gate electrode deposited on the coating layer and spatially separated from the source and the drain, passivation dielectric film Si ₃ N ₄ deposited on the coating layer, a rectangular field plate deposited on the passivation layer and electrically connected to the shutter, according to the invention, the substrate is made of silicon, the template is applied to the substrate with a total thickness of 700 -800 nm, consisting of alternating GaN / AlN layers with a thickness of not more than 10 nm, between the buffer and barrier layers an AlN spacer layer is deposited with a thickness of not more than 1 nm, and the field plate is applied to the passivation the layer is electrically connected to the gate, and the distance between the gate and the drain and the length of the field plate are interrelated values selected based on the required value of the breakdown voltage.

Предлагаемая конструкция высоковольтного GaN HEMT имеет преимущество в использовании дешевой и технологичной, а также обладающей хорошей теплопроводностью кремниевой подложки, по сравнению с используемой в прототипе сапфировой (0.41 Вт/см*К у Al₂O₃ против 2.1 Вт/см*К у GaN и 1.5 Вт/см*К у Si). В свою очередь изменение материала подложки на кремний влечет внедрение темплейтной структуры, которая позволяет осуществить переход (из-за несоответствия параметров решеток GaN и Si ~13%) к росту слоев с высоким кристаллическим совершенством, а также приводит к подавлению таких дефектов, возникающих в эпитаксиальных слоях GaN вследствие несоответствия кристаллических решеток, как прорастающие дислокации. Темплейтный слой имеет общую толщину 700-800 нм и состоит из чередующихся слоев GaN/AlN толщиной не более 10 нм. Выбор толщины слоя проведен опытным путем и объясняется снизу - недостаточным эффектом сглаживания несоответствия параметров решеток подложки и буфера, сверху - стремлением минимизировать толщину переходного темплейтного слоя для уменьшения материальных затрат на изготовление гетероструктуры. Все это позволяет осуществлять контролируемый рост очень тонких, менее 1 нм, слоев, и ведет к надежности и высокой степени линейности характеристик созданных на такой гетероструктуре транзисторов. Для достижения требуемого рабочего значения силы тока в 10 А внедрен очень тонкий спейсер A1N. При этом благодаря поляризационным эффектам увеличивается высота барьера потенциальной ямы до ~1.9 эВ, а также разность поляризаций по сравнению с традиционной структурой AlGaN/GaN: в эквиваленте поляризационно-индуцированного слоевого заряда для $x (A l) = 0.3 \frac{σ_{i n d} (A l N / G a N)}{σ_{i n d} (A l G a N / G a N)} \approx 2$

. Это ведет к увеличению концентрации 2DEG более 1.5*10¹³ см^-2 и силы тока более 10 А. Требуемое же высокое значение напряжения пробоя более 600 В достигнуто не усложнением конструкции электродов, но оптимизацией параметров топологии, а именно расстояния сток-затвор и длины одиночной полевой пластины. Полевая пластина представляет собой электрод, нанесенный на пассивационный слой со стороны стока, и электрически соединенный с затвором. Ее применение для увеличения напряжения пробоя объясняется перераспределением при этом электрического поля, прикладываемого на затвор, и, таким образом, уменьшением полевого пика под стоковым краем затвора. Увеличение длины полевой пластины имеет эффект на величину напряжения пробоя до определенного значения, после достижения которого наступает область насыщения, поэтому важен правильный подбор соотношения между ее длиной и расстоянием между стоком и затвором. Оптимизация осуществлена расчетным путем в программном пакете системы автоматизированного технологического проектирования.The proposed design of the high-voltage GaN HEMT has the advantage of using a cheap and technologically advanced silicon substrate with good thermal conductivity compared to the sapphire (0.41 W / cm * K for Al ₂ O ₃ used in the prototype versus 2.1 W / cm * K for GaN and 1.5 W / cm * K for Si). In turn, the change of the substrate material to silicon entails the introduction of a template structure, which allows the transition (due to the mismatch between the lattice parameters of GaN and Si ~ 13%) to the growth of layers with high crystalline perfection, and also leads to the suppression of such defects arising in epitaxial GaN layers due to mismatch of crystal lattices, as germinating dislocations. The template layer has a total thickness of 700-800 nm and consists of alternating GaN / AlN layers with a thickness of not more than 10 nm. The choice of the layer thickness was carried out empirically and is explained below - the insufficient effect of smoothing the mismatch between the parameters of the substrate and buffer gratings, and above - the desire to minimize the thickness of the transition template layer to reduce the material cost of making the heterostructure. All this allows for controlled growth of very thin, less than 1 nm layers, and leads to reliability and a high degree of linearity of the characteristics of the transistors created on such a heterostructure. To achieve the required operating current of 10 A, a very thin A1N spacer has been introduced. In this case, due to polarization effects, the height of the potential well barrier increases to ~ 1.9 eV, as well as the difference in polarization compared to the traditional AlGaN / GaN structure: in the equivalent of the polarization-induced layer charge for

x (A l) = 0.3 \frac{σ_{i n d} (A l N / G a N)}{σ_{i n d} (A l G a N / G a N)} \approx 2

. This leads to an increase in 2DEG concentration of more than 1.5 * 10 ¹³ cm ^-2 and current strength of more than 10 A. The required high breakdown voltage of more than 600 V is achieved not by complicating the design of the electrodes, but by optimizing the topology parameters, namely the drain-gate distance and the length of a single field plate. The field plate is an electrode deposited on the passivation layer from the drain side and electrically connected to the gate. Its use to increase the breakdown voltage is explained by the redistribution of the electric field applied to the gate, and, thus, a decrease in the field peak under the drain edge of the gate. An increase in the length of the field plate has an effect on the value of the breakdown voltage to a certain value, after which a saturation region occurs, therefore, the correct selection of the ratio between its length and the distance between the drain and the gate is important. Optimization was carried out by calculation in the software package of the automated technological design system.

На Фиг.1. представлен пример реализации предложенного высоковольтного GaN НЕМТ, где 1 - кремниевая подложка, 2 - темплейтный слой, 3 - буферный слой, 4 - спейсерный слой, толщиной в 0.5 нм, 5 - барьерный слой, 6 - покровный слой, 7 - пассивационный слой, 8 - исток с L_s=0.2 мкм, 9 - сток с L_d=0.2 мкм, 10 - затвор с L_g=1 мкм, 11 - полевая пластина.In figure 1. an example of the implementation of the proposed high-voltage GaN HEMT is presented, where 1 is a silicon substrate, 2 is a template layer, 3 is a buffer layer, 4 is a spacer layer 0.5 nm thick, 5 is a barrier layer, 6 is a cover layer, 7 is a passivation layer, 8 - source with L _s = 0.2 μm, 9 - drain with L _d = 0.2 μm, 10 - gate with L _g = 1 μm, 11 - field plate.

Достижение заданных рабочих характеристик I_ds=10 A, V_bd=700 В возможно при: - 1) L_FP=1 мкм, L_gd=5 мкм, L_ds=1.5 мкм; либо - 2) L_FP=0.1 мкм, L_gd=15 мкм, L_ds=1.5 мкм. При этом важно минимизировать длину канала транзистора для уменьшения его полного сопротивления, а длину полевой пластины подобрать соответствующей началу участка насыщения напряжения пробоя, т.к. использование этого дополнительного контакта увеличивает емкость системы затвор-канал, что ухудшает частотные характеристики транзистора. Во втором варианте реализации топологии длина полевой пластины меньше значения насыщения, но увеличено расстояние сток-затвор, что приводит к значительному (в 10 раз по сравнению с первым вариантом) повышенному тепловыделению. Поэтому предпочтителен первый вариант, где, с одной стороны, минимизирована длина канала, а с другой, использована максимально допустимая длина полевой пластины при соответствующих остальных параметрах топологии.Achieving the specified performance characteristics I _ds = 10 A, V _bd = 700 V is possible with: - 1) L _FP = 1 μm, L _gd = 5 μm, L _ds = 1.5 μm; or - 2) L _FP = 0.1 μm, L _gd = 15 μm, L _ds = 1.5 μm. It is important to minimize the length of the transistor channel to reduce its impedance, and select the length of the field plate corresponding to the beginning of the saturation region of the breakdown voltage, since the use of this additional contact increases the capacity of the gate-channel system, which degrades the frequency characteristics of the transistor. In the second embodiment of the topology, the length of the field plate is less than the saturation value, but the drain-gate distance is increased, which leads to a significant (10-fold compared with the first version) increased heat release. Therefore, the first option is preferable, where, on the one hand, the channel length is minimized, and on the other, the maximum allowable length of the field plate is used with the corresponding other topology parameters.

На Фиг.2. изображено уменьшение пика напряженности электрического поля при увеличении расстояния сток-затвор и неизменных остальных параметрах топологии вследствие увеличения расстояния, на котором распределяется поле, приложенное к стоку, где распределение поля соответствует расстоянию сток-затвор: 1-1 мкм, 2-3 мкм, 3-5 мкм, 4-10 мкм.Figure 2. the decrease in the peak of the electric field strength is shown with increasing drain-gate distance and the remaining topology parameters unchanged due to the increase in the distance at which the field applied to the drain is distributed, where the field distribution corresponds to the drain-gate distance: 1-1 μm, 2-3 μm, 3 -5 microns, 4-10 microns.

На Фиг.3. изображено уменьшение пика напряженности электрического поля при увеличении длины полевой пластины при L_gd=5 мкм и L_ds=1.5 мкм вследствие перераспределения прикладываемого электрического поля вдоль полевой пластины. Распределение поля соответствует длине полевой пластины: 1 - без полевой пластины, 2 - 0.2 мкм, 3 - 0.4 мкм, 4 - 0.6 мкм, 5 - 0.8 мкм, 6 - 1.0 мкм. Из графика видно, что эффект от внедрения полевой пластины быстро уменьшается при увеличении ее длины.In figure 3. the decrease in the peak of the electric field strength with an increase in the length of the field plate at L _gd = 5 μm and L _ds = 1.5 μm due to the redistribution of the applied electric field along the field plate is shown. The field distribution corresponds to the length of the field plate: 1 - without a field plate, 2 - 0.2 μm, 3 - 0.4 μm, 4 - 0.6 μm, 5 - 0.8 μm, 6 - 1.0 μm. The graph shows that the effect of the introduction of the field plate rapidly decreases with increasing length.

На Фиг.4. изображена зависимость напряжения пробоя GaN HEMT с L_g=1 мкм, L_gd=5 мкм, L_ds=1.5 мкм от длины полевой пластины. Видно, что после увеличения ее длины до 1 мкм дальнейшее увеличение приводит в область насыщения и даже наблюдается небольшой спад V_bd, что можно объяснить сближением полевого пика на крае полевой пластины со стоковым электродом, приводящим к уменьшению эффективной длины сток-затвор.Figure 4. The dependence of the breakdown voltage of GaN HEMT with L _g = 1 μm, L _gd = 5 μm, L _ds = 1.5 μm on the length of the field plate is shown. It can be seen that after increasing its length to 1 μm, a further increase leads to the saturation region and even a slight decrease in V _bd is observed, which can be explained by the convergence of the field peak at the edge of the field plate with the drain electrode, leading to a decrease in the effective length of the drain gate.

Достижение заявленных рабочих характеристик (I_ds=10 A, V_bd>600 В) транзистором предложенной конструкции проверено с помощью анализатора Agilent PNA E8364A. Экспериментальный анализ линейки транзисторов с варьируемой длиной полевой платы также подтвердил результаты расчетов о наличии области насыщения напряжения пробоя по длине полевой пластины (Фиг.4).The achievement of the declared performance characteristics (I _ds = 10 A, V _bd > 600 V) by the transistor of the proposed design was checked using an Agilent PNA E8364A analyzer. An experimental analysis of a line of transistors with a variable field board length also confirmed the results of calculations on the presence of a breakdown voltage saturation region along the length of the field plate (Figure 4).

Указанные изменения, внесенные в конструкцию прототипа, в совокупности позволяют создание GaN HEMT с требуемыми высокими характеристиками (I_ds=10 A, V_bd>600 В), но при этом приводят к упрощению технологического процесса создания транзистора, и, как следствие, снижению материальных затрат.These changes made to the design of the prototype, together allow the creation of GaN HEMT with the required high characteristics (I _ds = 10 A, V _bd > 600 V), but at the same time lead to a simplification of the process of creating a transistor, and, as a result, reduce material costs.

Claims

High voltage gallium nitride transistor with high electron mobility, consisting of a substrate, a buffer layer representing a GaN film deposited on a substrate, a barrier layer representing an AlGaN film deposited on a buffer layer, a GaN coating film deposited on a barrier layer, an electrode a source deposited on the barrier layer, a drain electrode deposited on the barrier layer and spatially separated from the source, a gate electrode deposited on the coating layer and spatially separated from the source and drain , Passivation dielectric film Si ₃ N ₄ deposited on the coating layer, the field plate of rectangular shape, characterized in that the substrate is made of silicon, on a substrate coated templeytnaya structure with a total thickness of 700-800 nm, consisting of alternating GaN / AlN layers not thicker than 10 nm, between the buffer and barrier layers, an AlN spacer layer of no more than 1 nm thick is deposited, and the field plate is deposited on the passivation layer and electrically connected to the gate, while the distance between the gate and the drain and the length of the field plate are interrelated related values and are selected based on the required value of the breakdown voltage.