RU2467461C2

RU2467461C2 - Controller for electric vehicle operating from ac

Info

Publication number: RU2467461C2
Application number: RU2011107289/07A
Authority: RU
Inventors: Такео МАЦУМОТО (JP); Такео МАЦУМОТО
Original assignee: Мицубиси Электрик Корпорейшн
Priority date: 2008-07-31
Filing date: 2008-07-31
Publication date: 2012-11-20
Also published as: RU2011107289A

Abstract

FIELD: electricity.

SUBSTANCE: application: in the field of electrical engineering. A controller comprises a device (20) to control a converter, which manages operation of a WPM-converter (3), which converts AC voltage supplied from an air AC line via a transformer, into DC voltage, arithmetical processing, performed in a device (20) to control a converter, is divided into at least unit of arithmetical processing from the first to the sixth ones, besides, units of arithmetical processing from the first to the sixth ones are configured by means of FPGA, and units of arithmetical processing from the first to the third and fourth and fifth units of arithmetical processing are configured to provide for simultaneous parallel processing, accordingly.

EFFECT: improved efficiency.

11 cl, 5 dwg

Description

Область техникиTechnical field

Настоящее изобретение относится к контроллеру для электрического транспортного средства, работающего от переменного тока (AC), а более конкретно к контроллеру для электрического транспортного средства, работающего на переменном токе, который выполнен с возможностью проведения управляющих арифметических операций блока преобразователя в FPGA (программируемой пользователем вентильной матрице).The present invention relates to a controller for an electric vehicle operating on alternating current (AC), and more particularly, to a controller for an electric vehicle operating on alternating current, which is configured to perform arithmetic control operations of the converter unit in FPGA (Field Programmable Gate Array) )

Предшествующий уровень техникиState of the art

Патентный документ 1, японская выложенная патентная заявка № 62-77867, ниже раскрывает на фиг.2, например, типовую конфигурацию устройства управления преобразователем в традиционном контроллере для электрического транспортного средства, работающего на переменном токе. В традиционных устройствах управления преобразователем, включающих в себя устройство управления преобразователем, раскрытое в патентном документе 1, арифметическая обработка посредством программного обеспечения с помощью DSP (цифрового сигнального процессора) обычно выполняется, потому что управляющая арифметика, выполняемая посредством функции управления преобразователем, зачастую является набором арифметических операций, главным образом, подразумевающих сложение, вычитание, умножение и деление аналоговых значений, и может быть легко сконфигурирована посредством арифметических операций с числами с плавающей запятой.Patent Document 1, Japanese Patent Application Laid-Open No. 62-77867, below discloses in FIG. 2, for example, a typical configuration of a converter control device in a conventional controller for an electric vehicle powered by alternating current. In traditional converter control devices including the converter control device disclosed in Patent Document 1, arithmetic processing by software using a DSP (digital signal processor) is usually performed because control arithmetic performed by the converter control function is often a set of arithmetic operations mainly involving the addition, subtraction, multiplication and division of analog values, and may be gently configured by arithmetic operations with the floating point.

Как описано выше, арифметическая обработка посредством программного обеспечения с помощью DSP главным образом сконфигурирована в устройстве управления преобразователем традиционного контроллера для электрического транспортного средства, работающего на переменном токе.As described above, the arithmetic processing by software using the DSP is mainly configured in the converter control device of a conventional controller for an electric vehicle powered by alternating current.

Однако в случае программной арифметической обработки с помощью DSP скорость обработки обычно не может быть увеличена по сравнению с аппаратной арифметикой, что затрудняет дополнительное повышение точности управления.However, in the case of software arithmetic processing using DSP, the processing speed usually cannot be increased compared to hardware arithmetic, which complicates the further increase in control accuracy.

Когда главным образом выполняется программная арифметика с помощью DSP, непредусмотренные задержки или расхождения во времени возникают во время обмена данными между модулем управления (аппаратным) с относительно более высокой скоростью обработки и модулем управления (программным) с более низкой скоростью обработки. Следовательно, асинхронные составляющие частоты питания, которые в идеале не должны возникать, накладываются на гармоники обратного тока, создаваемого посредством работы преобразователя, и могут мешать работе других сигнальных блоков.When software arithmetic using DSP is mainly performed, unintended delays or time differences occur during communication between the control module (hardware) with a relatively higher processing speed and the control module (software) with a lower processing speed. Consequently, the asynchronous components of the supply frequency, which ideally should not occur, are superimposed on the harmonics of the reverse current generated by the operation of the converter, and may interfere with the operation of other signal units.

Конфигурация может быть изменена на выполнение арифметической обработки, главным образом, посредством FPGA вместо арифметической обработки посредством программного обеспечения с помощью DSP. Однако устройство управления преобразователем выполняет арифметические операции, главным образом, подразумевающие сложение, вычитание, умножение и деление аналоговых значений, и соответственно FPGA, которая выполняет арифметические операции с числами с плавающей запятой, требует большего числа битов, чтобы успешно выполнять арифметические операции с высокой точностью. Следовательно, арифметические операции с высокими скоростями обработки, которые присущи характеристикам FPGA, становятся затруднительными.The configuration can be changed to perform arithmetic processing, mainly using FPGA instead of arithmetic processing using software using DSP. However, the converter control device performs arithmetic operations, mainly involving the addition, subtraction, multiplication and division of analog values, and accordingly FPGA, which performs arithmetic operations with floating point numbers, requires more bits to successfully perform arithmetic operations with high precision. Therefore, arithmetic operations with high processing speeds, which are inherent in the characteristics of FPGA, become difficult.

Краткое изложение существа изобретенияSummary of the invention

Задачей настоящего изобретения является предоставление контроллера для электрического транспортного средства, работающего на переменном токе, который может не допускать снижения скорости обработки, чтобы гарантировать требуемую точность управления и уменьшить воздействия на обратные гармоники, когда управляющая арифметика в устройстве управления преобразователем осуществляется посредством FPGA.It is an object of the present invention to provide a controller for an electric vehicle powered by alternating current, which may not allow a reduction in processing speed in order to guarantee the required control accuracy and reduce the effects on back harmonics when the control arithmetic in the converter control device is carried out via FPGA.

Чтобы решить задачу, упомянутую выше, в электрическом транспортном средстве, работающем на переменном токе, используется контроллер для электрического транспортного средства, работающего на переменном токе, имеющий преобразователь широтно-импульсной модуляции (ШИМ), который преобразует напряжение переменного тока, подаваемое из воздушной линии через трансформатор, в напряжение постоянного тока (DC) и который содержит устройство управления преобразователем, управляющее работой ШИМ-преобразователя, при этом арифметическая обработка, выполняемая в устройстве управления преобразователем, делится на множество блоков арифметической обработки, и разделенные блоки арифметической обработки конфигурируются посредством программируемой пользователем вентильной матрицы (FPGA), а некоторые из разделенных блоков арифметической обработки конфигурируются, чтобы обеспечить одновременную параллельную обработку.To solve the problem mentioned above, in an electric vehicle powered by alternating current, a controller is used for an electric vehicle operating on alternating current, having a pulse width modulation (PWM) converter that converts the alternating current voltage supplied from the overhead line through a transformer, into a direct current voltage (DC) and which contains a converter control device that controls the operation of the PWM converter, while arithmetic processing, in suppl inverter control device is divided into a plurality of arithmetic processing blocks, and the divided arithmetic processing blocks are configured by a field programmable gate array (FPGA), and some of the divided arithmetic processing blocks are configured to provide simultaneous parallel processing.

В контроллере для электрического транспортного средства, работающего на переменном токе, согласно настоящему изобретению арифметическая обработка, выполняемая в устройстве управления преобразователем, выполняется в множестве блоков арифметической обработки. Разделенные блоки арифметической обработки конфигурируются посредством FGPA, а некоторые из разделенных блоков арифметической обработки конфигурируются, чтобы обеспечивать одновременную параллельную обработку. Следовательно, снижение скорости обработки может быть исключено, чтобы обеспечивать требуемую точность управления, а воздействия на обратные гармоники могут быть уменьшены.In the controller for an AC electric vehicle according to the present invention, arithmetic processing performed in the converter control device is performed in a plurality of arithmetic processing units. The divided arithmetic processing units are configured by FGPA, and some of the divided arithmetic processing units are configured to provide simultaneous parallel processing. Therefore, a reduction in processing speed can be eliminated in order to provide the required control accuracy, and the effects on the harmonics can be reduced.

Краткое описание чертежейBrief Description of the Drawings

В дальнейшем изобретение поясняется описанием предпочтительных вариантов воплощения со ссылками на сопроводительные чертежи, на которых:The invention is further explained in the description of the preferred embodiments with reference to the accompanying drawings, in which:

фиг.1 изображает функциональную схему устройства управления преобразователем согласно варианту осуществления настоящего изобретения;1 is a functional diagram of a converter control device according to an embodiment of the present invention;

фиг.2 изображает блок-схему последовательности операций, выполняемых устройством 20 управления преобразователем, показанным на фиг.1;figure 2 depicts a flowchart of the sequence of operations performed by the device 20 to control the Converter shown in figure 1;

фиг.3 изображает блок-схему последовательности операций, выполняемых блоком обработки входного сигнала и обработки аналого-цифрового преобразования, показанным на фиг.2;figure 3 depicts a block diagram of a sequence of operations performed by the processing unit of the input signal and the processing of analog-to-digital conversion shown in figure 2;

фиг.4 изображает схему контроллера, применяемого в электрическом транспортном средстве, работающем на переменном токе, имеющего конфигурацию, отличную от показанной на фиг.1;figure 4 depicts a diagram of the controller used in an electric vehicle operating on alternating current, having a configuration different from that shown in figure 1;

фиг.5 изображает схему контроллера, применяемого в электрическом транспортном средстве, работающем на переменном токе, имеющего конфигурацию, отличную от показанных на фиг.1 и 4.figure 5 depicts a diagram of the controller used in an electric vehicle operating on alternating current, having a configuration different from those shown in figures 1 and 4.

Описание предпочтительных вариантов осуществления изобретенияDescription of preferred embodiments of the invention

Примерные варианты осуществления контроллера электрического транспортного средства, работающего на переменном токе согласно настоящему изобретению, будут пояснены ниже подробнее со ссылкой на сопровождающие чертежи. Настоящее изобретение не ограничено вариантами осуществления.Exemplary embodiments of an AC electric vehicle controller according to the present invention will be explained in more detail below with reference to the accompanying drawings. The present invention is not limited to the embodiments.

Фиг.1 является функционально схемой, изображающей, главным образом, конфигурацию устройства управления преобразователем согласно варианту осуществления настоящего изобретения. Система возбуждения электрического транспортного средства, работающего на переменном токе, показана в верхней части, а устройство 20 управления преобразователем, которое составляет систему управления электрического транспортного средства, работающего на переменном токе, показано в нижней части.Figure 1 is a functional diagram mainly depicting the configuration of a converter control device according to an embodiment of the present invention. An excitation system of an electric vehicle operating on alternating current is shown in the upper part, and a converter control device 20, which constitutes a control system of an electric vehicle operating on alternating current, is shown in the lower part.

На фиг.1 система возбуждения электрического транспортного средства, работающего на переменном токе, включает в себя пантограф 1 (токоприемник), на который подается энергия переменного тока из воздушной линии 18 переменного тока, силовой трансформатор 2, на который энергия переменного тока подается с пантографа 1 в качестве входного сигнала, преобразователь 3 широтно-импульсной модуляции (ШИМ), на который подается напряжение переменного тока силового трансформатора 2 и который преобразует поданное напряжение переменного тока в напряжение постоянного тока, конденсатор 5 фильтра (далее в данном документе FC), который сглаживает напряжение постоянного тока ШИМ-преобразователя 3, и нагрузку 4, которая приводится в действие посредством напряжения постоянного тока, сглаженного посредством FC 5. Нагрузка 4 включает в себя инвертор, который преобразует напряжение постоянного тока, выводимое из ШИМ-преобразователя 3, в напряжение переменного тока, электродвигатель переменного тока, на который подается напряжение переменного тока инвертора, железнодорожный подвижной состав, приводимый в движение посредством электродвигателя переменного тока, и т.п.In Fig. 1, the excitation system of an electric vehicle powered by alternating current includes a pantograph 1 (current collector), to which alternating current energy is supplied from an alternating current line 18, a power transformer 2, to which alternating current energy is supplied from pantograph 1 as an input signal, a pulse width modulation (PWM) converter 3, to which an AC voltage of a power transformer 2 is supplied, and which converts the supplied AC voltage to a voltage DC, a filter capacitor 5 (hereinafter FC), which smooths the DC voltage of the PWM converter 3, and a load 4, which is driven by a DC voltage, smoothed by FC 5. Load 4 includes an inverter, which converts the DC voltage output from the PWM converter 3 into AC voltage, an AC motor, to which the inverter AC voltage is supplied, the railway rolling stock driven driven by an alternating current electric motor, etc.

С другой стороны, устройство 20 управления преобразователем, которое составляет систему управления электрического транспортного средства, работающего на переменном токе, включает в себя с первого по шестой блоки 21-26 арифметической обработки, блок 14 формирования несущей, блок 15 формирования ШИМ-сигнала и аналого-цифровые (AD) преобразователи 6 (6a-6d).On the other hand, the converter control device 20, which constitutes the control system of an electric vehicle powered by alternating current, includes first through sixth arithmetic processing units 21-26, a carrier generation unit 14, a PWM signal generating unit, and an analog- digital (AD) converters 6 (6a-6d).

Первый блок 21 арифметической обработки включает в себя фильтр 7a, сумматор/вычитатель 11a и блок 13 управления стабилизированным напряжением и вычисляет величину Vda корректировки напряжения постоянного тока на основе предварительно определенного опорного напряжения Vd* постоянного тока, внутренне сформированного, и фактического напряжения Vd постоянного тока преобразователя. Детектированное значение, которое является детектированным напряжением между обоими концами FC 5, может использоваться в качестве напряжения Vd постоянного тока преобразователя, например, как показано на фиг.1.The first arithmetic processing unit 21 includes a filter 7a, an adder / subtractor 11a, and a stabilized voltage control unit 13, and calculates a DC voltage correction value Vda based on a predetermined internally generated DC reference voltage Vd * and an actual converter DC voltage Vd . The detected value, which is the detected voltage between both ends of FC 5, can be used as the DC voltage Vd of the converter, for example, as shown in FIG.

Второй блок 22 арифметической обработки включает в себя операционный усилитель ("G1" на фиг.1 обозначает значение коэффициента усиления. Далее в данном документе значения коэффициентов усиления обозначаются аналогичным образом.) 10a и вычисляет величину прямой связи (далее в данном документе "величину прямой связи вторичного тока") Isf входного тока преобразователя на основе выходного тока IL преобразователя. Детектированное значение, которое получается посредством детектирования тока, протекающего через шину постоянного тока, которая соединяет ШИМ-преобразователь 3 и нагрузку 4, может быть использовано в качестве выходного тока IL преобразователя, например, как показано на фиг.1.The second arithmetic processing unit 22 includes an operational amplifier (“G1” in Fig. 1 denotes a gain value. Hereinafter, gain values are denoted in a similar manner.) 10a and calculates a direct coupling amount (hereinafter “direct coupling amount” secondary current ") Isf the input current of the converter based on the output current IL of the converter. The detected value, which is obtained by detecting the current flowing through the DC bus that connects the PWM converter 3 and the load 4, can be used as the output current IL of the converter, for example, as shown in FIG.

Третий блок 23 арифметической обработки включает в себя фильтр 7b и блок 8 формирования основного синусоидального колебания и вычисляет основное синусоидальное колебание SWF на основе выведенного из фильтра напряжения Vs воздушной линии. Третий блок 23 арифметической обработки также выводит напряжение Vs0 воздушной линии через фильтр 7b в дополнение к основному синусоидальному колебанию SWF.The third arithmetic processing unit 23 includes a filter 7b and a main sinusoidal waveform generating unit 8, and calculates a main sinusoidal waveform SWF based on the overhead line voltage Vs extracted from the filter. The third arithmetic processing unit 23 also outputs the overhead line voltage Vs0 through the filter 7b in addition to the main sine wave SWF.

Четвертый блок 24 арифметической обработки включает в себя сумматоры/вычитатели 11b и 11c, умножитель 12 и операционный усилитель 10b и вычисляет первую величину Vsp корректировки, требуемую для формирования опорного напряжения Vc преобразователя, которое будет пояснено позже, на основе величины Vda корректировки напряжения постоянного тока, величины Isf прямой связи вторичного тока, основного синусоидального колебания SWF и входного тока Is преобразователя.The fourth arithmetic processing unit 24 includes adders / subtractors 11b and 11c, a multiplier 12, and an operational amplifier 10b, and calculates a first correction value Vsp required to generate the converter reference voltage Vc, which will be explained later, based on the DC voltage correction value Vda, direct current coupling Isf of the secondary current, the main sinusoidal oscillation SWF, and the input current Is of the converter.

Пятый блок 25 арифметической обработки включает в себя блок 9 формирования косинусоидального колебания, операционный усилитель 10c и сумматор/вычитатель 11e и вычисляет вторую величину Vci корректировки, требуемую для формирования опорного напряжения Vc преобразователя, на основе выходного сигнала Vs0 фильтра напряжения воздушной линии и входного тока Is преобразователя.The fifth arithmetic processing unit 25 includes a cosine waveform generating unit 9, an operational amplifier 10c, and an adder / subtractor 11e and calculates a second correction amount Vci required to generate the converter reference voltage Vc based on the output signal of the overhead line voltage filter Vs0 and the input current Is converter.

Шестой блок 26 арифметической обработки включает в себя сумматор/вычитатель 11d и вычисляет опорное напряжение Vc преобразователя на основе первой величины Vsp корректировки и второй величины Vci корректировки.The sixth arithmetic processing unit 26 includes an adder / subtractor 11d and calculates the converter reference voltage Vc based on the first correction value Vsp and the second correction value Vci.

Блок 14 формирования несущей вычисляет несущую SA, требуемую для формирования ШИМ-сигнала, на основе основного синусоидального колебания SWF.The carrier generating unit 14 calculates the carrier SA required for generating the PWM signal based on the fundamental sine wave SWF.

Блок 15 формирования ШИМ-сигнала формирует ШИМ-сигнал для возбуждения переключающего элемента (не показан), включенного в ШИМ-преобразователь 3, на основе опорного напряжения Vc преобразователя и несущей SA и выводит ШИМ-сигнал.The PWM signal generating unit 15 generates a PWM signal for driving a switching element (not shown) included in the PWM converter 3 based on the reference voltage of the converter Vc and the carrier SA and outputs the PWM signal.

В то время как фиг.1 изображает конфигурацию, включающую в себя второй блок 22 арифметической обработки, который вычисляет величину Isf прямой связи вторичного тока, устройство управления преобразователем может быть реализовано без второго блока 22 арифметической обработки. Однако второй блок 22 арифметической обработки может выполнять одновременные арифметические действия и является одним из блоков обработки, которые являются ключевыми для пояснения работы, согласно настоящему варианту осуществления. Следовательно, последующие пояснения даны исходя из предположения, что второй блок 22 арифметической обработки включен в конструкцию.While FIG. 1 depicts a configuration including a second arithmetic processing unit 22 that calculates a direct current coupling amount Isf of a secondary current, the converter control device may be implemented without the second arithmetic processing unit 22. However, the second arithmetic processing unit 22 can perform simultaneous arithmetic operations and is one of the processing units that are key to explaining the operation according to the present embodiment. Therefore, the following explanations are given on the assumption that the second arithmetic processing unit 22 is included in the design.

Подробная работа устройства 20 управления преобразователем поясняется далее со ссылкой на фиг.1 и 2. Фиг.2 изображает блок-схему последовательности операций процессов, выполняемых устройством 20 управления преобразователем, показанным на фиг.1.The detailed operation of the converter control device 20 is explained below with reference to FIGS. 1 and 2. FIG. 2 is a flowchart of the processes performed by the converter control device 20 shown in FIG.

В устройстве 20 управления преобразователем согласно настоящему варианту осуществления арифметическая обработка и т.п. соответствующих составных элементов, выполняемая в устройстве 20 управления преобразователем, делится на шесть периодов обработки с первого периода 41 обработки по шестой период 46 обработки в полном периоде T1 обработки устройства управления преобразователем, как показано на фиг.2. В частности, обработка посредством блока 31 аналого-цифрового преобразования входного сигнала выполняется в первом периоде 41 обработки, а обработка посредством первого блока 32A арифметической обработки, второго блока 32B арифметической обработки и третьего блока 32C арифметической обработки выполняется во втором периоде 42 обработки. Обработка посредством четвертого блока 33A арифметической обработки и пятого блока 33B арифметической обработки выполняется в третьем периоде 43 обработки, а обработка посредством шестого блока 34A арифметической обработки и седьмого блока 34B арифметической обработки (обработка формирования несущего колебания) выполняется в четвертом периоде 44 обработки. Обработка посредством восьмого блока 35 арифметической обработки (обработка формирования ШИМ-сигнала) выполняется в пятом периоде 45 обработки, а обработка посредством блока 36 обработки выходного сигнала выполняется в шестом периоде 46 обработки.In the converter control device 20 according to the present embodiment, arithmetic processing and the like. the corresponding constituent elements performed in the converter control device 20 is divided into six processing periods from the first processing period 41 to the sixth processing period 46 in the entire processing period T1 of the converter control device, as shown in FIG. In particular, the processing by the analog-to-digital conversion unit 31 of the input signal is performed in the first processing period 41, and the processing by the first arithmetic processing unit 32A, the second arithmetic processing unit 32B and the third arithmetic processing unit 32C is performed in the second processing period 42. Processing by the fourth arithmetic processing unit 33A and the fifth arithmetic processing unit 33B is performed in the third processing period 43, and the processing by the sixth arithmetic processing unit 34A and the seventh arithmetic processing unit 34B (carrier waveforming processing) is performed in the fourth processing period 44. Processing by the eighth arithmetic processing unit 35 (PWM signal generation processing) is performed in the fifth processing period 45, and processing by the output signal processing unit 36 is performed in the sixth processing period 46.

В то время как фиг.2 изображает случай, когда время начала соответствующих обработок посредством пятого блока 33B арифметической обработки и седьмого блока 34B арифметической обработки совпадают с временем начала обработки посредством четвертого блока 33A арифметической обработки, настоящий вариант осуществления не ограничивается этим случаем. Например, пятый блок 33B арифметической обработки может начинать обработку до четвертого блока 33A арифметической обработки или может устанавливать момент начала обработки в произвольный момент времени в течение третьего периода 43 обработки, так что полное время обработки почти совпадает с полным временем обработки посредством четвертого блока 33A арифметической обработки. Седьмой блок 34B арифметической обработки может устанавливать момент начала обработки в произвольный момент времени в течение периодов обработки - третьего периода 43 обработки и четвертого периода 44 обработки, так что полное время обработки почти совпадает с полным временем обработки посредством шестого блока 34A арифметической обработки.While FIG. 2 depicts a case where the start time of the respective treatments by the fifth arithmetic processing unit 33B and the seventh arithmetic processing unit 34B coincide with the start time of the processing by the fourth arithmetic processing unit 33A, the present embodiment is not limited to this case. For example, the fifth arithmetic processing unit 33B may start processing up to the fourth arithmetic processing unit 33A or may set the processing start time at an arbitrary point in time during the third processing period 43, so that the total processing time almost coincides with the total processing time by the fourth arithmetic processing unit 33A . The seventh arithmetic processing unit 34B may set the processing start time at an arbitrary point in time during the processing periods of the third processing period 43 and the fourth processing period 44, so that the total processing time almost coincides with the total processing time by the sixth arithmetic processing unit 34A.

Соответствующие блоки обработки поясняются далее.Corresponding processing units are explained below.

Блок 31 обработки входного сигнала аналого-цифрового преобразования включает в себя аналого-цифровое преобразование, выполняемое в аналого-цифровых преобразователях 6a-6d, обработку установки коэффициентов усиления, выполняемую в операционных усилителях 10a-10c, обработку ввода постоянных фильтра, выполняемую в фильтрах 7a и 7b, и т.п.The analog-to-digital conversion input processing unit 31 includes analog-to-digital conversion performed on the analog-to-digital converters 6a-6d, gain setting processing performed on the operational amplifiers 10a-10c, filter constant input processing performed on the filters 7a and 7b, etc.

Первый блок 32A арифметической обработки соответствует обработке, выполняемой первым блоком 21 арифметической обработки. Аналогичным образом второй блок 32B арифметической обработки соответствует обработке, выполняемой вторым блоком 22 арифметической обработки, третий блок 32C арифметической обработки соответствует обработке, выполняемой третьим блоком 23 арифметической обработки, четвертый блок 33A арифметической обработки соответствует обработке, выполняемой четвертым блоком 24 арифметической обработки, пятый блок 33B арифметической обработки соответствует обработке, выполняемой пятым блоком 25 арифметической обработки, а шестой блок 34A арифметической обработки соответствует обработке, выполняемой шестым блоком 26 арифметической обработки. Седьмой блок 34B арифметической обработки (обработка формирования несущего колебания) соответствует обработке, выполняемой блоком 14 формирования несущей, а восьмой блок 35 арифметической обработки (обработка формирования ШИМ-сигнала) соответствует обработке, выполняемой блоком 15 формирования ШИМ-сигнала. Блок 36 обработки выходного сигнала соответствует интерфейсной обработке, выполняемой, когда ШИМ-сигнал выводится в ШИМ-преобразователь 3, и т.п.The first arithmetic processing unit 32A corresponds to the processing performed by the first arithmetic processing unit 21. Similarly, the second arithmetic processing unit 32B corresponds to the processing performed by the second arithmetic processing unit 22, the third arithmetic processing unit 32C corresponds to the processing performed by the third arithmetic processing unit 23, the fourth arithmetic processing unit 33A corresponds to the processing performed by the fourth arithmetic processing unit 24, fifth block 33B the arithmetic processing corresponds to the processing performed by the fifth arithmetic processing unit 25, and the sixth arithmetic processing unit 34A The operation corresponds to the processing performed by the sixth arithmetic processing unit 26. The seventh arithmetic processing unit 34B (carrier waveforming processing) corresponds to the processing performed by the carrier generating unit 14, and the eighth arithmetic processing unit 35 (PWM signal generating processing) corresponds to the processing performed by the PWM signal generating unit 15. The output signal processing unit 36 corresponds to the interface processing performed when the PWM signal is output to the PWM converter 3, and the like.

Работа устройства 20 управления преобразователем согласно настоящему варианту осуществления поясняется далее относительно составных элементов, показанных на фиг.1, и блоков обработки, показанных на фиг.2.The operation of the converter control device 20 according to the present embodiment is explained below with respect to the constituent elements shown in FIG. 1 and the processing units shown in FIG. 2.

Работа первого блока 21 арифметической обработкиThe operation of the first block 21 arithmetic processing

Выходное напряжение Vd преобразователя, подаваемое в устройство 20 управления преобразователем, преобразуется посредством аналого-цифрового преобразователя 6a в цифровой сигнал (блок 31 обработки входного сигнала и обработки аналого-цифрового преобразования). Полученный цифровой сигнал подается на фильтр 7a первого блока 21 арифметической обработки. Сумматор/вычитатель 11a затем вычисляет разницу между опорным напряжением Vd* постоянного тока и выходным сигналом Vd0 фильтра 7a, а блок 13 управления постоянным напряжением вычисляет величину Vda корректировки напряжения постоянного тока (первый блок 32A арифметической обработки).The output voltage Vd of the converter supplied to the converter control device 20 is converted by an analog-to-digital converter 6a into a digital signal (input signal processing and analog-to-digital conversion processing unit 31). The received digital signal is supplied to the filter 7a of the first arithmetic processing unit 21. The adder / subtractor 11a then calculates the difference between the DC reference voltage Vd * and the output signal Vd0 of the filter 7a, and the constant voltage control unit 13 calculates the DC voltage correction value Vda (first arithmetic processing unit 32A).

Работа второго блока 22 арифметической обработкиThe operation of the second block 22 arithmetic processing

Выходной ток IL преобразователя, подаваемый в устройство 20 управления преобразователем, преобразуется посредством аналого-цифрового преобразователя 6b в цифровой сигнал (блок 31 обработки входного сигнала и обработки аналого-цифрового преобразования). Полученный цифровой сигнал умножается на коэффициент G1 усиления в операционном усилителе 10a второго блока 22 арифметической обработки, чтобы вычислять величину Isf вторичного тока прямой связи (второй блок 32B арифметической обработки).The output current IL of the converter supplied to the converter control device 20 is converted by an analog-to-digital converter 6b into a digital signal (an input signal processing and analog-to-digital conversion processing unit 31). The obtained digital signal is multiplied by the gain G1 in the operational amplifier 10a of the second arithmetic processing unit 22 to calculate the Isf value of the secondary direct current (second arithmetic processing unit 32B).

Работа третьего блока 23 арифметической обработкиThe work of the third block 23 arithmetic processing

Напряжение Vs воздушной линии, поданное на устройство 20 управления преобразователем, преобразуется посредством аналого-цифрового преобразователя 6d в цифровой сигнал (блок 31 обработки входного сигнала и обработки аналого-цифрового преобразования). Полученный цифровой сигнал подается в фильтр 7b третьего блока 23 арифметической обработки, чтобы формировать выходной сигнал Vs0 фильтра напряжения воздушной линии, и выходной сигнал Vs0 фильтра напряжения воздушной линии подается в блок 8 формирования основного синусоидального колебания, чтобы вычислять основное синусоидальное колебание SWF (третий блок 32C арифметической обработки).The overhead line voltage Vs supplied to the converter control device 20 is converted by an analog-to-digital converter 6d to a digital signal (input signal processing and analog-to-digital conversion processing unit 31). The obtained digital signal is supplied to the filter 7b of the third arithmetic processing unit 23 to generate the output signal of the overhead line voltage filter Vs0, and the output signal of the overhead line voltage filter Vs0 is supplied to the main sinusoidal waveform generating unit 8 to calculate the main sinusoidal waveform SWF (third block 32C arithmetic processing).

Операции с первого блока 21 арифметической обработки по третий блок 23 арифметической обработки могут выполняться одновременно параллельно и, следовательно, могут быть исполнены как арифметические обработки, использующие различные схемы в FPGA.The operations from the first arithmetic processing unit 21 to the third arithmetic processing unit 23 can be performed simultaneously in parallel and, therefore, can be performed as arithmetic processing using various schemes in FPGA.

Работа четвертого блока 24 арифметической обработкиThe work of the fourth block 24 arithmetic processing

Выходной ток Is преобразователя, подаваемый в устройство 20 управления преобразователем, преобразуется посредством аналого-цифрового преобразователя 6c в цифровой сигнал (блок 31 обработки входного сигнала и обработки аналого-цифрового преобразования). Величина Vda корректировки напряжения постоянного тока, величина Isf вторичного тока прямой связи и основное синусоидальное колебание SWF, которые являются выходными сигналами с первого блока 21 арифметической обработки по третий блок 23 арифметической обработки, вводятся в четвертый блок 24 арифметической обработки. Величина Vda корректировки напряжения постоянного тока и величина Isf вторичного тока прямой связи вводятся в сумматор/вычитатель 11b четвертого блока 24 арифметической обработки. Выходной сигнал Isp сложения из него умножается на основное синусоидальное колебание SWF в умножителе 12, чтобы вычислять опорное значение Is* входного тока преобразователя. Отклонение ∆Is между опорным значением Is* входного тока преобразователя и входным током Is преобразователя, преобразованное в цифровой сигнал посредством аналого-цифрового преобразователя 6c, вычисляется посредством сумматора/вычитателя 11c. Операционный усилитель 10b вычисляет первую величину Vsp корректировки посредством умножения отклонения ∆Is на коэффициент G2 усиления (это соответствует четвертому блоку 33A арифметической обработки).The output current Is of the converter supplied to the converter control device 20 is converted by an analog-to-digital converter 6c into a digital signal (input signal processing and analog-to-digital conversion processing unit 31). The DC voltage correction value Vda, the direct coupling secondary current value Isf, and the main sinusoidal oscillation SWF, which are the output signals from the first arithmetic processing unit 21 to the third arithmetic processing unit 23, are input to the fourth arithmetic processing unit 24. The dc voltage correction value Vda and the secondary direct current isf value Isf are inputted to the adder / subtractor 11b of the fourth arithmetic processing unit 24. The output signal Isp of addition from it is multiplied by the main sinusoidal oscillation SWF in the multiplier 12 to calculate the reference value Is * of the input current of the converter. The deviation ΔIs between the reference value Is * of the input current of the converter and the input current Is of the converter, converted into a digital signal by the analog-to-digital converter 6c, is calculated by the adder / subtractor 11c. The operational amplifier 10b calculates the first correction value Vsp by multiplying the deviation ΔIs by the gain G2 (this corresponds to the fourth arithmetic processing unit 33A).

Работа пятого блока 25 арифметической обработкиThe work of the fifth block 25 arithmetic processing

Входной ток Is преобразователя, преобразованный в цифровой сигнал посредством аналого-цифрового преобразователя 6c, также подается в блок 9 формирования косинусоидального колебания пятого блока 25 арифметической обработки (блок 31 обработки входного сигнала и обработки аналого-цифрового преобразования). В пятом блоке 25 арифметической обработки блок 9 формирования косинусоидального колебания формирует косинусоидальное колебание CWF на основе входного тока Is преобразователя, и операционный усилитель 10c вычисляет величину VL корректировки посредством умножения косинусоидального колебания CWF на коэффициент G3 усиления. Вычисленная величина VL корректировки и выходной сигнал Vs0 фильтра напряжения воздушной линии, введенные из третьего блока 23 арифметической обработки, вводятся в сумматор/вычитатель 11e. Результат их вычитания вычисляется как вторая величина Vci корректировки (это соответствует пятому блоку 33B арифметической обработки).The input current Is of the converter, converted to a digital signal by means of the analog-to-digital converter 6c, is also supplied to the cosine waveform generating unit 9 of the fifth arithmetic processing unit 25 (input signal processing and analog-to-digital conversion processing unit 31). In the fifth arithmetic processing unit 25, the cosine wave generation unit 9 generates a cosine wave CWF based on the input input current Is of the converter, and the operational amplifier 10c calculates the correction value VL by multiplying the cosine wave CWF by the gain G3. The calculated correction value VL and the output signal Vs0 of the overhead line voltage filter inputted from the third arithmetic processing unit 23 are input to the adder / subtractor 11e. The result of their subtraction is calculated as the second correction value Vci (this corresponds to the fifth arithmetic processing unit 33B).

Операции четвертого блока 24 арифметической обработки и пятого блока 25 арифметической обработки также могут выполняться одновременно параллельно и, следовательно, могут быть выполнены как арифметические обработки, использующие различные схемы в FPGA.The operations of the fourth block 24 of arithmetic processing and the fifth block 25 of arithmetic processing can also be performed simultaneously in parallel and, therefore, can be performed as arithmetic processing using various schemes in FPGA.

Работа шестого блока 26 арифметической обработкиThe work of the sixth block 26 arithmetic processing

Первая величина Vsp корректировки и вторая величина Vci корректировки, которые являются выходными величинами из четвертого и пятого блоков 24 и 25 арифметической обработки соответственно, вводятся в сумматор/вычитатель 11d шестого блока 26 арифметической обработки. Результат их вычитания вычисляется как опорное напряжение Vc преобразователя (шестой блок 34A арифметической обработки).The first correction value Vsp and the second correction value Vci, which are output values from the fourth and fifth arithmetic processing units 24 and 25, respectively, are input to the adder / subtractor 11d of the sixth arithmetic processing unit 26. The result of their subtraction is calculated as the reference voltage Vc of the converter (sixth arithmetic processing unit 34A).

Работа блока 14 формирования несущейThe operation of the block 14 of the formation of the carrier

Блок 14 формирования несущей вычисляет несущую SA, требуемую для формирования ШИМ-сигнала, на основе основного синусоидального колебания SWF, введенного из третьего блока 23 арифметической обработки (седьмой блок 34B арифметической обработки). Арифметическая обработка блока 14 формирования несущей может выполняться параллельно с арифметической обработкой четвертого блока 24 арифметической обработки и пятого блока 25 арифметической обработки или параллельно с арифметической обработкой шестого блока 26 арифметической обработки.The carrier generating unit 14 calculates the carrier SA required for generating the PWM signal based on the basic sine wave SWF inputted from the third arithmetic processing unit 23 (seventh arithmetic processing unit 34B). The arithmetic processing of the carrier forming unit 14 may be performed in parallel with the arithmetic processing of the fourth arithmetic processing unit 24 and the fifth arithmetic processing unit 25 or in parallel with the arithmetic processing of the sixth arithmetic processing unit 26.

Работа блока 15 формирования ШИМ-сигналаThe operation of the block 15 generating a PWM signal

Блок 15 формирования ШИМ-сигнала формирует управляющий ШИМ-сигнал для возбуждения ШИМ-преобразователя 3 на основе опорного напряжения Vc преобразователя, вычисленного шестым блоком 26 арифметической обработки, и несущей SA, вычисленной блоком 14 формирования несущей (восьмой блок 35 арифметической обработки). Сформированный управляющий ШИМ-сигнал выводится в ШИМ-преобразователь 3 (блок 36 обработки выходного сигнала).The PWM signal generating unit 15 generates a PWM control signal for driving the PWM converter 3 based on the reference voltage Vc of the converter calculated by the sixth arithmetic processing unit 26 and the carrier SA calculated by the carrier forming unit 14 (the eighth arithmetic processing unit 35). The generated PWM control signal is output to the PWM converter 3 (output signal processing unit 36).

Как описано выше, устройство управления преобразователем согласно настоящему варианту осуществления выполняет соответствующую арифметическую обработку в течение всего периода T1 обработки устройства управления преобразователем и выполняет соответствующую арифметическую обработку посредством FPGA так, что арифметическая обработка завершается в течение периода T1 обработки.As described above, the converter control device according to the present embodiment performs the corresponding arithmetic processing during the entire processing period T1 of the converter control device and performs the corresponding arithmetic processing by the FPGA so that the arithmetic processing is completed during the processing period T1.

Фиг.3 изображает последовательность операций обработки, выполняемую блоком обработки входного сигнала и обработки аналого-цифрового преобразования, показанным на фиг.2. Как показано на фиг.3, блок 31 обработки входного сигнала и обработки аналого-цифрового преобразования выполняет обработку, такую как обработка 51 аналого-цифрового преобразования для напряжения Vd постоянного тока преобразователя, обработка 52 аналого-цифрового преобразования для выходного тока IL преобразователя, обработка 53 аналого-цифрового преобразования для напряжения Vs воздушной линии, обработка 54 аналого-цифрового преобразования для входного тока Is преобразователя, обработка 55 входного сигнала для опорного напряжения Vd* постоянного тока, обработка 56 ввода коэффициентов G1, G2 и G3 усиления и обработка 57 ввода постоянных фильтра.Figure 3 depicts the sequence of processing operations performed by the processing unit of the input signal and the processing of analog-to-digital conversion shown in figure 2. As shown in FIG. 3, the input signal processing and analog-to-digital conversion processing unit 31 performs processing, such as the analog-to-digital conversion processing 51 for the converter DC voltage Vd, the analog-to-digital conversion processing 52 for the converter output current IL, the processing 53 A / D conversion for overhead line voltage Vs, 54 A / D conversion for input converter current Is, 55 input signal processing for Vd * voltage reference current, processing 56 input gain G1, G2 and G3 gain and processing 57 input filter constants.

Когда арифметическая обработка устройства управления преобразователем реализована посредством FPGA, постоянные, которые должны использоваться в соответствующий арифметической обработке, могут быть объединены в FPGA. Однако изменение FPGA-логики требует специального блока по сравнению с изменением программной логики и усложняет операции. Соответственно, например, когда постоянные устройства управления должны быть изменены, например, на этапе регулировки, операция изменения не может быть выполнена легко и для регулировки требуется длительное время.When the arithmetic processing of the converter control device is implemented by FPGA, the constants to be used in the corresponding arithmetic processing can be combined into FPGA. However, changing the FPGA logic requires a special unit compared to changing the program logic and complicates the operation. Accordingly, for example, when the permanent control devices need to be changed, for example, in the adjustment step, the change operation cannot be performed easily and a long time is required for adjustment.

Между тем, устройство управления преобразователем согласно настоящему варианту осуществления имеет конфигурацию, в которой установка или изменение коэффициентов G1-G3 усиления и постоянных фильтра, которые должны использоваться для управляющей арифметической обработки в блоке 31 обработки входного сигнала и обработки аналого-цифрового преобразования, выполняются посредством считывания программного обеспечения, как показано на фиг.3, и, следовательно, для регулировки не требуется длительное время. Т.е. в устройстве управления преобразователем согласно настоящему варианту осуществления изменение коэффициентов усиления и постоянных фильтра реализуется посредством изменения программного обеспечения. Следовательно, каких-либо специальных устройств или процедур, как при изменении встроенных в FPGA постоянных, не требуется, что облегчает регулировку и обеспечивает сокращение времени.Meanwhile, the converter control device according to the present embodiment has a configuration in which setting or changing gain factors G1-G3 and filter constants to be used for control arithmetic processing in the input signal processing and analog-to-digital conversion processing unit 31 is performed by reading software, as shown in figure 3, and therefore, for adjustment does not require a long time. Those. in the converter control device according to the present embodiment, the change in the gain and filter constants is implemented by changing the software. Therefore, no special devices or procedures, such as changing the constants built into the FPGA, are required, which makes adjustments easier and reduces time.

В то время как считывание коэффициентов усиления и постоянных фильтра выполняется в начале каждого периода обработки в процессе, показанном на фиг.2 и 3, настоящий вариант осуществления не ограничивается этим. Например, процесс считывания может выполняться в предварительно определенный момент, непосредственно после включения электропитания. Также в таком случае могут быть получены результаты, аналогичные результатам настоящего варианта осуществления.While reading the gain and filter constants is performed at the beginning of each processing period in the process shown in FIGS. 2 and 3, the present embodiment is not limited to this. For example, a reading process may be performed at a predetermined point, immediately after turning on the power. Also in this case, results similar to those of the present embodiment can be obtained.

Как описано выше, согласно контроллеру для электрического транспортного средства, работающего на переменном токе настоящего варианта осуществления, когда арифметика устройства управления преобразователем реализована посредством FPGA, некоторые части арифметической обработки, которые могут выполняться одновременно среди многих частей арифметической обработки, требуемой для управления преобразователем, объединяются и выполняются параллельно. Следовательно, во время выполнения арифметических операций с числами с плавающей запятой с большим числом битов может быть достигнута высокоскоростная обработка.As described above, according to the controller for an AC electric vehicle of the present embodiment, when the arithmetic of the converter control device is implemented by FPGA, some parts of the arithmetic processing that can be performed simultaneously among many parts of the arithmetic processing required to control the converter are combined and performed in parallel. Therefore, during arithmetic operations with floating point numbers with a large number of bits, high-speed processing can be achieved.

Согласно контроллеру электрического транспортного средства, работающего на переменном токе настоящего варианта осуществления, некоторые части арифметической обработки, требуемой для управления преобразователем, могут выполняться при обработке посредством FPGA. Следовательно, возможно исключить непреднамеренные задержки в обработке или разницы во времени между модулями управления, имеющими различные скорости обработки. В результате обратные гармоники, создаваемые работой преобразователя, могут быть уменьшены и влияние на операции других сигнальных блоков могут быть уменьшены.According to an AC electric vehicle controller of the present embodiment, some parts of the arithmetic processing required to control the converter can be performed by FPGA processing. Therefore, it is possible to eliminate unintentional processing delays or time differences between control modules having different processing speeds. As a result, the inverse harmonics created by the operation of the converter can be reduced and the effect on the operations of other signal units can be reduced.

Согласно контроллеру для электрического транспортного средства, работающего на переменном токе настоящего варианта осуществления, изменение коэффициентов усиления и констант фильтра, используемых в управляющей арифметике, может быть выполнено посредством изменения программного обеспечения. Следовательно, каких-либо специальных устройств или процедур, как при изменении встроенных в FPGA постоянных, не требуется, что облегчает регулировку и уменьшает время регулировки.According to the controller for an AC electric vehicle of the present embodiment, changing the gain and filter constants used in control arithmetic can be done by changing the software. Consequently, any special devices or procedures, such as changing the constants built into the FPGA, are not required, which facilitates adjustment and reduces the adjustment time.

Фиг.4 изображает конфигурацию контроллера, применяемого в электрическом транспортном средстве, работающем на переменном токе, имеющего конфигурацию, отличную от показанной на фиг.1. В контроллере, показанном на фиг.1, напряжение на первичной обмотке силового трансформатора 2 отслеживается как напряжение Vs воздушной линии. Между тем, в контроллере, показанном на фиг.4, отслеживается напряжение на третьей обмотке силового трансформатора 2. Даже с конфигурацией, которая отслеживает напряжение на третьей обмотке силового трансформатора 2, когда устройство 20 управления преобразователем имеет ту же или эквивалентную конфигурацию, что и показанная на фиг.1, могут быть получены преимущества, аналогичные преимуществам контроллера, описанного выше.Figure 4 depicts the configuration of a controller used in an electric vehicle powered by alternating current, having a configuration different from that shown in figure 1. In the controller shown in FIG. 1, the voltage across the primary winding of the power transformer 2 is monitored as overhead line voltage Vs. Meanwhile, in the controller shown in FIG. 4, the voltage on the third winding of the power transformer 2 is monitored. Even with a configuration that monitors the voltage on the third winding of the power transformer 2, when the converter control device 20 has the same or equivalent configuration as that shown 1, advantages similar to those of the controller described above can be obtained.

Фиг.5 изображает конфигурацию контроллера, применяемого в электрическом транспортном средстве, работающем на переменном токе, имеющего конфигурацию, отличную от показанных на фиг.1 и 4. В то время как электрическое транспортное средство, работающее на переменном токе, показанное на фиг.1, имеет конфигурацию, включающую в себя ШИМ-преобразователь, электрическое транспортное средство, работающее на переменном токе, показанное на фиг.5, имеет конфигурацию, включающую в себя два ШИМ-преобразователя, подключенных параллельно к нагрузке. В электрическом транспортном средстве, работающем на переменном токе с такой конфигурацией, первый блок 21 арифметической обработки и второй блок 22 арифметической обработки используются совместно, а с третьего блока 23 арифметической обработки по шестой блок 26 арифметической обработки, блок 14 формирования несущей и блок 15 формирования ШИМ-сигнала предусмотрены соответственно, как показано на фиг.5. Таким образом, может быть реализована обработка, разделенная на блоки арифметической обработки, как на фиг.2. Следовательно, даже с конфигурацией контроллера, показанного на фиг.5, могут быть получены преимущества, аналогичные преимуществам контроллера, который описан выше.FIG. 5 depicts the configuration of a controller used in an alternating current electric vehicle having a configuration different from that shown in FIGS. 1 and 4. While the alternating current electric vehicle shown in FIG. 1, has a configuration including a PWM converter, an electric vehicle powered by alternating current, shown in FIG. 5, has a configuration including two PWM converters connected in parallel to the load. In an AC electric vehicle with this configuration, the first arithmetic processing unit 21 and the second arithmetic processing unit 22 are used together, and from the third arithmetic processing unit 23 to the sixth arithmetic processing unit 26, the carrier generating unit 14 and the PWM generating unit 15 -signals are provided respectively, as shown in FIG. In this way, processing divided into arithmetic processing units, as in FIG. 2, can be implemented. Therefore, even with the configuration of the controller shown in FIG. 5, advantages similar to those of the controller described above can be obtained.

Дополнительно в контроллере согласно настоящему варианту осуществления блоки арифметической обработки, отличные от блока 31 обработки входного сигнала и обработки аналого-цифрового преобразования и блока 36 обработки выходного сигнала, разделены на блоки арифметической обработки с первого по восьмой. Следовательно, даже когда характеристики и конфигурация электрического транспортного средства, работающего на переменном токе, или характеристики и конфигурация контроллера изменяются, как показано на фиг.1, 4 и 5, требуется изменение только ассоциированных арифметических блоков, соответствующих изменению в характеристиках или т.п. Соответственно, изменение или корректировка моделей может быть упрощена, и может быть достигнуто сокращение времени. Дополнительно также в случае отказа, такого как авария, неисправная часть легко может быть отделена и, следовательно, могут быть улучшены простота восстановления и надежность контроллера.Further, in the controller according to the present embodiment, arithmetic processing units other than the input signal processing and analog-to-digital conversion processing unit 31 and the output signal processing unit 36 are divided into first to eighth arithmetic processing units. Therefore, even when the characteristics and configuration of an electric vehicle powered by alternating current, or the characteristics and configuration of the controller change, as shown in FIGS. 1, 4 and 5, only associated arithmetic units corresponding to a change in characteristics or the like need to be changed. Accordingly, changing or adjusting models can be simplified, and time reduction can be achieved. Additionally, also in the event of a failure, such as an accident, the faulty part can easily be separated and, therefore, ease of recovery and reliability of the controller can be improved.

Когда арифметическая обработка контроллера делится на блоки арифметической обработки с первого по восьмой аналогично настоящему варианту осуществления, соответствующие средства уменьшаются в размерах, а гибкость в размещении на FPGA увеличивается. Соответственно, возможно конфигурировать множество относительно меньших FPGA, при этом сохраняя высокоскоростную арифметическую обработку, что уменьшает общий размер контроллера.When the arithmetic processing of the controller is divided into first to eighth arithmetic processing units similar to the present embodiment, the corresponding means are reduced in size and the flexibility in placement on the FPGA is increased. Accordingly, it is possible to configure a plurality of relatively smaller FPGAs while maintaining high-speed arithmetic processing, which reduces the overall size of the controller.

Промышленная применимостьIndustrial applicability

Как описано выше, контроллер для электрического транспортного средства, работающего на переменном токе согласно настоящему изобретению, полезен, поскольку может обрабатывать управляющую арифметику устройства преобразователя в FPGA.As described above, a controller for an electric vehicle powered by alternating current according to the present invention is useful because it can process the control arithmetic of the converter device in FPGA.

Пояснения к буквенным или числовым ссылкамExplanation of alphabetic or numerical references

1 пантограф1 pantograph

2 силовой трансформатор2 power transformer

3 ШИМ-преобразователь3 PWM converter

4 нагрузка4 load

6a-6d аналого-цифровой преобразователь6a-6d analog to digital converter

7a, 7b фильтр7a, 7b filter

8 блок формирования основного синусоидального колебания8 block of the formation of the main sinusoidal oscillation

9 блок формирования косинусоидального колебания9 block cosine oscillation

10a-10c операционный усилитель10a-10c operational amplifier

11a-11e сумматор/вычитатель11a-11e adder / subtractor

12 умножитель12 multiplier

13 блок управления стабилизированным напряжением13 stabilized voltage control unit

14 блок формирования несущей14 carrier forming unit

15 блок формирования ШИМ-сигнала15 PWM signal generating unit

18 воздушная линия18 air line

20 блок управления преобразователем20 converter control unit

21 первый блок арифметической обработки21 first arithmetic processing unit

22 второй блок арифметической обработки22 second arithmetic processing unit

23 третий блок арифметической обработки23 third block arithmetic processing

24 четвертый блок арифметической обработки24 fourth block arithmetic processing

25 пятый блок арифметической обработки25 fifth block of arithmetic processing

26 шестой блок арифметической обработки26th sixth arithmetic processing unit

31 блок обработки входного сигнала и обработки аналого-цифрового преобразования31 input signal processing and analog-to-digital conversion processing unit

32A первый блок арифметической обработки32A first arithmetic processing unit

32B второй блок арифметической обработки32B second arithmetic processing unit

32C третий блок арифметической обработки32C third arithmetic processing unit

33A четвертый блок арифметической обработки33A fourth arithmetic processing unit

33B пятый блок арифметической обработки33B fifth block arithmetic processing

34A шестой блок арифметической обработки34A sixth arithmetic processing unit

34B седьмой блок арифметической обработки (обработка формирования несущей волны)34B seventh arithmetic processing unit (carrier waveform processing)

35 восьмой блок арифметической обработки (обработка формирования ШИМ-сигнала)35 eighth arithmetic processing unit (PWM signal generation processing)

36 блок обработки выходного сигнала36 output processing unit

41 первый период обработки41 first treatment period

42 второй период обработки42 second treatment period

43 третий период обработки43 third processing period

44 четвертый период обработки44 fourth processing period

45 пятый период обработки45 fifth treatment period

46 шестой период обработки46 sixth treatment period

51 обработка аналого-цифрового преобразования для напряжения Vd постоянного тока преобразователя51 analog-to-digital conversion processing for DC to DC voltage Vd

52 обработка аналого-цифрового преобразования для выходного тока IL преобразователя52 analog-to-digital conversion processing for the output current of the IL converter

53 обработка аналого-цифрового преобразования для напряжения Vs воздушной линии53 A / D conversion processing for overhead line voltage Vs

54 обработка аналого-цифрового преобразования для входного тока Is преобразователя54 analog to digital conversion processing for input current Is converter

55 обработка входного сигнала для опорного напряжения постоянного тока Vd*55 input signal processing for DC voltage reference Vd *

56 обработка ввода коэффициентов усиления G1, G2 и G356 processing input gain G1, G2 and G3

57 обработка ввода для постоянных фильтра57 input processing for filter constants

Claims

1. The controller (20) for an electric vehicle operating on alternating current, which is used in an electric vehicle operating on alternating current, having a pulse width modulation (PWM) converter (3) that converts AC voltage supplied from air line (18) through a transformer (2), into a DC voltage, and which contains a converter control device that controls the operation of the PWM converter (3), while the converter control device section a plurality of arithmetic processing units configured by a programmable gate array (FPGA) and arithmetic processing units configured by an FPGA include: a first arithmetic processing unit (32A) that calculates a DC voltage correction amount based on a predetermined reference voltage DC and DC voltage of the PWM converter to output the correction value of the DC voltage; a third arithmetic processing unit (32C) that performs processing in parallel with the first arithmetic processing unit and calculates a fundamental sinusoidal waveform based on an overhead line voltage through a filter to output a basic sinusoidal waveform; a fourth arithmetic processing unit (33A) that calculates a first correction amount associated with generating the reference voltage of the converter based on the correction amount of the DC voltage, the fundamental sinusoidal wave and the input current of the PWM converter in order to output the first correction value; the fifth arithmetic processing unit (33 V), which performs processing in parallel with the fourth arithmetic processing unit and calculates a second correction value associated with generating the converter reference voltage based on the output of the overhead line voltage filter and the input current of the PWM converter in order to output the second adjustment amount; and a sixth processing unit (34A), which calculates the converter reference voltage based on the first and second correction values to output the converter reference voltage.

2. A controller (20) for an alternating current electric vehicle, which is used in an alternating current electric vehicle, having a plurality of PWM converters (3a, 3b) that convert the alternating current voltage supplied from the overhead line through a transformer, into a DC voltage, and which contains a converter control device that controls the operation of PWM converters (3a, 3b) connected in parallel to the load, while the control device by the developer is divided into a plurality of arithmetic processing units configured by FPGA, and arithmetic processing units configured by FPGA include: a first arithmetic processing unit (32A) that calculates a DC voltage correction amount based on a predetermined DC voltage reference and voltage DC PWM converter to output the DC voltage correction value; a third arithmetic processing unit (32C) that performs processing in parallel with the first arithmetic processing unit and calculates a fundamental sinusoidal waveform based on an overhead line voltage through a filter to output a basic sinusoidal waveform; a fourth arithmetic processing unit (33A), which calculates a first correction amount associated with generating the reference voltage of the converter based on the correction amount of the DC voltage, the fundamental sinusoidal wave and the input current of the PWM converters in order to output the first correction amount; the fifth arithmetic processing unit (33 V), which performs processing in parallel with the fourth arithmetic processing unit and calculates a second correction value associated with generating the converter reference voltage based on the output of the overhead line voltage filter and the input current of the PWM converters in order to output the second amount of adjustment; and a sixth processing unit (34A), which calculates the converter reference voltage based on the first and second correction values to output the converter reference voltage.

3. The controller (20) according to claim 1 or 2, in which the arithmetic processing units configured by FPGA include: a second arithmetic processing unit (32 V) that performs processing in parallel with the first and third units (32A, 32C) arithmetic processing and calculates the direct coupling value for the input current of the PWM converter based on the output current of the PWM converters in order to output the direct coupling amount.

4. The controller (20) according to claim 1 or 2, in which the arithmetic processing units configured by FPGA include: a seventh arithmetic processing unit (34 V), which performs processing in parallel with the sixth arithmetic processing unit (34A) and calculates a carrier associated with generating a PWM signal for driving PWM converters based on a fundamental sinusoidal wave in order to output the carrier; and an eighth arithmetic processing unit (35) that calculates the PWM signal based on the reference voltage of the converter and the carrier to output the PWM signal.

5. The controller (20) according to claim 2, in which the first arithmetic processing unit is separated by PWM converters, and the third to sixth arithmetic processing units (32C, 33A, 33B, 34A) are provided for each of the PWM converters.

6. The controller (20) according to claim 1 or 2, in which the arithmetic processing units configured by FPGA include an input signal processing and analog-to-digital conversion unit (31) that reads the constants to be used in arithmetic operations by arithmetic processing units configured by FPGA at predetermined times within each arithmetic processing period.

7. The controller (20) according to claim 3, in which the arithmetic processing units configured by FPGA include an input signal processing and analog-to-digital conversion unit (31) that reads constants to be used in arithmetic operations by arithmetic units processing configured by FPGA at predetermined times within each arithmetic processing period.

8. The controller (20) according to claim 4, in which the arithmetic processing units configured by FPGA include an input signal processing and analog-to-digital conversion unit (31) that reads constants to be used in arithmetic operations by arithmetic units processing configured by FPGA at predetermined times within each arithmetic processing period.

9. The controller (20) according to claim 5, in which the arithmetic processing units configured by FPGA include an input signal processing and analog-to-digital conversion unit (31) that reads constants that should be used in arithmetic operations by arithmetic units processing configured by FPGA at predetermined times within each arithmetic processing period.

10. The controller (20) according to claim 6, in which the input signal processing and analog-to-digital conversion unit (31) sets or changes the constants to be used in arithmetic operations by means of arithmetic processing units by reading from software.

11. The controller (20) for an electric vehicle operating on alternating current, which is used in an electric vehicle operating on alternating current, having a PWM converter (3), which converts the AC voltage supplied from the overhead line (18) through a transformer (2), into a DC voltage, and which contains a converter control device that controls the operation of the PWM converter (3), while the arithmetic processing performed in the converter control device the lem is divided into a plurality of arithmetic processing units configured by FPGA, wherein the arithmetic processing units configured by FPGA include: a first arithmetic processing unit (32A) that calculates a DC voltage correction amount based on a predetermined DC reference voltage and DC voltage of the PWM converter to output the correction value of the DC voltage; a second arithmetic processing unit (32B) that calculates a direct coupling amount for the input current of the PWM converter based on the output current of the PWM converter in order to output the direct coupling amount; a third arithmetic processing unit (32C), which calculates the main sinusoidal waveform based on the voltage of the overhead line passing through the filter in order to output the main sinusoidal waveform; a fourth arithmetic processing unit (33A) that calculates a first correction amount associated with generating the converter reference voltage based on the correction amount of the DC voltage, the fundamental sinusoidal wave and the input current of the PWM controller in order to output the first correction amount; a fifth arithmetic processing unit (33B) that calculates a second correction amount associated with generating the converter reference voltage based on the output of the overhead line voltage filter and the input current of the PWM converter in order to output the second correction amount; a sixth arithmetic processing unit (34A), which calculates the reference voltage of the converter based on the first and second correction values to output the reference voltage of the converter; a seventh arithmetic processing unit (34B) that calculates a carrier associated with generating a PWM signal for driving a PWM converter based on a fundamental sinusoidal waveform to output a carrier; and an eighth arithmetic processing unit (35) that calculates the PWM signal based on the reference voltage of the converter and the carrier to output the PWM signal, while the first, second and third arithmetic units (32A, 32 V, 32C) are designed to perform arithmetic processing during the first processing period, the fourth and fifth arithmetic processing units (33A, 33B) are designed to perform arithmetic processing during the second processing period following the first processing period, the sixth unit (34A) arithmetically th processing is designed to perform arithmetic processing during the third processing period following the second processing period, the seventh arithmetic processing unit (34B) is designed to perform arithmetic processing during the second and third processing periods, and the eighth arithmetic processing unit (35) is for arithmetic processing during the fourth processing period following the third processing period.