RU2446592C1 - Device for automatic adjustment of incoming data rate of asynchronous data stream - Google Patents
Device for automatic adjustment of incoming data rate of asynchronous data stream Download PDFInfo
- Publication number
- RU2446592C1 RU2446592C1 RU2011111689/08A RU2011111689A RU2446592C1 RU 2446592 C1 RU2446592 C1 RU 2446592C1 RU 2011111689/08 A RU2011111689/08 A RU 2011111689/08A RU 2011111689 A RU2011111689 A RU 2011111689A RU 2446592 C1 RU2446592 C1 RU 2446592C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- pulse
- incoming data
- pulses
- clock
- Prior art date
Links
Abstract
Description
Изобретение относится к области транспортных сетей и технологиям, выполняющим функции транспортировки информационного потока передачи данных, синхронизации информационных потоков, автоматики, средств связи, вычислительной техники и других, в частности, к средствам, обеспечивающим долговременную стабильность непрерывно поступающих данных при значительных расхождениях частот генераторов передающего и приемного узлов.The invention relates to the field of transport networks and technologies that perform the functions of transporting an information data transfer stream, synchronizing information flows, automation, communications, computer technology and others, in particular, to means providing long-term stability of continuously incoming data with significant differences in the frequencies of transmitting and receiving nodes.
Известно, что при взаимодействии, например, асинхронных сетей на приемной стороне сети периодически могут «проскальзывать» сбои, обусловленные расхождением частот генераторов передающей и приемной сторон информационного потока передачи данных [1]. Действительно, при одинаковой величине номинальной скорости передачи данных задающие генераторы импульсов, формирующие скорость потока, имеют реальные допустимые величины отклонений от номинала. Например, при допустимой величине отклонения от номинала 10-3 при непрерывном поступлении данных на приемной стороне работающего от своего задающего генератора импульсов через тысячи тактовых интервалов возникнет недостача или появление одного лишнего бита информации.It is known that during the interaction, for example, of asynchronous networks on the receiving side of the network, malfunctions can periodically “slip” due to the discrepancy between the frequencies of the generators of the transmitting and receiving sides of the data flow [1]. Indeed, with the same value of the nominal data rate, the master pulse generators that form the flow rate have real allowable deviations from the nominal value. For example, with a permissible deviation from the nominal value of 10 -3 with continuous data flow on the receiving side of a pulse generator operating from its master pulse generator, thousands of clock intervals will cause a shortage or the appearance of one extra bit of information.
Известно, что для устранения возникновения таких ситуаций при передаче данных в стандартах интерфейсов RS-232, RS-485 предусматривается байтовая синхронизация с использованием одного стартового и стопового битов на каждый байт передаваемой информации [2]. Недостатком такого способа передачи/приема информации является низкий коэффициент использования объема передаваемой информации (80%). Также недостатком такого способа являются трудности исполнения, например команды, исполняемые в реальном масштабе времени.It is known that to eliminate the occurrence of such situations when transmitting data in the RS-232, RS-485 interface standards, byte synchronization is provided using one start and stop bits for each byte of transmitted information [2]. The disadvantage of this method of transmitting / receiving information is the low utilization rate of the amount of transmitted information (80%). Another disadvantage of this method is the difficulty of execution, for example, commands executed in real time.
Известны устройства устранения возможностей возникновения вышесказанных сбоев в сетях передачи данных, заключающиеся в установлении в поток данных стаффинговых битов информации для исправления полученных искажений данных. При этом на приемной стороне используется запасная, буферная память и соответствующие схемы обнаружения сбоев и организации стаффингов в поток. При этом в последовательности данных возможно появление джиттера и возникающая в таких случаях проблема их подавления [3].Known devices for eliminating the possibility of the aforementioned failures in data transmission networks, which consist in installing stuffed bits of information in the data stream to correct received data distortions. At the same time, the backup side uses a spare, buffer memory and the corresponding circuitry for detecting failures and organizing stuffing into the stream. Moreover, jitter and the problem of suppressing them in such cases may occur [3].
Известно устройство, использующее управляемую линию задержки для временной синхронизации импульсов при передаче данных. Однако использование линии задержки в указанных цепях не позволяет получать устойчивую долговременную стабильность синхронизации импульсов [4].A device is known that uses a controlled delay line for time synchronization of pulses during data transmission. However, the use of a delay line in these circuits does not allow one to obtain stable long-term stability of pulse synchronization [4].
Известно также устройство, где с помощью применения фазового детектора осуществляется синхронизация импульсов тактовой опорной частоты задающего генератора при приеме поступающих данных. При этом также создаются недостаточные условия для осуществления долговременной стабильности приема поступающих данных [5].A device is also known where, by using a phase detector, the pulses of the clock reference frequency of the master oscillator are synchronized when receiving incoming data. At the same time, insufficient conditions are created for the long-term stability of receiving incoming data [5].
Таким образом, известные устройства обеспечивают требуемую стабильность приема данных в пределах ограниченных временных интервалов цикловой, кадровой, пакетной и других синхронизаций.Thus, the known devices provide the required stability of data reception within the limited time intervals of cyclic, frame, packet and other synchronizations.
Целью предлагаемого изобретения является повышение долговременной стабильности приема непрерывно поступающих асинхронных данных информационного потока путем исключения сбоев, возникающих из-за расхождения частот генераторов, передающей и приемной сторон. При этом достигается полная синхронизация поступающего и приемного информационных потоков, неограниченная интервалом времени.The aim of the invention is to increase the long-term stability of the reception of continuously arriving asynchronous data of the information stream by eliminating failures arising from the discrepancy between the frequencies of the generators, transmitting and receiving sides. In this case, complete synchronization of the incoming and receiving information flows is achieved, unlimited by the time interval.
Указанная цель достигается тем, что в предлагаемом устройстве автоматической подстройки скорости поступающих данных асинхронного информационного потока, имеющем, по меньшей мере, вывод для приема поступающих данных асинхронного информационного потока, вывод для выдачи на внешнюю нагрузку поступающих данных потока, вывод для подключения внешнего задающего генератора импульсов опорной частоты, содержащем схему внутреннего задающего генератора импульсов опорной частоты, схему выделения импульсов тактовой синхронизации из поступающих данных асинхронного потока с применением импульсов опорной частоты задающего генератора, на выходе которой формируется последовательность импульсов тактовой синхронизации соответствующей номинальной скорости поступающих данных, управляемую линию задержки импульсных сигналов, схему фазового детектора импульсных сигналов, счетчик/делитель импульсов опорной частоты, на выходе которого формируется последовательность импульсов тактовой опорной частоты соответствующей номинальной скорости принимаемых данных, дополнительно введены два счетчика/делителя тактовых импульсов с одинаковыми коэффициентами деления, при этом информационный вход управляемой линии задержки импульсных сигналов соединен с выводом для приема поступающих данных, а информационный выход упомянутой линии задержки соединен с выводом для выдачи на внешнюю нагрузку поступающих данных, причем выход схемы фазового детектора импульсных сигналов соединен соответственно с управляющим входом упомянутой линии задержки, первый вход упомянутой схемы фазового детектора через первый дополнительный счетчик/делитель тактовых импульсов соединен с выходом счетчика/делителя импульсов тактовой опорной частоты, а второй вход упомянутой схемы фазового детектора через второй дополнительный счетчик/делитель тактовой частоты соединен с выходом схемы выделения импульсов тактовой синхронизации из поступающих данных асинхронного информационного потока, информационный вход которой соединен с выводом для выдачи на внешнюю нагрузку поступающих данных асинхронного информационного потока, кроме этого схема внутреннего генератора импульсов опорной частоты выполнена с использованием цифрового умножителя частоты, например, по схеме умножителя в степени два (2m, где m=0, 1, 2, 3…), кроме того, управляющий вход линии задержки импульсных сигналов представлен n-разрядным двоичным кодом со знаковым разрядом, также выход схемы фазового детектора импульсных сигналов представлен n-разрядным двоичным кодом со знаковым разрядом.This goal is achieved by the fact that in the proposed device for automatically adjusting the speed of incoming data of an asynchronous information stream, having at least an output for receiving incoming data of an asynchronous information stream, an output for outputting the incoming data of the stream to an external load, an output for connecting an external driving pulse generator the reference frequency, containing the circuit of the internal master pulse generator of the reference frequency, the allocation of clock synchronization pulses from the incoming x data of an asynchronous flow using pulses of the reference frequency of the master oscillator, the output of which is a sequence of pulses of clock synchronization of the corresponding nominal speed of the incoming data, a controlled delay line of the pulse signals, a phase detector of the pulse signals, a counter / divider of pulses of the reference frequency, the output of which is formed pulses of the clock reference frequency of the corresponding nominal speed of the received data, additionally introduced There are two clock counters / divider with the same division coefficients, while the information input of the controlled delay line of the pulse signals is connected to the output for receiving incoming data, and the information output of the mentioned delay line is connected to the output for outputting external data to the external load, the output of the phase circuit a pulse signal detector is connected respectively to a control input of said delay line, the first input of said phase detector circuit through a first additional count a clock counter / divider is connected to the output of the clock reference pulse counter / divider, and a second input of the mentioned phase detector circuit is connected via a second additional counter / clock divider to the output of the clock synchronization pulse extraction circuit from the incoming data of the asynchronous information stream, the information input of which is connected with an output for outputting to the external load the incoming data of the asynchronous information stream, in addition to this, the circuit of the internal pulse generator frequency frequency is performed using a digital frequency multiplier, for example, according to the multiplier scheme to the power of two (2 m , where m = 0, 1, 2, 3 ...), in addition, the control input of the pulse delay line is represented by an n-bit binary code with a sign bit, also the output of the phase detector of a pulse signal is represented by an n-bit binary code with a sign bit.
Сопоставительный анализ показывает, что в предложенном устройстве использована управляемая линия задержки в тракте поступающего информационного потока и управление ею в замкнутой системе автоподстройки частоты выделяемых импульсов тактовой синхронизации позволило осуществить безусловную, полную и неограниченную временным интервалом синхронизацию поступающих данных асинхронного информационного потока. В результате этого получена возможность автоматической подстройки скорости поступающих данных информационного потока к скорости следования импульсов опорной тактовой частоты задающего генератора приемного канала, что эквивалентно подстройке частоты импульсов удаленного генератора передающей стороны. Практическая реализация предлагаемого устройства на основе цифровой, дискретной, импульсной схемотехники позволяет выполнить его в виде компактной интегральной микросхемы, например в 8-ми выводном корпусе. Такая микросхема может быть востребована для разработки миниатюрных устройств данного направления.Comparative analysis shows that the proposed device used a controlled delay line in the path of the incoming information stream and its control in a closed system of automatic tuning of the frequency of the allocated clock pulses allowed us to carry out unconditional, full and unlimited time interval synchronization of the incoming data of the asynchronous information stream. As a result of this, it was possible to automatically adjust the speed of the incoming data of the information flow to the pulse rate of the reference clock frequency of the master oscillator of the receiving channel, which is equivalent to adjusting the pulse frequency of the remote generator of the transmitting side. The practical implementation of the proposed device based on digital, discrete, pulsed circuitry allows it to be implemented as a compact integrated circuit, for example, in an 8-pin package. Such a chip can be in demand for the development of miniature devices in this area.
Проведенный анализ изобретательского уровня, включающий поиск по патентным и научно-техническим источникам информации и выявление источников, содержащих сведения об аналогах заявляемого устройства, позволяет установить, что заявителем не обнаружены решения, характеризующиеся признаками, идентичными всем существенным признакам заявленного изобретения. Определение из перечня выявленных аналогов, прототипа позволило выявить совокупность существенных отличительных признаков в заявляемом объекте, изложенной в формуле изобретения. Следовательно, заявляемое изобретение соответствует требованию "новизна" по действующему законодательству. Сведений об известности отличительных признаков известных технических решений с достижением такого же, как у заявляемого устройства, положительного эффекта не имеется. На основании этого сделан вывод, что предлагаемое техническое решение соответствует критерию "изобретательский уровень".The analysis of the inventive step, including a search by patent and scientific and technical sources of information and identification of sources containing information about analogues of the claimed device, allows us to establish that the applicant has not found solutions characterized by signs identical to all the essential features of the claimed invention. The definition from the list of identified analogues, the prototype allowed us to identify the set of essential distinguishing features in the claimed object set forth in the claims. Therefore, the claimed invention meets the requirement of "novelty" under applicable law. Information about the fame of the distinguishing features of the known technical solutions with the achievement of the same as that of the claimed device, there is no positive effect. Based on this, it was concluded that the proposed technical solution meets the criterion of "inventive step".
На фиг.1 представлена блок-схема предлагаемого устройства. Устройство содержит вывод 1 для подключения внешнего задающего генератора импульсов опорной частоты, соединенного со схемой внутреннего задающего генератора 2 импульсов опорной частоты, выходные импульсы которой поступают на вход счетчика/делителя 3 опорной частоты следования импульсов, выход которого соединен с входом первого дополнительного счетчика/делителя 4 импульсов опорной частоты, выход которого соединен с первым входом фазового детектора 5 импульсных сигналов, а его n-разрядный выход соответственно соединен с n-разрядным входом управления управляемой линии задержки 6 импульсных сигналов, информационный вход которой соединен с выводом 7 для приема поступающих данных асинхронного информационного потока, при этом информационный выход управляемой линии задержки 6 соединен с выводом 8 для выдачи на внешнюю нагрузку поступающих данных, причем этот же вывод 8 соединен с информационным входом схемы выделения 9 импульсов тактовой синхронизации поступающих данных, выход который через второй дополнительный счетчик/делитель 10 соединен со вторым входом фазового детектора 5 импульсных сигналов.Figure 1 presents a block diagram of the proposed device. The device contains a terminal 1 for connecting an external reference pulse generator of a reference frequency connected to a circuit of an internal driving generator 2 of a reference frequency pulse, the output pulses of which are fed to the input of a counter / divider 3 of the reference pulse repetition rate, the output of which is connected to the input of the first additional counter / divider 4 pulses of the reference frequency, the output of which is connected to the first input of the phase detector 5 of pulse signals, and its n-bit output is respectively connected to the n-bit input m control the controlled delay line 6 of the pulse signals, the information input of which is connected to terminal 7 for receiving the incoming data of the asynchronous information stream, while the information output of the controlled delay line 6 is connected to the terminal 8 for outputting the incoming data to the external load, and the same terminal 8 is connected with the information input of the allocation circuit of 9 pulses of clock synchronization of the incoming data, the output of which is connected through the second additional counter / divider 10 to the second input of the phase detector 5 pulse signals.
Предлагаемое устройство работает следующим образом. Частота импульсов задающего опорного генератора, подключенного к выводу 1, связана через двоичную функцию деления/умножения с номинальной скоростью поступающих асинхронных данных. Таким образом схема внутреннего генератора 2 импульсов опорной частоты будет вырабатывать последовательность импульсов по схеме умножителя частоты величиной в степени 2. Полученные таким образом импульсы опорной частоты поступят на вход счетчика делителя 3, на выходе которого сформируется последовательность импульсов тактовой опорной частоты, соответствующей номинальной скорости поступающих асинхронных данных. В соответствии с алгоритмом выполнения начальной установки элементов устройства по включению его питания осуществляется начальная однократная разовая синхронизация последовательности импульсов тактовой опорной частоты к импульсу тактовой синхронизации, выделенному из поступающего информационного потока на выходе схемы выделения 9 и синхронизированная таким образом последовательность импульсов тактовой опорной частоты задающего опорного генератора будет поступать через дополнительный счетчик/делитель 4 на первый вход фазового детектора 5 импульсных сигналов. Известная схема выделения 9 импульсов тактовой синхронизации, подключенная своим информационным входом к выходу линии задержки 6, работает следующим образом. Используя принятый алгоритм кодирования символов поступающих данных, схема выделения 9 импульсов тактовой синхронизации по фронтам и спадам поступающих символов, обнуляя и сбрасывая счетчики импульсов опорной частоты задающего генератора, формируют на своем выходе необходимые импульсы тактовой синхронизации поступающих данных. Выделенные таким образом текущие импульсы тактовой синхронизации через второй дополнительный счетчик/делитель 10 поступают на второй вход фазового детектора 5 импульсных сигналов для сравнения с импульсами опорной частоты задающего генератора. Полученный на выходе фазового детектора 5 результат сравнения импульсов в виде двоичного кода со знаковым разрядом поступает для управления линии задержки 6. Как уже отмечалось, на выходе счетчика/делителя 3 будет сформирована последовательность тактовых импульсов опорной частоты задающего генератора соответствующей номинальной скорости поступающих данных. При этом, как отмечалось, данная последовательность тактовых импульсов опорной частоты была по начальному включению питания синхронизирована к последовательности импульсов тактовой синхронизации схемы выделения 9. В то же время, на выходе схемы выделения 9 имеется текущая последовательность импульсов тактовой синхронизации соответствующей номинальной скорости поступающих данных, но определяемой частотой задающего генератора передающего узла. Затем эти импульсы через дополнительные счетчики/делители 4, 10 с одинаковыми коэффициентами деления поступают на входы фазового детектора 5 импульсных сигналов. Таким образом, полученная на схеме замкнутая система автоподстройки путем сравнительного измерения длительностей импульсов на фазовом детекторе 5 позволяет управлять скоростью поступающего потока так, чтобы на входах фазового детектора 5 поддерживалось равенство длительностей поступающих тактовых импульсов. Функциональное назначение счетчиков/делителей 4, 10 тактовых импульсов заключается в накоплении величины расхождений длительностей импульсов опорной тактовой частоты задающего генератора и импульсов тактовой синхронизации поступающего потока. Выбор величины коэффициента деления счетчиков/делителей 4, 10 будет определяться в зависимости от величины номинальной скорости, принимаемых данных и от допустимой величины расхождений частот генераторов передающего и приемного узлов. Работа системы автоподстройки носит периодический, циклический характер, где в каждом первом полупериоде цикла идет накопление получаемых расхождений длительностей импульсов, а во втором полупериоде цикла осуществляется отработка для обнуления полученных расхождений длительностей путем соответствующего изменения скорости поступающего информационного потока с помощью линии задержки 6 импульсных сигналов. Таким образом, величина коэффициента деления счетчиков/делителей 4, 10 непосредственно определяет величину цикла работы системы автоподстройки. Управляемая линия задержки 6 по командам, поступающим от фазового детектора 5 в зависимости от величины знакового разряда, либо замедляет скорость поступающих данных информационного потока, либо повышает их скорость. Замедление скорости поступающих данных достигается добавлением соответствующей задержки, в результате которой происходит «растягивание» потока данных во временной оси, а для ускорения информационного потока необходимо его «сжатие» во временной оси. Для объяснения возможности ускорения потока данных в линии задержки 6, воспользуемся понятием «отрицательной» задержки. Для повышения скорости поступающего информационного потока необходимо в линии задержки 6 осуществить сжатие поступающих данных потока, что будет эквивалентным понятию «отрицательной» задержки. Это достигается тем, что в режиме начальной установки устройства по включению питания вводится в линию задержки 6 некоторая величина начальной задержки, относительно которой в дальнейшем происходит управление скоростью поступающего информационного потока. Для замедления в скорости поступающих данных к величине начальной задержки добавляется соответствующая задержка, а в случае необходимости ускорения поступающего потока несколько уменьшается величина установленной начальной задержки. Теперь о функциональном назначении и работе схемы внутреннего генератора 2 опорной частоты. Схема внутреннего генератора 2 выполнена по известной схеме умножителя частоты от внешнего задающего генератора опорной частоты, подключаемого к выводу 1. Выбор частоты работы схемы внутреннего генератора 2 зависит от скорости поступающих данных информационного потока, например, при скорости поступающего потока в 64 кбит/с потребуется генератор импульсов, работающий на частоте 6,4 или 12,8 МГц. Такое значение частоты может обеспечить подключенный внешний генератор опорной частоты, без привлечения схемы умножителя частоты. А при скорости поступающего информационного потока в 1 Мбит/с уже понадобится генератор импульсов частотой сотни МГц. Такие высокие значения частоты не могут обеспечиваться подключением внешнего генератора из-за значительной емкости входного вывода 1. В таких случаях и понадобится схема умножителя частоты. Применение высокой частоты обусловлено повышением разрешающей способности работы фазового детектора 5.The proposed device operates as follows. The frequency of the pulses of the reference reference generator connected to pin 1 is connected through the binary division / multiplication function with the nominal speed of the incoming asynchronous data. Thus, the circuit of the internal generator 2 pulses of the reference frequency will produce a sequence of pulses according to the scheme of the frequency multiplier of a power of magnitude 2. The resulting pulses of the reference frequency will be sent to the input of the counter of the divider 3, the output of which will generate a sequence of pulses of the clock reference frequency corresponding to the nominal speed of the incoming asynchronous data. In accordance with the algorithm for performing the initial installation of the elements of the device to turn on its power, the initial single one-time synchronization of the pulse reference clock pulses to the clock synchronization pulse extracted from the incoming information stream at the output of the allocation circuit 9 and the synchronized pulse train of the clock reference frequency of the master reference will go through an additional counter / divider 4 to the first phase input 5 etektora pulse signals. The known allocation of 9 pulses of clock synchronization, connected by its information input to the output of the delay line 6, works as follows. Using the adopted encoding algorithm for the symbols of the incoming data, the scheme for allocating 9 clock synchronization pulses along the edges and edges of the incoming symbols, resetting and resetting the pulse counters of the reference frequency of the master oscillator, generate the necessary clock synchronization pulses of the incoming data at their output. The current clock pulses thus extracted through the second additional counter / divider 10 are fed to the second input of the pulse signal phase detector 5 for comparison with the pulses of the reference frequency of the master oscillator. The result of comparing the pulses in the form of a binary code with a sign discharge obtained at the output of the phase detector 5 is supplied to control the delay line 6. As already noted, a sequence of clock pulses of the reference frequency of the master oscillator of the corresponding nominal speed of the incoming data will be generated at the output of the counter / divider 3. Moreover, as noted, this sequence of clock pulses of the reference frequency was synchronized by the initial power-up to the sequence of clock pulses of the allocation circuit 9. At the same time, the output of the allocation circuit 9 has a current sequence of clock pulses of the corresponding nominal speed of the incoming data, but determined by the frequency of the master oscillator of the transmitting node. Then these pulses through additional counters / dividers 4, 10 with the same division coefficients are fed to the inputs of the phase detector 5 of the pulse signals. Thus, the closed loop auto-tuning system obtained by the circuit by comparatively measuring the pulse durations at the phase detector 5 allows controlling the velocity of the incoming flow so that the equalities of the incoming clock pulses are maintained at the inputs of the phase detector 5. The functional purpose of the counters / dividers 4, 10 clock pulses is to accumulate the magnitude of the discrepancy between the durations of the pulses of the reference clock frequency of the master oscillator and the clock pulses of the incoming stream. The choice of the magnitude of the division coefficient of the counters / dividers 4, 10 will be determined depending on the value of the nominal speed, the received data and on the allowable magnitude of the frequency discrepancies of the transmitting and receiving nodes. The operation of the auto-tuning system is periodic, cyclic in nature, where in each first half-cycle of the cycle there is an accumulation of the obtained differences in pulse durations, and in the second half-cycle of the cycle, testing is performed to zero the obtained differences in durations by correspondingly changing the speed of the incoming information stream using the delay line of 6 pulse signals. Thus, the value of the division ratio of the counters / dividers 4, 10 directly determines the magnitude of the cycle of the auto-tuning system. The controlled delay line 6 by commands received from the phase detector 5, depending on the magnitude of the sign discharge, either slows down the speed of incoming data flow information, or increases their speed. Slowing down the speed of incoming data is achieved by adding an appropriate delay, which results in “stretching” of the data stream in the time axis, and to accelerate the information stream, it is necessary to “compress” it in the time axis. To explain the possibility of accelerating the data flow in the delay line 6, we use the concept of "negative" delay. To increase the speed of the incoming information stream, it is necessary to compress the incoming stream data in the delay line 6, which will be equivalent to the concept of "negative" delay. This is achieved by the fact that in the initial installation mode of the device to turn on the power, a certain amount of initial delay is introduced into the delay line 6, with respect to which the speed of the incoming information stream is further controlled. To slow down the speed of the incoming data, the corresponding delay is added to the initial delay value, and if necessary, the incoming flow is accelerated, the value of the set initial delay is slightly reduced. Now about the functional purpose and operation of the circuit of the internal generator 2 of the reference frequency. The circuit of the internal generator 2 is made according to the well-known scheme of the frequency multiplier from the external master oscillator of the reference frequency connected to pin 1. The choice of the frequency of operation of the circuit of the internal generator 2 depends on the speed of the incoming data of the information stream, for example, when the speed of the incoming stream is 64 kbit / s pulses operating at a frequency of 6.4 or 12.8 MHz. Such a frequency value can be provided by a connected external reference frequency generator, without involving a frequency multiplier circuit. And at a speed of the incoming information stream of 1 Mbit / s, a pulse generator with a frequency of hundreds of MHz is already needed. Such high frequency values cannot be ensured by connecting an external generator due to the significant capacity of input output 1. In such cases, a frequency multiplier circuit is needed. The use of high frequency is due to an increase in the resolution of the phase detector 5.
Для реализации предложенного устройства используются логические, дискретные, цифровые схемы без аналоговых схем, что позволяет выполнить его в виде компактной интегральной микросхемы.To implement the proposed device, logical, discrete, digital circuits without analog circuits are used, which allows it to be implemented as a compact integrated circuit.
Источники информацииInformation sources
1. «Сети синхронизации: сценарии взаимодействия» - Николай Бирюков, Наталья Триска. www.seti.com.ua1. “Synchronization networks: interaction scenarios” - Nikolay Biryukov, Natalya Triska. www.seti.com.ua
2. Стандарты интерфейсов RS-232, RS-485.2. Standards of interfaces RS-232, RS-485.
3. RU 2110158 С1, 27.04.1998, H04L 7/033, Н04В 1/10.3. RU 2110158 C1, 04/27/1998, H04L 7/033, Н04В 1/10.
4. RU 2127955 С1, 20.03.1999, H04L 7/033, H03L 7/08.4. RU 2127955 C1, 03.20.1999, H04L 7/033, H03L 7/08.
5. RU 2138907 С1, 27.09.1999, H03L 7/12, H04L 7/033.5. RU 2138907 C1, 09/27/1999, H03L 7/12, H04L 7/033.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011111689/08A RU2446592C1 (en) | 2011-03-28 | 2011-03-28 | Device for automatic adjustment of incoming data rate of asynchronous data stream |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011111689/08A RU2446592C1 (en) | 2011-03-28 | 2011-03-28 | Device for automatic adjustment of incoming data rate of asynchronous data stream |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2446592C1 true RU2446592C1 (en) | 2012-03-27 |
Family
ID=46031037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2011111689/08A RU2446592C1 (en) | 2011-03-28 | 2011-03-28 | Device for automatic adjustment of incoming data rate of asynchronous data stream |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2446592C1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2138907C1 (en) * | 1996-12-24 | 1999-09-27 | Самсунг Электроникс Ко., Лтд. | Device for synchronization of digital receiver |
| RU2167493C1 (en) * | 2000-02-07 | 2001-05-20 | Пензенский технологический институт | Synchronizing device |
| RU2298878C2 (en) * | 2002-11-07 | 2007-05-10 | Нокиа Корпорейшн | Transport-format data transfer |
| RU2337474C2 (en) * | 2004-04-22 | 2008-10-27 | Моторола, Инк., Э Корпорейшн Оф Дзе Стейт Оф Делавэр | System of automatic frequency tuning by delay |
| EP2053755A1 (en) * | 2007-10-25 | 2009-04-29 | Commissariat A L'energie Atomique | Method of and apparatus for synchronisation |
-
2011
- 2011-03-28 RU RU2011111689/08A patent/RU2446592C1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2138907C1 (en) * | 1996-12-24 | 1999-09-27 | Самсунг Электроникс Ко., Лтд. | Device for synchronization of digital receiver |
| RU2167493C1 (en) * | 2000-02-07 | 2001-05-20 | Пензенский технологический институт | Synchronizing device |
| RU2298878C2 (en) * | 2002-11-07 | 2007-05-10 | Нокиа Корпорейшн | Transport-format data transfer |
| RU2337474C2 (en) * | 2004-04-22 | 2008-10-27 | Моторола, Инк., Э Корпорейшн Оф Дзе Стейт Оф Делавэр | System of automatic frequency tuning by delay |
| EP2053755A1 (en) * | 2007-10-25 | 2009-04-29 | Commissariat A L'energie Atomique | Method of and apparatus for synchronisation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI547120B (en) | Backchannel communications for initialization of high-speed networks | |
| CA1055171A (en) | Digital time-division multiplexing system | |
| US8559581B2 (en) | CDR circuit, reception apparatus, and communication system | |
| CN103650406A (en) | Apparatus for synchronizing a data handover between a first clock domain and a second clock domain | |
| US8923347B2 (en) | Data transmission involving multiplexing and demultiplexing of embedded clock signals | |
| WO2020150187A1 (en) | Sampling point identification for low frequency asynchronous data capture | |
| CN101449507B (en) | Clock recovering device and method for clock recovery | |
| US20070291891A1 (en) | System and method for adjusting the phase of a frequency-locked clock | |
| US10797852B2 (en) | Frame synchronization | |
| CN101534186A (en) | Digital smoothing circuit and method for utilizing digital smoothing circuit to extract clock from Ethernet signals | |
| RU2446592C1 (en) | Device for automatic adjustment of incoming data rate of asynchronous data stream | |
| EP4125230B1 (en) | Low latency network device and method for treating received serial data | |
| RU110888U1 (en) | DEVICE FOR AUTOMATIC SPEED ADJUSTMENT OF ACCESSIBLE DATA OF ASYNCHRONOUS INFORMATION FLOW | |
| CN103414452A (en) | Clock data recovery device and electronic device | |
| US3564425A (en) | Phase correcting circuit | |
| CN109150287B (en) | Incoherent clock domain management method based on equal frame frequency transmission | |
| CN102064826B (en) | All-digital clock generation circuit and all-digital clock generation method | |
| US5276859A (en) | Accelerated token ring network | |
| US3476878A (en) | Time-division synchronous system for a plurality of synchronous telegraph circuits | |
| CN101540717B (en) | Transmission equipment and method for service transmission therein | |
| CN103686215A (en) | Grouping sending and receiving device and descramble system | |
| JPH10257038A (en) | Clock synchronization system | |
| US11943728B2 (en) | Clock synchronization for high speed asynchronous serial interfaces | |
| CN112953669B (en) | Method and system for improving timestamp precision | |
| EP1819076B1 (en) | Controlling an accumulation of timing errors in a synchronous system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20140329 |