RU2427881C1 - Система управления вводом-выводом данных - Google Patents

Система управления вводом-выводом данных Download PDF

Info

Publication number
RU2427881C1
RU2427881C1 RU2010109821/08A RU2010109821A RU2427881C1 RU 2427881 C1 RU2427881 C1 RU 2427881C1 RU 2010109821/08 A RU2010109821/08 A RU 2010109821/08A RU 2010109821 A RU2010109821 A RU 2010109821A RU 2427881 C1 RU2427881 C1 RU 2427881C1
Authority
RU
Russia
Prior art keywords
output
input
interface unit
bus arbiter
register
Prior art date
Application number
RU2010109821/08A
Other languages
English (en)
Inventor
Анастасия Викторовна Калмакова (RU)
Анастасия Викторовна Калмакова
Тимофей Леонидович Коршунов (RU)
Тимофей Леонидович Коршунов
Валентин Павлович Алёхин (RU)
Валентин Павлович Алёхин
Леонид Павлович Коршунов (RU)
Леонид Павлович Коршунов
Original Assignee
Леонид Павлович Коршунов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Леонид Павлович Коршунов filed Critical Леонид Павлович Коршунов
Priority to RU2010109821/08A priority Critical patent/RU2427881C1/ru
Application granted granted Critical
Publication of RU2427881C1 publication Critical patent/RU2427881C1/ru

Links

Abstract

Изобретение относится к вычислительной технике. Технический результат заключается в устранении зависимости объема данных, необходимого для проведения исследования, от физического объема блока памяти. Указанный технический результат достигается тем, что система управления вводом-выводом данных содержит ЭВМ, первый блок сопряжения, второй блок сопряжения, три регистра, блок памяти, селектор, три счетчика, арбитр шины, входную и выходную шины. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано при проектировании систем управления исследовательскими процессами, в частности, при разработке автоматизированного комплекса, предназначенного для определения физико-механических свойств материалов методом кинетического индентирования.
Известно устройство для управления выводом данных в старт-стопном режиме [1]. Известно также устройство для управления выводом данных в старт-стопном режиме, представляющее собой наиболее близкое техническое решение к заявленному предлагаемому изобретению [2].
Недостатком этого устройства является ограничение числа циклов индентирования в исследовательских процессах, когда необходимый объем данных для всего числа циклов превышает физический объем блока памяти.
Целью предлагаемого изобретения является устранение зависимости объема данных, необходимого для проведения исследования, от физического объема блока памяти.
Поставленная цель достигается тем, что в систему управления вводом-выводом данных, содержащую первый блок 3 сопряжения, второй блок 2 сопряжения, регистр 5 и блок 7 памяти, причем первый вход регистра 5 подключен к первому выходу первого блока 3 сопряжения, а выход - к первому входу блока 7 памяти, второй выход второго блока 2 сопряжения и вход первого блока 3 сопряжения связаны между собой, дополнительно подключены ЭВМ 1, первый и второй дополнительные регистры 10 и 12, соответственно. В систему управления вводом-выводом данных также подключены селектор 8, первый и второй счетчики 6 и 11, соответственно, реверсивный счетчик 9, арбитр 4 шины, входная и выходная шины 13 и 14, соответственно. Двунаправленный вход/выход ЭВМ 1 объединен с двунаправленным входом/выходом второго блока 2 сопряжения, первый вход второго блока 2 сопряжения подключен к инверсному выходу второго дополнительного регистра 12, второй вход второго блока 2 сопряжения соединен с третьим выходом первого блока 3 сопряжения. Вход первого блока 3 сопряжения объединен с вторым выходом второго блока 2 сопряжения, первый выход первого блока 3 сопряжения подключен к первому входу регистра 5, второй выход первого блока 3 сопряжения соединен с вторым входом регистра 5 и первым входом арбитра 4 шины. Выход регистра 5 объединен с первым входом блока 7 памяти, выход блока 7 памяти подключен к первому входу первого дополнительного регистра 10. Первый выход арбитра 4 шины соединен с вторым входом первого дополнительного регистра 10 и входом второго счетчика 11, выход второго счетчика 11 объединен с первым входом селектора 8, второй вход селектора 8 подключен к выходу первого счетчика 6, третий вход селектора 8 соединен с третьим выходом арбитра 4 шины, выход селектора 8 объединен с вторым входом блока 7 памяти. Второй вход арбитра 4 шины подключен к второму выходу второго блока 2 сопряжения, второй выход арбитра 4 шины соединен с входом первого счетчика 6, четвертый выход арбитра 4 шины объединен с первым входом реверсивного счетчика 9, пятый выход арбитра 4 шины подключен к второму входу реверсивного счетчика 9. Выход реверсивного счетчика 9 соединен с первым входом второго дополнительного регистра 12, третий выход второго блока 2 сопряжения объединен с вторым входом второго дополнительного регистра 12. Выход первого дополнительного регистра 10 подключен к выходной шине 14, шестой выход арбитра 4 шины соединен с третьим входом блока 7 памяти, третий вход арбитра 4 шины объединен с входной шиной 13.
Рассмотрим работу системы управления вводом-выводом данных на ее конкретном применении в составе автоматизированного комплекса, предназначенного для определения физико-механических свойств материалов методом кинетического индентирования.
В качестве ЭВМ 1 применена персональная ЭВМ, совместимая с IBM PC и имеющая слот расширения PCI. Аппаратные средства второго блока 2 сопряжения обеспечивают обмен данными с ЭВМ 1 по протоколу обмена PCI через двунаправленный вход/выход и представляют собой область портов ввода-вывода. По шине, связывающей двунаправленные входы/выходы ЭВМ 1 и второго блока 2 сопряжения, передаются коды адреса, данных и команд, а также сигналы управления.
В начале цикла индентирования управляющая этим циклом программа, запущенная в ЭВМ 1, выдает в порт вывода, логический номер которого аппаратно присвоен блоку 7 памяти, первый байт (слово). Принятые код данных первого байта (слова) и код номера порта вывода вторым блоком 2 сопряжения поступают на вход первого блока 3 сопряжения в сопровождении синхронизирующего сигнала, сформированного вторым блоком 2 сопряжения. После дешифрации кода номера порта вывода первым блоком 3 сопряжения последний устанавливает на первом входе регистра 5 код данных первого байта (слова) и выдает на второй вход второго блока 3 сопряжения подтверждающий завершение операции передачи кода данных сигнал. После этого первый блок 3 сопряжения формирует на своем втором выходе сигнал, который записывает код данных первого байта (слова) в регистр 5, а также устанавливает на первом входе арбитра 4 шины запрос на запись этого кода данных с выхода регистра 5 в блок 7 памяти. С первого выхода второго блока 2 сопряжения на второй вход арбитра 4 поступают импульсы частоты синхронизации шины PCI, необходимые для функционирования арбитра 4 шины. Арбитр 4 шины, получив запрос на запись кода данных первого байта (слова) в блок 7 памяти, устанавливает такой логический уровень на третьем входе селектора 8, при котором код с выхода первого счетчика 6 поступит на второй вход (адресный) блока 7 памяти. Далее арбитр 4 шины установит на третьем входе блока 7 памяти сигнал, который обеспечит запись кода данных первого байта (слова) с первого входа (вход данных) блока 7 памяти по адресу, код которого находится на втором входе этого же блока. По окончании записи кода данных первого байта (слова) в блок 7 памяти арбитр 4 шины формирует на своем втором выходе импульс, который увеличит величину выходного кода первого счетчика 6 на "единицу", т.е. по каждому циклу записи выполняется автоинкремент кода адреса записи. Также арбитр 4 шины на своем четвертом выходе сформирует импульс, который увеличит величину выходного кода реверсивного счетчика 9 на "единицу". Все последующие циклы записи аналогичны описанному выше. После завершения записи всего массива кодов данных, не превышающего по величине максимальной емкости блока 7 памяти, выходной код первого счетчика 6 будет равен коду адреса последней записи в блок 7 памяти плюс "единица", а выходной код реверсивного счетчика 9 будет равен коду величины количества записанных в блок 7 байт (слов) кодов данных.
Во время процесса индентирования с входной шины 13 на третий вход арбитра 4 шины поступают метки времени как запросы на чтение кодов данных из блока 7 памяти. Получив такой запрос, арбитр 4 шины устанавливает на третьем входе селектора 8 такой логический уровень, при котором код с выхода второго счетчика 11 поступит на второй вход блока 7 памяти. Отсутствие сигнала на третьем входе блока 7 памяти предполагает режим чтения памяти и на выходе будет установлен считанный из выбранной ячейки памяти предварительно записанный туда код данных байта (слова). Далее арбитр 4 шины формирует на своем первом выходе сигнал, который записывает код данных с выхода блока 7 памяти в первый дополнительный регистр 10, а также увеличивает на "единицу" выходной код второго счетчика 11, т.е. по каждому циклу чтения выполняется автоинкремент кода адреса чтения. Также арбитр 4 шины формирует на своем пятом выходе сигнал, который уменьшает выходной код реверсивного счетчика 9 на "единицу". Последующие циклы чтения памяти аналогичны описанному выше. Коды данных по выходной шине 14 в конкретном применении подаются на цифровые входы цифроаналогового преобразователя, входящего в состав генератора силы (на чертеже не показан).
Если для проведения цикла индентирования требуется количество данных, превышающее емкость блока 7 памяти, обмен данными происходит следующим образом. Начальная запись кодов данных в блок 7 памяти аналогична описанной выше, при этом в блок 7 памяти записывается часть общего количества кодов данных, численно не превышающая максимальной емкости блока 7 памяти. В процессе индентирования и соответственно чтении кодов данных из блока 7 памяти по меткам времени величина кода на выходе реверсивного счетчика 9 уменьшается на "единицу" по каждой метке времени. Управляющая программа в ЭВМ 1 периодически обращается в режиме чтения к порту ввода, адрес которого аппаратно присвоен второму дополнительному регистру 12, при этом второй блок 2 сопряжения формирует на своем третьем выходе сигнал, который разрешает передачу кода с инверсного выхода второго дополнительного регистра 12 через второй блок 2 сопряжения в ЭВМ 1. Этот код представляет собой код количества свободных ячеек памяти в блоке 7 памяти. Управляющая программа в ЭВМ 1, получив этот код, организует запись следующей части массива данных, численно равной (или меньше) количеству свободных ячеек памяти в блоке 7 памяти. Периодическая запись в блок 7 памяти продолжается до полного завершения процесса индентирования. Таким образом, максимальный объем кодов данных, необходимых для цикла индентирования, не зависит от емкости блока 7 памяти, т.е. время циклов индентирования не ограничено.
Источники информации
[1] Патент Великобритании, G4A, №1264096, 1972.
[2] Авторское свидетельство СССР, кл. G06F 3/04, №583423, 1976.

Claims (1)

  1. Система управления вводом-выводом данных, содержащая первый блок сопряжения, второй блок сопряжения, регистр и блок памяти, причем первый вход регистра подключен к выходу первого блока сопряжения, а выход - к входу блока памяти, второй выход второго блока сопряжения и вход первого блока сопряжения связаны между собой, отличающаяся тем, что в нее дополнительно введены ЭВМ, первый и второй дополнительные регистры, селектор, первый и второй счетчики, реверсивный счетчик, арбитр шины, входная и выходная шины, при этом двунаправленный вход/выход ЭВМ подключен к двунаправленному входу/выходу второго блока сопряжения, первый вход второго блока сопряжения подключен к инверсному выходу второго дополнительного регистра, второй вход второго блока сопряжения соединен с третьим выходом первого блока сопряжения, вход первого блока сопряжения объединен с вторым выходом второго блока сопряжения, первый выход первого блока сопряжения подключен к первому входу регистра, второй выход первого блока сопряжения соединен с вторым входом регистра и первым входом арбитра шины, выход регистра объединен с первым входом блока памяти, выход блока памяти подключен к первому входу первого дополнительного регистра, первый выход арбитра шины соединен с вторым входом первого дополнительного регистра и входом второго счетчика, выход второго счетчика объединен с первым входом селектора, второй вход селектора подключен к выходу первого счетчика, третий вход селектора соединен с третьим выходом арбитра шины, выход селектора объединен с вторым входом блока памяти, второй вход арбитра шины подключен к первому выходу второго блока сопряжения, второй выход арбитра шины соединен с входом первого счетчика, четвертый выход арбитра шины объединен с первым входом реверсивного счетчика, пятый выход арбитра шины подключен к второму входу реверсивного счетчика, шестой выход арбитра шины объединен с третьим входом блока памяти, выход реверсивного счетчика соединен с первым входом второго дополнительного регистра, третий выход второго блока сопряжения объединен с вторым входом второго дополнительного регистра, входная шина подключена к третьему входу арбитра шины, выходная шина соединена с выходом первого дополнительного регистра.
RU2010109821/08A 2010-03-17 2010-03-17 Система управления вводом-выводом данных RU2427881C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2010109821/08A RU2427881C1 (ru) 2010-03-17 2010-03-17 Система управления вводом-выводом данных

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2010109821/08A RU2427881C1 (ru) 2010-03-17 2010-03-17 Система управления вводом-выводом данных

Publications (1)

Publication Number Publication Date
RU2427881C1 true RU2427881C1 (ru) 2011-08-27

Family

ID=44756883

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2010109821/08A RU2427881C1 (ru) 2010-03-17 2010-03-17 Система управления вводом-выводом данных

Country Status (1)

Country Link
RU (1) RU2427881C1 (ru)

Similar Documents

Publication Publication Date Title
CN108074593B (zh) 用于非易失性存储器的接口
US9978430B2 (en) Memory devices providing a refresh request and memory controllers responsive to a refresh request
US6795899B2 (en) Memory system with burst length shorter than prefetch length
US20080151622A1 (en) Command-based control of NAND flash memory
US5287457A (en) Computer system DMA transfer
KR20140103048A (ko) 낮은 레벨 프로그래밍 가능한 시퀀서와 조합한 범용 프로그래밍 가능한 프로세서를 사용한 비휘발성 메모리 채널 제어
US10078568B1 (en) Debugging a computing device
US7779174B2 (en) Method and apparatus for dynamically changing burst length using direct memory access control
CN104021099B (zh) 一种控制数据传输的方法及dma控制器
CN115113799A (zh) 主机命令的执行方法及装置
TW201344444A (zh) 主機板及應用於該主機板的資料處理方法
US7685343B2 (en) Data access method for serial bus
CN114518902A (zh) 一种内存定序器系统和应用该系统的内存定序方法
RU2427881C1 (ru) Система управления вводом-выводом данных
CN107608927B (zh) 一种支持全功能的lpc总线主机端口的设计方法
TWI719880B (zh) 寫入頁面群組的資料到閃存模組的裝置及方法
CN114641764A (zh) 总线系统及操作总线系统的方法
EP0382342B1 (en) Computer system DMA transfer
US8402233B2 (en) Method and apparatus for high throughput mass storage device interface in a microprocessor for handheld systems
KR20020012032A (ko) 버스 시스템 및 그 커맨드 전달방법
JP6104065B2 (ja) 複数のブロックの書き込み制御を用いるメモリ・システム、装置、および方法
US11687237B2 (en) Memory device status push within memory sub-system
TWI787110B (zh) 寫入資料到閃存記憶體的方法及裝置
KR101266128B1 (ko) 시스템온칩, 마이크로컨트롤러, 이를 포함하는 전자 장치 및 시스템온칩의 통신 방법
CN102063269B (zh) 一种实现磁盘阵列双控制器通讯的方法及系统

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20170318