RU2347272C1

RU2347272C1 - Устройство для определения оптимального периода технического обслуживания изделия

Info

Publication number: RU2347272C1
Application number: RU2007121226/09A
Authority: RU
Inventors: Владимир Дмитриевич Гришин (RU); Владимир Дмитриевич Гришин; шов Александр Николаевич Кудр (RU); Александр Николаевич Кудряшов; Дмитрий Валерьевич Тимошенко (RU); Дмитрий Валерьевич Тимошенко
Priority date: 2007-06-06
Filing date: 2007-06-06
Publication date: 2009-02-20
Also published as: RU2007121226A

Abstract

Изобретение относится к вычислительной технике, в частности к устройствам контроля. Оно может быть использовано в научных исследованиях и практике эксплуатации для определения оптимальных сроков технического обслуживания изделий. Техническим результатом, на достижение которого направлено данное изобретение, является повышение точности и функциональных возможностей устройства. Технический результат достигается за счет того, что в устройство введены: второй блок перемножения, второй блок деления и четвертый элемент задержки, а также изменен ряд межблочных и межэлементных связей. Преимуществом предлагаемого устройства является то, что определение оптимального периода обслуживания изделия осуществляется с учетом фактора его старения и времени, отведенного на его техническое обслуживание. 1 ил.

Description

Изобретение относится к вычислительной технике, в частности к устройствам контроля. Оно может быть использовано в научных исследованиях и практике эксплуатации для определения оптимальных сроков технического обслуживания изделий.

Известно устройство [1], позволяющее определять оптимальные по критерию минимума коэффициента простоя сроки технического обслуживания изделий. Его недостатком является ограниченная область применения, так как оно ориентировано на изделия с постоянной интенсивностью отказов. Устройства [2, 3] предназначены для определения периодов обслуживания, обеспечивающих максимально возможную готовность изделий к применению с учетом изменений интенсивности их отказов в процессе эксплуатации. При этом полагается, что функция λ(t) интенсивности отказов на интервале одного цикла обслуживания остается постоянной, а ее значение изменяется при переходе к каждому очередному циклу обслуживания. Таким образом, вместо непрерывно возрастающей функции λ(t) используется ее кусочно-постоянная аппроксимация, что снижает точность определения оптимального значения периода обслуживания. Кроме того, устройства [2, 3] не позволяют учитывать возможные ограничения на время обслуживания изделия, что сужает их функциональные возможности.

Наиболее близким по технической сущности к заявляемому изобретению является устройство [4], содержащее два таймера, пять сумматоров, блок перемножения, блок нелинейности, четыре элемента памяти, интегратор, блок деления, три элемента задержки, два триггера, элемент ИЛИ, два компаратора и три ключа. Ему присущи те же недостатки, что и устройствам [2, 3].

Целью заявляемого технического решения является повышение точности и функциональных возможностей устройства. Цель достигается путем реализации математической модели, позволяющей учитывать непрерывный характер изменения во времени функции отказов изделия и ограничения на время его технического обслуживания.

Критерием оптимизации периодов обслуживания является минимум коэффициента простоя при заданном допустимом значении времени технического обслуживания изделия.

Процесс обслуживания изделий имеет циклический характер. Продолжительность цикла обслуживания определяется следующим соотношением:

или

где τ - период обслуживания;

- среднее время контроля работоспособности;

- среднее время предупредительной профилактики;

- среднее время аварийно-восстановительных работ;

Р(τ) - вероятность безотказной работы изделия за время τ.

Контроль и оценка технического состояния изделия осуществляются в плановые сеансы с периодом τ. В связи с этим, на интервале времени между сеансами контроля изделие может быть не только работоспособным, но и находиться в состоянии скрытого отказа. Поэтому имеют место соотношения:

где

- среднее время работоспособного состояния, а

- среднее время пребывания изделия в отказе на периоде τ.

Значение

определяется по формуле

Если результаты контроля покажут, что изделие работоспособно, то проводится предупредительная профилактика. Если же оно окажется неработоспособно, то будут проведены ремонтно-восстановительные работы.

При проведении операций контроля, профилактики и ремонтно-восстановительных работ, а также при нахождении в состоянии отказа изделие не может применяться по назначению, то есть изделие простаивает. Время простоя на интервале одного цикла обслуживания составляет

Комплексным показателем качества функционирования изделия является коэффициент простоя, который определяется как отношение времени простоя изделия на интервале цикла обслуживания к длительности этого цикла, то есть

.

Используя соотношения (1, 2, 3, 4), получим

Из (5) видно, что коэффициент простоя является функцией не только периода обслуживания τ, но и безотказности изделия Р(τ). Известно, что важнейшим параметром безотказности является интенсивность отказов. Теория и практика эксплуатации широкого класса обслуживаемых изделий показывают, что старение изделий сопровождается увеличением этой интенсивности. Функция к_пр(τ) при некотором (оптимальном) значении периода τ* имеет глобальный экстремум. Отклонение значения периода обслуживания от оптимального в сторону больших или меньших значений приводит к увеличению коэффициента простоя. Кроме того, возрастание интенсивности отказов сопровождается смещением оптимального периода обслуживания в сторону меньших значений. Поэтому каждое очередное оптимальное значение необходимо определять с учетом изменения этой интенсивности.

Известно, что время между соседними отказами является непрерывной случайной величиной. Для изделий с выраженным фактором старения это время может описываться законом распределения Рэлея. При этом интенсивность отказов λ(t) и вероятность безотказной работы изделия Р(τ) определяются так [5]: λ(τ)=τ/σ², Р(τ)=ехр{-τ²/2σ²}, где σ - параметр распределения Рэлея.

Введем следующее обозначение: k=2σ², тогда

В практике эксплуатации изделий возможны обстоятельства, заставляющие ограничивать время технического обслуживания изделия, то есть накладывается ограничение следующего вида:

В связи с изложенным задачу определения оптимального периода технического обслуживания изделия запишем в следующем виде:

Предложенная математическая модель может быть реализована аппаратурно с помощью предлагаемого устройства.

На чертеже показана схема устройства.

Устройство содержит: блок памяти 1; блоки деления 2, 18; блок нелинейности 3; блоки перемножения 4, 9; интегратор 5; вычитатель 6 (эквивалент сумматора 6 прототипа); элементы задержки 7, 15, 20, 21; таймер 8; сумматоры 10, 12, 14; триггер 11; компараторы 13, 19; мультивибратор 16 (эквивалент второго триггера 14 прототипа); элемент ИЛИ 17; элементы памяти 22, 23, 24; ключи 25, 26, 27.

Блок памяти 1 включает в себя четыре элемента памяти, аналогичные элементу памяти 4 прототипа. Каждый из четырех элементов обеспечивает хранение и выдачу на функциональные блоки устройства одной из его входных величин (исходных данных). С точки зрения отличительных признаков, будем считать, что блок памяти 1 заявляемого устройства эквивалентен элементу памяти 4 прототипа.

Устройство работает следующим образом.

С первых четырех входов устройства в соответствующие элементы хранения данных блока памяти 1 вводятся исходные данные: k=2σ²,

,

. По сигналу «Пуск», поступающему с пятого входа устройства, триггер 11 устанавливается в единичное состояние. Единичный потенциал триггера 11 передается на пятый вход блока памяти 1, обеспечивая поступление на его выходы (считывание) исходных данных. Сигнал «Пуск», задержанный вторым элементом задержки 15, запускает в работу таймер 8 (генератор линейно изменяющегося напряжения). Выходной сигнал τ таймера 8 поступает непосредственно на первые входы интегратора 5, вычитателя 6 и на оба входа второго блока перемножения 4, а через первый элемент задержки 7 - на информационный вход первого элемента памяти 22. Во втором блоке перемножения 4 реализуется возведение в квадрат значения входного сигнала τ, полученный результат τ² передается на второй вход второго блока деления 2. С первого выхода блока памяти 1 на первый вход второго блока деления 2 поступает значение параметра k=2σ². Результат деления τ²/k из второго блока деления 2 передается в блок нелинейности 3, где формируется функция Р(τ) в соответствии с (6). Выходной сигнал Р(τ) блока нелинейности 3 подается на вторые входы интегратора 5 и первого блока перемножения 9. В интеграторе 5 формируется значение

в соответствии с (3) и передается на вторые входы вычитателя 6 и третьего сумматора 14. В вычитателе 6 определяется значение длительности отказа

согласно (2) и передается на второй вход второго сумматора 12. В первом блоке перемножения 9 реализуется произведение величины

, поступающей со второго выхода блока памяти 1 и Р(τ). Полученный результат

передается на второй вход первого сумматора 10, на первый вход которого с третьего выхода блока памяти 1 поступает значение

. Результат сложения, соответствующий согласно (7) вычисленному значению

, с выхода первого сумматора 10 поступает на первые входы второго сумматора 12 и первого компаратора 13. Во втором сумматоре 12 реализуется соотношение (4), то есть определяется вычисленное значение

. Выходной сигнал второго сумматора 12 передается непосредственно на первый вход третьего сумматора 14 и на вход делимого первого блока деления 18, а через четвертый элемент задержки 21 - на информационный вход третьего элемента памяти 24. В третьем сумматоре 14 реализуется сумма, соответствующая длительности

цикла обслуживания (1) изделия и передается на вход делителя первого блока деления 18. В первом блоке деления 18 вычисляется значение коэффициента простоя к_пр(τ) согласно соотношения (5). Полученный результат из первого блока деления 18 передается непосредственно на первый вход второго компаратора 19, а через третий элемент задержки 20 - на второй вход компаратора 19 и на информационный вход второго элемента памяти 23. В компараторе 19 осуществляется сравнение текущего значения коэффициента простоя и предшествующего ему значения, поступившего с третьего элемента задержки 20. Как только текущее значение к_пр(τ) окажется больше предыдущего, на выходе второго компаратора 19 появится управляющий сигнал, свидетельствующий об определении периода технического обслуживания, при котором коэффициент простоя к_пр(τ) достигает минимума. Так будет, если раньше не произойдет другое событие - появление управляющего сигнала на выходе первого компаратора 13, а появляется он в случае, если вычисленное значение

окажется больше

допустимого. Сигнал, соответствующий

поступает на второй вход первого компаратора 13 с четвертого выхода блока памяти 1. Таким образом, появление выходного сигнала любого из компараторов 13 или 19 означает завершение решения поставленной задачи (8). Далее осуществляется выдача полученных результатов счета на выходы устройства. Выходной сигнал одного из компараторов 13 или 19 проходит через элемент ИЛИ 17 и инициирует выдачу мультивибратором 16 управляющего воздействия. По этому воздействию происходит сброс в ноль таймера 8, триггер 11 переводится в нулевое состояние, поэтому выдача блоком памяти 1 исходных данных прекращается. Кроме того, выходной сигнал мультивибратора 16, поступая на управляющие входы ключей 25, 26, 27 и элементов памяти 22, 23, 24, открывает первый 25, второй 26 и третий 27 ключи, а также обеспечивает считывание данных из первого 22, второго 23, и третьего 24 элементов памяти. В итоге вычисленное оптимальное значение τ* периода технического обслуживания изделия с выхода первого элемента памяти 22 поступит на информационный вход первого ключа 25, а с выхода ключа 25 - на первый выход устройства.

Вычисленное значение к_пр(τ*) коэффициента простоя с выхода второго элемента памяти 23 передается на информационный вход второго ключа 26 и далее с выхода этого ключа 26 - на второй выход устройства.

Значение времени

, соответствующее периоду τ* обслуживания, с выхода третьего элемента памяти 24 поступает на информационный вход третьего ключа 27, а с выхода этого ключа 27 - на третий выход устройства. На этом работа устройства заканчивается. В завершении отметим, что время задержки элементов 7, 20 и 21 соответствует требуемой точности определения оптимального значения периода технического обслуживания изделия. Время задержки элемента 15 должно обеспечивать поступление исходных данных на выходы блока памяти 1 к началу работы таймера 8.

Положительный эффект, который дает предлагаемое техническое решение, состоит в том, что устройство позволяет определять значения периодов обслуживания изделия, обеспечивающие минимизацию коэффициента простоя с учетом допустимой продолжительности технического обслуживания и возрастания интенсивности отказов в связи со старением этого изделия в процессе эксплуатации.

Источники информации

1. Г.Н.Воробьев, В.Д.Гришин, В.А.Денченков. А.С. СССР №1320825, М. Кл.⁴G07C 3/08, 1987.

2. Г.Н.Воробьев, В.Д.Гришин, В.Т.Доможиров, А.Н.Тимофеев. А.С. СССР №1773199, М. Кл.⁵G07C 3/08, 1990.

3. В.Д.Гришин, А.Н.Тимофеев, М.Ю.Туркин. А.С. СССР №1711208, М.Кл.⁵G07C 3/08, 1992.

4. В.Д.Гришин, Ю.С.Мануйлов, А.Н.Щенев. Патент РФ №2206123 М. Кл.⁷G07C 3/08, 2003.

5. А.М.Половко. Основы теории надежности, - М: Наука, 1964.

6. И.М.Тетельбаум, Ю.Р.Шрейдер. 400 схем для АВМ. - М: Энергия, 1978.

Claims

Устройство для определения оптимального периода технического обслуживания изделия, содержащее второй элемент задержки, триггер, выход которого соединен с пятым входом блока памяти, четвертый вход которого является четвертым входом устройства, первым выходом которого является выход первого ключа, управляющий вход которого соединен непосредственно с управляющими входами первого, второго и третьего элементов памяти второго и третьего ключей, а через соединенные последовательно мультивибратор и элемент ИЛИ - с выходом первого компаратора, информационный вход первого ключа связан с выходом первого элемента памяти, информационный вход которого через первый элемент задержки подключен к выходу таймера и к первому входу вычитателя, второй вход которого через интегратор связан непосредственно с выходом блока нелинейности и со вторым входом первого блока перемножения, выход которого подключен ко второму входу первого сумматора, выход которого соединен с первым входом второго сумматора, а выход вычитателя подключен ко второму входу второго сумматора, выход которого соединен с входом делимого первого блока деления, вход делителя которого связан с выходом третьего сумматора, а выход подключен непосредственно к первому входу второго компаратора и через третий элемент задержки ко второму входу второго компаратора и к информационному входу второго элемента памяти, выход третьего элемента памяти соединен с информационным входом третьего ключа, отличающееся тем, что в него введены второй блок перемножения, второй блок деления и четвертый элемент задержки, выход которого подключен к информационному входу третьего элемента памяти, а вход - к выходу второго сумматора и к первому входу третьего сумматора, второй вход которого подключен к выходу интегратора, первый вход которого соединен с выходом таймера и обоими входами второго блока перемножения, выход которого подключен ко второму входу второго блока деления, выход которого соединен с входом блока нелинейности, а первый вход - с первым выходом блока памяти, второй выход которого подключен к первому входу первого блока перемножения, а третий выход связан с первым входом первого сумматора, выход которого соединен с первым входом первого компаратора, второй вход которого подключен к четвертому выходу блока памяти, первый, второй и третий входы которого являются соответственно первым, вторым и третьим входами устройства, вторым выходом которого является выход второго ключа, информационный вход которого соединен с выходом второго элемента памяти, третьим выходом устройства является выход третьего ключа, а пятый вход соединен непосредственно с первым входом триггера и через второй элемент задержки с первым входом таймера, второй вход которого связан со вторым входом триггера и выходом мультивибратора, выход второго компаратора соединен со вторым входом схемы ИЛИ.