RU2007121226A

RU2007121226A - Устройство для определения оптимального периода технического обслуживания изделия

Info

Publication number: RU2007121226A
Application number: RU2007121226/09A
Authority: RU
Inventors: Владимир Дмитриевич Гришин (RU); Владимир Дмитриевич Гришин; Александр Николаевич Кудряшов (RU); Александр Николаевич Кудряшов; Дмитрий Валерьевич Тимошенко (RU); Дмитрий Валерьевич Тимошенко
Priority date: 2007-06-06
Filing date: 2007-06-06
Publication date: 2008-12-20
Also published as: RU2347272C1

Abstract

Устройство для определения оптимального периода технического обслуживания изделия, содержащее второй элемент задержки, триггер, выход которого соединен с пятым выходом блока памяти, четвертый вход которого является четвертым входом устройства, первым выходом которого является выход первого ключа, управляющий вход которого соединен непосредственно с управляющими входами первого, второго и третьего элементов памяти второго и третьего ключей, а через соединенные последовательно мультивибратор и элемент ИЛИ - с выходом первого компаратора, информационный вход первого ключа связан с выходом первого элемента памяти, информационный вход которого через первый элемент задержки подключен к выходу таймера и к первому входу вычитателя, второй вход которого через интегратор связан непосредственно с выходом блока нелинейности и через соединенные последовательно первый блок перемножения и первый сумматор - с первым входом второго сумматора, а выход подключен ко второму входу второго сумматора, выход которого соединен с входом делимого первого блока деления, вход делителя которого связан с выходом третьего сумматора, а выход подключен непосредственно к первому входу второго компаратора и через третий элемент задержки ко второму входу второго компаратора и к информационному входу второго элемента памяти, выход третьего элемента памяти соединен с информационным входом третьего ключа, отличающееся тем, что в него введены второй блок перемножения, второй блок деления и четвертый элемент задержки, выход которого подключен к информационному входу третьего элемента памяти, а вход - к выходу второго сумматора непос

Claims

Устройство для определения оптимального периода технического обслуживания изделия, содержащее второй элемент задержки, триггер, выход которого соединен с пятым выходом блока памяти, четвертый вход которого является четвертым входом устройства, первым выходом которого является выход первого ключа, управляющий вход которого соединен непосредственно с управляющими входами первого, второго и третьего элементов памяти второго и третьего ключей, а через соединенные последовательно мультивибратор и элемент ИЛИ - с выходом первого компаратора, информационный вход первого ключа связан с выходом первого элемента памяти, информационный вход которого через первый элемент задержки подключен к выходу таймера и к первому входу вычитателя, второй вход которого через интегратор связан непосредственно с выходом блока нелинейности и через соединенные последовательно первый блок перемножения и первый сумматор - с первым входом второго сумматора, а выход подключен ко второму входу второго сумматора, выход которого соединен с входом делимого первого блока деления, вход делителя которого связан с выходом третьего сумматора, а выход подключен непосредственно к первому входу второго компаратора и через третий элемент задержки ко второму входу второго компаратора и к информационному входу второго элемента памяти, выход третьего элемента памяти соединен с информационным входом третьего ключа, отличающееся тем, что в него введены второй блок перемножения, второй блок деления и четвертый элемент задержки, выход которого подключен к информационному входу третьего элемента памяти, а вход - к выходу второго сумматора непосредственно и через третий сумматор к выходу интегратора, первый вход которого соединен с выходом таймера и обоими входами второго блока перемножения, выход которого подключен к входу делимого второго блока деления, выход которого соединен с входом блока нелинейности, а вход делителя - с первым выходом блока памяти, второй выход которого подключен к первому входу первого блока перемножения, а третий выход связан с первым входом первого сумматора, выход которого соединен с первым входом первого компаратора, второй вход которого подключен к четвертому выходу блока памяти, первый, второй и третий входы которого являются соответственно первым, вторым и третьим входами устройства, второй выход которого через второй ключ соединен с выходом второго элемента памяти, третьим выходом является выход третьего ключа, а пятый вход соединен непосредственно с первым входом триггера и через второй элемент задержки с первым входом таймера, второй вход которого связан со вторым входом триггера и выходом мультивибратора, выход второго компаратора соединен со вторым входом схемы ИЛИ.