RU2320006C2

RU2320006C2 - Device for solving optimization problems

Info

Publication number: RU2320006C2
Application number: RU2006112713/09A
Authority: RU
Inventors: ков Александр Николаевич Збин (RU); Александр Николаевич Збиняков; Михаил Викторович Королев (RU); Михаил Викторович Королев; В чеслав Михайлович Косухин (RU); Вячеслав Михайлович Косухин; пцев Сергей Николаевич Шл (RU); Сергей Николаевич Шляпцев; Сергей Алексеевич Кожухов (RU); Сергей Алексеевич Кожухов
Priority date: 2006-04-17
Filing date: 2006-04-17
Publication date: 2008-03-20

Abstract

FIELD: computer engineering, possible use for solving problems concerning determining amount of reserved elements, ensuring given level of system reliability while limiting costs of its manufacture.

SUBSTANCE: device contains input switchboard 1, control device 2, blocks 3₁, 3₂,..., 3_n for computing a probability of failure, blocks 4₁, 4₂,..., 4_N for computing costs, first 5₁, 5₂,..., 5_N-1 and second 8₁, 8₂,...,8_n-1 groups of adders, comparators 6₁, 6₂,..., 6_N-1, first 7₁, 7₂,...,7_N-1 and second 10₁, 10₂,...,10_N-1 groups of random access recording devices, elements "AND" 9₁, 9₂,...,9_N-1, indication block 11. The goal is achieved by introducing input switchboard, blocks for computing failure probability, blocks for computing costs, adders, comparators, first and second groups of random access recording devices, elements "AND" and indication block into prototype device.

EFFECT: automated detection of most efficient configuration for a system with set reliability level.

4 dwg, 3 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано для решения задач определения количества резервируемых элементов, обеспечивающих заданный уровень надежности системы при ограничении затрат на ее изготовление.The invention relates to computer technology and can be used to solve problems of determining the number of redundant elements that provide a given level of system reliability while limiting the cost of its manufacture.

Известно устройство для решения задач оптимизации [1], содержащее блок задания матрицы стоимости, блок задания матрицы сроков службы, блок выбора минимума, блок синхронизации, блок регистрации, сумматор, блок формирования комбинаций и блок сравнения, первый информационный вход которого является входом задания ограничения на величину стоимости системы, причем первый выход блока синхронизации подключен ко входу опроса блока сравнения, второй выход блока синхронизации подключен к входу признака записи блока регистрации, к-й (к=1, ..., Э, где Э - количество элементов в оптимизируемой системе) информационный вход которого является выходом варианта исполнения к-го элемента системы устройства, третий выход блока синхронизации подключен ко входу опроса блока выбора минимума, к-ый выход позиции минимального кода которого подключен ко входу разрешения изменения к-го числа блока формирования комбинаций, выход значения к-го числа которого подключен ко входу выбора элемента в к-ой строке блока задания матрицы сроков службы, к к-му информационному входу блока регистрации и к входу выбора элемента в к-ой строке блока задания матрицы стоимости, к-ый информационный выход которой подключен ко входу к-го слагаемого сумматора, выход которого подключен к второму информационному входу блока сравнения, выход признака «Больше» которого подключен к входу останова блока синхронизации, вход которого является входом пуска устройства, а четвертый выход блока синхронизации подключен к тактовому входу блока формирования комбинаций, причем к-ый информационный вход блока задания матрицы срока службы подключен к одноименному входу блока выбора минимума, а информационный выход которого является выходом стоимости системы устройства [1].A device for solving optimization problems [1], comprising a unit for setting a cost matrix, a unit for setting a matrix of service life, a unit for selecting a minimum, a synchronization unit, a registration unit, an adder, a unit for generating combinations and a comparing unit, the first information input of which is an input for setting a limit to the value of the system cost, and the first output of the synchronization unit is connected to the input of the polling unit of the comparison unit, the second output of the synchronization unit is connected to the input of the recording indicator of the registration unit, k-th (k = 1, ..., E, where E is the number of elements in the optimized system) whose information input is the output of the embodiment of the k element of the device system, the third output of the synchronization block is connected to the polling input of the minimum selection block, the kth output of the minimum code position of which is connected to the change permission input of the k block number the formation of combinations, the output of the value of the k-th number of which is connected to the input of the selection of the element in the k-th row of the block for setting the matrix of the service life, to the k-th information input of the registration block and to the input and the element in the k-th row of the unit for setting the cost matrix, the k-th information output of which is connected to the input of the k-th adder of the adder, the output of which is connected to the second information input of the comparison block, the output of the “More” flag is connected to the stop input of the synchronization block, the input of which is the start input of the device, and the fourth output of the synchronization unit is connected to the clock input of the combination forming unit, and the k-th information input of the job matrix setting unit is connected to the input of the same name and selecting a minimum, and an information output device which is the output value of the system [1].

Данное устройство-прототип позволяет решать задачи выбора состава элементов системы по максимальному сроку службы системы при ограничении затрат на ее изготовление. Однако данное устройство обладает узкими функциональными возможностями.This prototype device allows you to solve the problem of choosing the composition of the system elements for the maximum service life of the system while limiting the cost of its manufacture. However, this device has narrow functionality.

Технической задачей, решаемой данным изобретением, является разработка устройства для решения задач оптимизации, позволяющего определять количество резервируемых элементов, обеспечивающих заданный уровень надежности системы при ограничении затрат на ее изготовление.The technical problem solved by this invention is the development of a device for solving optimization problems, which allows to determine the number of redundant elements that provide a given level of system reliability while limiting the cost of its manufacture.

Поставленная цель достигается тем, что в устройстве для решения задач оптимизации, содержащем сумматор, блок сравнения (компаратор), блок синхронизации (устройство управления), дополнительно введены входная наборная панель, блоки вычисления вероятности отказа, блоки вычисления стоимости, сумматоры, компараторы, первая и вторая группы оперативных запоминающих устройств, элементы «И» и блок отображения.This goal is achieved by the fact that in the device for solving optimization problems containing an adder, a comparison unit (comparator), a synchronization unit (control device), an input typeset panel, failure probability calculation units, cost calculation units, adders, comparators, first and the second group of random access memory devices, the elements "And" and the display unit.

Первые входы всех блоков вычисления вероятности отказов и блоков вычисления стоимости подключены соответственно к первым и вторым выходам входной наборной панели, вход которой соединен с первым выходом устройства управления, второй выход которого подключен к второму входу блоков вычисления вероятности отказов, а пятый выход соединен с вторым входом блоков вычисления стоимости, выходы первого и второго из которых соединены соответственно с первым и вторым входом первого сумматора второй группы сумматоров, выход которого подключен к первому входу первого элемента «И», выход которого соединен с первым входом первого оперативно-запоминающего устройства второй группы оперативно-запоминающих устройств, выход которого соединен с первым входом j-го (j=2, ..., N-2, где N - количество блоков вычисления вероятности отказа, количество блоков вычисления стоимости) сумматора второй группы сумматоров, второй вход которого подключен к выходу m-го (m=3, ..., N-1) блока вычисления стоимости, а выход через первый вход j-го (j=2, ..., N-2) элемента «И» - к первому входу j-го (j=2, ..., N-2) оперативно-запоминающего устройства второй группы оперативно-запоминающих устройств, выход которого соединен с первым входом j+1-го сумматора второй группы сумматоров, второй вход которого подключен к выходу m+1-го блока вычисления стоимости, а выход через j+1-й элемент «И» к первому входу j+1-го оперативно-запоминающего устройства второй группы оперативно-запоминающих устройств, выход которого соединен с выходами всех оперативно-запоминающих устройств второй группы оперативно-запоминающих устройств и со вторым входом блока отображения, первый вход которого соединен с выходами всех оперативно-запоминающих устройств первой группы оперативно-запоминающих устройств, второй вход j+1-го (j=2, ..., N-2) оперативно-запоминающего устройства первой группы оперативно-запоминающих устройств соединен со вторыми входами всех оперативно-запоминающих устройств и с четвертым выходом устройства управления, а первый вход со вторым входом j+1-го элемента «И» и с выходом j+1-го (j=2, ..., N-2) компаратора, второй вход которого соединен со вторым входом всех компараторов и с третьим выходом устройства управления, а первый вход подключен к выходу j+1-го (j=2, ..., N-2) сумматора первой группы сумматоров, второй вход которого соединен с выходом m+1-го (m=3, ..., N-1) блока вычисления вероятности отказов, а первый вход с выходом j-го (j=2, ..., N-2) оперативно-запоминающего устройства первой группы оперативно-запоминающих устройств, первый вход которого соединен со вторым входом j-го элемента «И» и с выходом j-го компаратора, первый вход которого подключен к выходу j-го (j=2, ..., N-2) сумматора первой группы сумматоров, второй вход которого соединен с выходом m-го (m=3, ..., N-1) блока вычисления вероятности отказов, а первый - с выходом первого оперативно-запоминающего устройства первой группы оперативно-запоминающих устройств, первый вход которого соединен со вторым входом первого элемента «И» и с выходом первого компаратора, первый вход которого подключен к выходу первого сумматора первой группы сумматоров, первый и второй входы которого соединены соответственно с выходами первого и второго блоков вычисления вероятности отказов.The first inputs of all failure probability calculation units and cost calculation units are connected respectively to the first and second outputs of the input typesetting panel, the input of which is connected to the first output of the control device, the second output of which is connected to the second input of the failure probability calculation units, and the fifth output is connected to the second input cost calculation units, the outputs of the first and second of which are connected respectively to the first and second input of the first adder of the second group of adders, the output of which is connected to the first input of the first element "And", the output of which is connected to the first input of the first random-access memory of the second group of random-access memory devices, the output of which is connected to the first input of the j-th (j = 2, ..., N-2, where N - the number of blocks for calculating the probability of failure, the number of blocks for calculating the cost) of the adder of the second group of adders, the second input of which is connected to the output of the m-th (m = 3, ..., N-1) unit of the cost calculation, and the output through the first input j- go (j = 2, ..., N-2) of the "And" element - to the first input of the j-th (j = 2, ..., N-2) random-access memory devices of the second group of random access memory devices, the output of which is connected to the first input of the j + 1-th adder of the second group of adders, the second input of which is connected to the output of the m + 1-th unit of cost calculation, and the output through the j + 1-th element “AND »To the first input of j + 1-th random-access memory of the second group of random-access memory devices, the output of which is connected to the outputs of all random-access memory devices of the second group of random-access memory devices and to the second input of the display unit, the first input of which is connected with the outputs of all random-access memory devices of the first group of random-access memory devices, the second input of j + 1 (j = 2, ..., N-2) of random-access memory of the first group of random-access devices is connected to the second inputs of all memory devices and with the fourth output of the control device, and the first input with the second input of j + 1-st element "And" and with the output j + 1 (j = 2, ..., N-2) of the comparator, the second the input of which is connected to the second input of all comparators and to the third output of the control device, and the first input is sub connected to the output of the j + 1st (j = 2, ..., N-2) adder of the first group of adders, the second input of which is connected to the output of the m + 1 (m = 3, ..., N-1) unit for calculating the probability of failures, and the first input with the output of the j-th (j = 2, ..., N-2) random-access memory of the first group of random-access memory devices, the first input of which is connected to the second input of the j-th element "AND ”And with the output of the j-th comparator, the first input of which is connected to the output of the j-th (j = 2, ..., N-2) adder of the first group of adders, the second input of which is connected to the output of the m-th (m = 3, ..., N-1) of the probability calculation block failures, and the first - with the output of the first random-access memory of the first group of random-access memory devices, the first input of which is connected to the second input of the first element "And" and the output of the first comparator, the first input of which is connected to the output of the first adder of the first group of adders, the first and the second inputs of which are connected respectively to the outputs of the first and second blocks for calculating the probability of failures.

Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественным всем признакам заявленного устройства для решения задач оптимизации, отсутствуют, поэтому изобретение соответствует условию патентоспособности "Новизна".The analysis of the prior art by the applicant made it possible to establish that there are no analogues that are characterized by sets of features identical to all the features of the claimed device for solving optimization problems, therefore, the invention meets the patentability condition “Novelty”.

Результаты поиска известных решений в данной и смежной областях техники с целью выявления признаков, совпадающих с отличительными от прототипов признаками заявляемого изобретения, показали, что они не следуют явным образом из уровня техники. Из определенного заявителем уровня техники не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "Изобретательский уровень".The results of the search for known solutions in this and related fields of technology in order to identify features that match the distinctive features of the prototypes of the claimed invention have shown that they do not follow explicitly from the prior art. From the prior art determined by the applicant, the influence of the provided by the essential features of the claimed invention on the achievement of the specified technical result is not known. Therefore, the claimed invention meets the condition of patentability "Inventive step".

Заявленный объект изобретения поясняется чертежами, на которых показаны: на фиг.1 - структурная схема устройства для решения задач оптимизации, на фиг.2 - структурная схема блока вычисления вероятности отказа, на фиг.3 - структурная схема блока вычисления стоимости, на фиг.4 - структурная схема оптимизируемого объекта.The claimed invention is illustrated by drawings, in which: FIG. 1 is a structural diagram of a device for solving optimization problems, FIG. 2 is a structural diagram of a failure probability calculation unit, FIG. 3 is a structural diagram of a cost calculation unit, FIG. 4 - block diagram of the optimized object.

Устройство для решения задач оптимизации предназначено для определения количества резервируемых элементов, обеспечивающих заданный уровень надежности системы при ограничении затрат на ее изготовление. Его структурная схема может быть представлена в нескольких вариантах. В частности, устройство для решения задач оптимизации, показанное на фиг.1, содержит входную наборную панель 1, устройство управления 2, блоки 3₁, 3₂, ..., 3_N вычисления вероятности отказа, блоки 4₁, 4₂, ..., 4_N вычисления стоимости, первую 5₁, 5₂, ..., 5_N-1 и вторую 8₁, 8₂, ..., 8_N-1 группу сумматоров, компараторы 6₁, 6₂, ..., 6_N-1, первую 7₁, 7₂, ..., 7_N-1 и вторую 10₁, 10₂, ..., 10_N-1 группы оперативных запоминающих устройств, элементы «И» 9₁, 9₂, ..., 9_N-1, блок отображения 11.A device for solving optimization problems is designed to determine the number of redundant elements that provide a given level of system reliability while limiting the cost of its manufacture. Its structural scheme can be presented in several versions. In particular, the device for solving optimization problems, shown in figure 1, contains an input panel 1, a control device 2, blocks 3 ₁ , 3 ₂ , ..., 3 _N calculates the probability of failure, blocks 4 ₁ , 4 ₂ ,. .., 4 _N cost calculations, the first 5 ₁ , 5 ₂ , ..., 5 _N-1 and the second 8 ₁ , 8 ₂ , ..., 8 _N-1 group of adders, comparators 6 ₁ , 6 ₂ ,. .., 6 _N-1 , the first 7 ₁ , 7 ₂ , ..., 7 _N-1 and the second 10 ₁ , 10 ₂ , ..., 10 _N-1 groups of random access memory devices, “I” elements 9 ₁ , 9 ₂ , ..., 9 _N-1 , display unit 11.

Первые входы блоков 3₁, 3₂, ..., 3_N вычисления вероятности отказов и блоков 4₁, 4₂, ..., 4_N вычисления стоимости подключены соответственно к первым и вторым выходам входной наборной панели 1, вход которой соединен с первым выходом устройства управления 2, второй выход которого подключен к второму входу блоков 3₁, 3₂, ..., 3_N вычисления вероятности отказов, а пятый выход соединен с вторым входом блоков 4₁, 4₂, ..., 4_N вычисления стоимости, выходы блоков 4₁ и 4₂ вычисления стоимости соединены соответственно с первым и вторым входом сумматора 8₁, выход которого подключен к входу элемента «И» 9₁, выход которого соединен с первым входом оперативно-запоминающего устройства 10₁, выход которого соединен с первым входом сумматора 8j (где j=2, ..., N-2), второй вход которого подключен к выходу блока 4_m (где m=3, ..., N-1) вычисления стоимости, а выход через элемент «И» 9j (j=2, ..., N-2) к первому входу оперативно-запоминающего устройства 10j (j=2, ..., N-2), выход которого соединен с первым входом сумматора 8_N-1, второй вход которого подключен к выходу блока 4_N вычисления стоимости, а выход через элемент «И» 9_N-1 к первому входу оперативно-запоминающего устройства 10_N-1, выход которого соединен с выходами оперативно-запоминающих устройств 10₁, 10₂, ..., 10_N-2 и с вторым входом блока отображения 11, первый вход которого соединен с выходами оперативно-запоминающих устройств 7₁, 7₂, ..., 7_N-1, второй вход оперативно-запоминающего устройства 7_N-1 соединен со вторыми входами всех оперативно-запоминающих устройств и четвертым выходом устройства управления 2, а первый вход со вторым входом элемента «И» 9_N-1 и с выходом компаратора 6_N-1, второй вход которого соединен со вторыми входами всех компараторов 6₁, ..., 6_N-1 и с третьим выходом устройства управления 2, а первый вход подключен к выходу сумматора 5_N-1 второй вход которого соединен с выходом блока вычисления вероятности отказов 3_N, а первый вход с выходом оперативно-запоминающего устройства 7j (j=2, ..., N-2), первый вход которого соединен со вторым входом элемента «И» 9j и с выходом компаратора 6, (j=2, ..., N-2), первый вход которого подключен к выходу сумматора 5j (j=2, ..., N-2), второй вход которого соединен с выходом блока вычисления вероятности отказов 3_m (m=3, ..., N-1), а первый - к выходу оперативно-запоминающего устройства 7₁, первый вход которого соединен со вторым входом элемента «И» 9₁ и с выходом компаратора 6₁, первый вход которого подключен к выходу сумматора 5₁, первый и второй входы которого соединены соответственно с выходами блоков вычисления вероятности отказов 3₁ и 3₂.The first inputs of blocks 3 ₁ , 3 ₂ , ..., 3 _N calculation of the probability of failures and blocks 4 ₁ , 4 ₂ , ..., 4 _N cost calculations are connected respectively to the first and second outputs of the input panel 1, the input of which is connected to the first output of the control device 2, the second output of which is connected to the second input of the blocks 3 ₁ , 3 ₂ , ..., 3 _N calculating the probability of failures, and the fifth output is connected to the second input of the blocks 4 ₁ , 4 ₂ , ..., 4 _N calculating the value unit 4 outputs ₁ and _{2 April} calculation value connected respectively to the first and the second input of the adder ₈ January, yield koto th element connected to the input "AND" September _1, whose output is connected to a first input of operational memory 10 ₁ whose output is connected to a first input of an adder 8j (where j = 2, ..., N-2), the second input of which connected to the output of block 4 _m (where m = 3, ..., N-1) cost calculation, and the output through the element "And" 9j (j = 2, ..., N-2) to the first input of random-access memory device 10j (j = 2, ..., N-2), the output of which is connected to the first input of the adder 8 _N-1 , the second input of which is connected to the output of the unit 4 _N cost calculation, and the output through the element "And" 9 _{N- 1} to the first input of operas of an active storage device 10 _N-1 , the output of which is connected to the outputs of the random access memory devices 10 ₁ , 10 ₂ , ..., 10 _N-2 and to the second input of the display unit 11, the first input of which is connected to the outputs of the random access memory 7 ₁ , 7 ₂ , ..., 7 _N-1 , the second input of the random access memory device 7 _{N-1 is} connected to the second inputs of all random access memory devices and the fourth output of the control device 2, and the first input with the second input of the element "AND »9 _N-1 and with the output of the comparator 6 _N-1 , the second input of which is connected to the second inputs of the sun ex comparators 6 ₁ , ..., 6 _N-1 and with the third output of the control device 2, and the first input is connected to the output of the adder 5 _N-1 whose second input is connected to the output of the failure probability calculation unit 3 _N , and the first input to the output random access memory 7j (j = 2, ..., N-2), the first input of which is connected to the second input of the element "And" 9j and to the output of the comparator 6, (j = 2, ..., N-2) , the first input of which is connected to the output of the adder 5j (j = 2, ..., N-2), the second input of which is connected to the output of the unit for calculating the probability of failures 3 _m (m = 3, ..., N-1), and first - to the exit opera but-storage device 7 _1, the first input of which is connected to the second input of the "AND" September ₁ and a yield comparator January _6, whose first input is connected to the output of the adder May _1, first and second inputs connected respectively to the outputs of failure probability calculation units 3 ₁ and 3 ₂ .

Входная наборная панель 1 предназначена для ввода информации, представленной в десятичной системе счисления.Input typesetting panel 1 is designed to enter information presented in decimal notation.

Устройство управления 2 предназначено для выработки управляющих сигналов с целью реализации требуемого алгоритма преобразования сигнала и может быть реализовано на микропроцессоре TMS 32010 [2]. Обычно устройство управления представляет собой последовательностные логические схемы и может быть синтезировано по известным правилам [3].The control device 2 is designed to generate control signals in order to implement the desired signal conversion algorithm and can be implemented on a microprocessor TMS 32010 [2]. Typically, the control device is a sequential logic circuit and can be synthesized according to known rules [3].

Блоки вычисления вероятности отказов 3₁...3_N предназначены для формирования значений вероятности отказов элементов соответственно 1, ..., N типов оптимизируемого объекта при использовании r_k (где к=1...N) резервных элементов к-го типа. Блоки вычисления вероятности отказов 3₁, ..., 3_N идентичны и их структурная схема может быть представлена в нескольких вариантах. В частности, блок вычисления вероятности отказов, показанный на фиг.2, состоит из шифратора 13, первого-третьего элементов «И» 14, 17, 18, первого и второго умножителей 15, 16 и мультиплексора 19. Первый вход блоков вычисления вероятности отказов 3₁, ..., 3_N соединен с первым выходом входной наборной панели и является входом шифратора 13, выход которого подключен к первому входу первого элемента «И» 14, к первому и второму входу первого умножителя 15, ко второму входу второго умножителя 16, первый вход которого соединен с выходом первого умножителя 15 и с первым входом второго элемента «И» 17. Второй вход блоков вычисления вероятности отказов 3₁, ..., 3_N соединен со вторым выходом устройства управления 2 и является вторым входом первого элемента «И» 14, второго элемента «И» 17, третьего элемента «И» 18, первый вход которого соединен с выходом второго умножителя 16, а выход подключен к третьему входу мультиплексора 19, первый и второй входы которого соединены соответственно с выходами первого и второго элементов «И» 14 и 17, а выход мультиплексора 19 является выходом блока вычисления вероятности отказов.Blocks for calculating the probability of failures 3 ₁ ... 3 _N are designed to generate the probability of failure of elements of 1, ..., N types of the optimized object, respectively, using r _k (where k = 1 ... N) reserve elements of the k-th type. Blocks for calculating the probability of failures 3 ₁ , ..., 3 _{N are} identical and their structural diagram can be presented in several versions. In particular, the failure probability calculation unit shown in FIG. 2 consists of an encoder 13, first and third “And” elements 14, 17, 18, first and second multipliers 15, 16 and a multiplexer 19. The first input of the failure probability calculation units 3 ₁ , ..., 3 _{N is} connected to the first output of the input typesetting panel and is the input of the encoder 13, the output of which is connected to the first input of the first element "And" 14, to the first and second input of the first multiplier 15, to the second input of the second multiplier 16, the first input of which is connected to the output of the first multiplier 15 and with the input of the second element "AND" 17. The second input of the blocks for calculating the probability of failures 3 ₁ , ..., 3 _{N is} connected to the second output of the control device 2 and is the second input of the first element "And" 14, the second element "And" 17, the third element "And" 18, the first input of which is connected to the output of the second multiplier 16, and the output is connected to the third input of the multiplexer 19, the first and second inputs of which are connected respectively to the outputs of the first and second elements "And" 14 and 17, and the output of the multiplexer 19 is the output of the failure probability calculation unit.

Блоки вычисления стоимости 4₁, ..., 4_N предназначены для формирования значений стоимости элементов соответственно 1,..., N типов оптимизируемого объекта при использовании r_k (где к=1, ..., N) резервных элементов к-го типа. Блоки вычисления стоимости 4₁, ..., 4_N идентичны и их структурная схема может быть представлена в нескольких вариантах. В частности, блок вычисления стоимости, показанный на фиг.3, состоит из шифратора 20, первого-третьего элементов «И» 21,24,25 соответственно первого и второго сумматоров 22, 23 и мультиплексора 26. Первый вход блоков вычисления стоимости 4₁, ..., 4_N соединен со вторым выходом входной наборной панели и является входом шифратора 20, выход которого подключен к первому входу первого элемента «И» 21, к первому и второму входу первого сумматора 22, к второму входу второго сумматора 23, первый вход которого соединен с выходом первого сумматора 22 и с первым входом второго элемента «И» 24. Второй вход блоков вычисления стоимости 4₁, ..., 4_N соединен с пятым выходом устройства управления 2 и является вторым входом первого элемента «И» 21, второго элемента «И» 24, третьего элемента «И» 25, первый вход которого соединен с выходом второго сумматора 23, а выход подключен к третьему входу мультиплексора 26, первый и второй входы которого соединены соответственно с выходами первого и второго элементов «И» 21 и 24, а выход мультиплексора 26 является выходом блока вычисления стоимости.Blocks for calculating the cost 4 ₁ , ..., 4 _N are intended for generating values of the cost of elements of 1, ..., N types of the optimized object, respectively, using r _k (where k = 1, ..., N) reserve elements of the type. Blocks for calculating the cost 4 ₁ , ..., 4 _{N are} identical and their structural diagram can be presented in several versions. In particular, the cost calculation unit shown in FIG. 3 consists of an encoder 20, first and third “And” elements 21,24,25, respectively, of the first and second adders 22, 23 and multiplexer 26. The first input of the cost calculation units 4 ₁ , ..., 4 _{N is} connected to the second output of the input typesetting panel and is the input of the encoder 20, the output of which is connected to the first input of the first element "And" 21, to the first and second input of the first adder 22, to the second input of the second adder 23, the first input which is connected to the output of the first adder 22 and to the first input the second element "And" 24. The second input of the cost calculation blocks 4 ₁ , ..., 4 _{N is} connected to the fifth output of the control device 2 and is the second input of the first element "And" 21, the second element "And" 24, the third element "And "25, the first input of which is connected to the output of the second adder 23, and the output is connected to the third input of the multiplexer 26, the first and second inputs of which are connected respectively to the outputs of the first and second elements" And "21 and 24, and the output of the multiplexer 26 is the output of the calculation unit cost.

Сумматоры 5₁, ..., 5_N-1, 8₁, ..., 8_N-1, а также первый и второй сумматоры 22, 23 предназначены для выполнения операций сложения чисел, представленных в двоичном коде.Adders 5 ₁ , ..., 5 _N-1 , 8 ₁ , ..., 8 _N-1 , as well as the first and second adders 22, 23 are designed to perform operations of addition of numbers represented in binary code.

Схема сумматора известна [3] и может быть реализована на микросхеме К 155ИП4 [4].The adder circuit is known [3] and can be implemented on the K 155IP4 chip [4].

Компараторы 6₁, ..., 6_N-1 предназначены для сравнения значений чисел, представленных в двоичном коде, поступающих с сумматоров 5₁, ..., 5_N-1 соответственно и с третьего выхода устройства управления 2. Схема компаратора известна [3] и может быть реализована, например, на микросхеме К555СП1 [5].Comparators 6 ₁ , ..., 6 _N-1 are designed to compare the values of numbers represented in binary code coming from adders 5 ₁ , ..., 5 _N-1, respectively, and from the third output of control device 2. The comparator circuit is known [ 3] and can be implemented, for example, on the chip K555SP1 [5].

Элементы «И» 9₁, ..., 9_N-1 предназначены для подачи значения стоимости, поступающих на первый вход с выходов сумматоров 8₁, ..., 8_N-1 соответственно при наличии сигнала на втором входе. Схема элемента «И» известна [3] и может быть реализована на микросхеме КР1561 ЛИ2 [5].The elements "I" 9 ₁ , ..., 9 _N-1 are designed to supply the value of the cost received at the first input from the outputs of the adders 8 ₁ , ..., 8 _N-1, respectively, if there is a signal at the second input. The circuit of the “I” element is known [3] and can be implemented on the KR1561 LI2 microcircuit [5].

Первая 7₁, 7₂, ..., 7_N-1 и вторая 10₁, 10₂, ..., 10_N-1 группы оперативных запоминающих устройств предназначены для хранения результатов вычислений.The first 7 ₁ , 7 ₂ , ..., 7 _N-1 and the second 10 ₁ , 10 ₂ , ..., 10 _N-1 groups of random access memory are designed to store the results of the calculations.

Блок отображения 11 предназначен для индикации оптимальных значений вероятности безотказной работы, стоимости и количества используемых резервных элементов каждого типа. Схема устройства известна [6] и может быть реализована, например, на микросхеме К514ИД2 и семисегментном индикаторе АЛ 305А.The display unit 11 is designed to indicate the optimal values of the probability of failure-free operation, the cost and quantity of used backup elements of each type. The device diagram is known [6] and can be implemented, for example, on the K514ID2 microcircuit and the AL 305A seven-segment indicator.

Шифраторы 13, 20 предназначены для перевода десятичных чисел в двоичные. Схемы шифраторов известны [3] и могут быть реализованы на микросхемах КР 1564 ИВ3 [5].The encoders 13, 20 are designed to convert decimal numbers to binary. Encryption schemes are known [3] and can be implemented on KR 1564 IV3 microcircuits [5].

Первый-третий элементы «И» 14 и 21, 17 и 24, 18 и 25 предназначены для подачи соответственно на первый-третий входы мультиплексоров 19 и 26 значений вероятности отказов и значений стоимости при наличии на первом входе управляющего сигнала. Схемы элементов «И» известны [3] и могут быть реализованы на микросхемах КР1561 ЛИ2 [5].The first and third elements "And" 14 and 21, 17 and 24, 18 and 25 are designed to supply, respectively, to the first and third inputs of the multiplexers 19 and 26, the values of the probability of failures and the cost values when there is a control signal at the first input. The circuits of the “I” elements are known [3] and can be implemented on the KR1561 LI2 microcircuits [5].

Первый и второй умножители 15 и 16 предназначены для выполнения операций умножения чисел, представленных в двоичном коде. Схемы умножителей известны [3] и могут быть реализованы на микросхемах К155ИП4 [5].The first and second multipliers 15 and 16 are designed to perform the operations of multiplying the numbers represented in binary code. Multiplier circuits are known [3] and can be implemented on K155IP4 microcircuits [5].

Мультиплексоры 19,26 предназначены для поочередной коммутации выходов первого-третьего элементов «И» 14, 17, 18 и 21, 24, 25 соответственно. Схема мультиплексоров известна [3] и может быть реализована, например, на микросхеме К531КП2 [5].Multiplexers 19,26 are designed for alternately switching the outputs of the first and third elements "And" 14, 17, 18 and 21, 24, 25, respectively. The multiplexer circuit is known [3] and can be implemented, for example, on the K531KP2 microcircuit [5].

Работу устройства поясним на примере структурной схемы оптимизируемого объекта (фиг.4) [7]. В данном примере оптимизируемый объект включает три типа составных элементов 27₁, 27₂, 27₃ и несколько резервных элементов каждого типа (число которых r₁, r₂, и r₃ соответственно). Требуется определить количество резервных элементов каждого типа, обеспечивающих заданный уровень надежности объекта, а именно: для вероятности отказа q должно выполняться условие q≤0,025, но суммарная стоимость С резервируемого объекта должна быть минимальной. Показатели надежности в виде вероятностей отказа элементов каждого типа и их стоимость, приходящиеся на один элемент, приведены в таблице 1.The operation of the device is illustrated by the example of the structural diagram of the optimized object (figure 4) [7]. In this example, the optimized object includes three types of composite elements 27 ₁ , 27 ₂ , 27 ₃ and several spare elements of each type (the number of which is r ₁ , r ₂ , and r _3, respectively). It is required to determine the number of reserve elements of each type that provide a given level of reliability of the object, namely: for the probability of failure q, the condition q≤0.025 must be met, but the total cost C of the reserved object must be minimal. Reliability indicators in the form of failure probabilities of elements of each type and their cost per one element are shown in table 1.

Таблица 1Table 1 Показатели надежности и стоимость резервных элементов разных типовReliability indicators and cost of spare elements of different types ЭлементElement Вероятность отказа элемента, q_i Element failure probability, q _i Стоимость элемента, С_i, усл.ед.The cost of the element, With _i , unit 1one 0,20.2 55 22 0,10.1 4four 33 0,150.15 33

Из условия примера видно, что в качестве целевой функции F рассматривается суммарная стоимость резервируемого устройства, т.е. F=C. Оптимальному решению будет соответствовать условие минимума F. Технико-экономическим показателем, не вошедшим в целевую функцию F, является уровень надежности резервируемого устройства. В этом качестве рассматривается вероятность отказа устройства, причем должно выполняться условие q≤0,025. При реализации устройством метода динамического программирования на первом шаге в анализ включаем элементы первого и второго типов. Далее рассматривают варианты решений, построенных из элементов первого и второго типов, и строят таблицу 2.It can be seen from the conditions of the example that the total cost of the reserved device, i.e. F = c. The optimal solution will correspond to the minimum condition F. The technical and economic indicator that is not included in the objective function F is the reliability level of the redundant device. In this quality, the probability of device failure is considered, and the condition q≤0.025 must be met. When the device implements the dynamic programming method at the first step, we include elements of the first and second types in the analysis. Next, consider options for solutions built from elements of the first and second types, and build table 2.

Таблица 2table 2 Варианты решений на первом шаге (с учетом элементов первого и второго типов)Decisions at the first step (taking into account the elements of the first and second types) Характеристики для элемента первого типаCharacteristics for an element of the first type Характеристики для элемента второго типаCharacteristics for the element of the second type r₂=0
0,1/4r ₂ = 0
0,1 / 4 r₂=1
0,01/8r ₂ = 1
0.01 / 8 r₂=2
0,001/12r ₂ = 2
0.001 / 12 r₁=0; 0,2/5r ₁ = 0; 0.2 / 5 0,3/90.3 / 9 0,21/130.21 / 13 0,201/170,201 / 17 r₁=1; 0,04/10r ₁ = 1; 0,04 / 10 0,14/140,14 / 14 0,05/180,05 / 18 0,041/220,041 / 22 r₁=2; 0,08/15r ₁ = 2; 0,08 / 15 0,108/190.108 / 19 0,018/23*0.018 / 23 * 0,009/27*0.009 / 27 *

В ячейках таблицы 2 информация, записанная в виде простой дроби, означает следующее:In the cells of table 2, the information recorded as a simple fraction means the following:

числитель - суммарная вероятность отказа элементов первого и второго типов с учетом резервирования, q_1,2;numerator - the total probability of failure of the elements of the first and second types, taking into account redundancy, q _1,2 ;

знаменатель - суммарная стоимость элементов первого и второго типов с учетом резервирования, С_1,2.denominator - the total cost of the elements of the first and second types, taking into account the reservation, С _1,2 .

Значения q_1,2 и С_1,2 подсчитаны по формулам:The values of q _1,2 and C _{1,2 are} calculated by the formulas:

где r₁, r₂ - количество резервных элементов соответственно первого и второго типов.where r ₁ , r ₂ - the number of backup elements, respectively, of the first and second types.

Из таблицы 2 видно, что в анализ на втором шаге следует включить ячейки (ситуации), помеченные знаками «*». Каждая из этих ситуаций на втором шаге будет рассматриваться как одна компонента.From table 2 it is seen that in the analysis at the second step, you should include cells (situations), marked with the signs "*". Each of these situations in the second step will be considered as one component.

На втором шаге в анализ включаем элемент третьего типа и снова рассматриваем компоненты, а именно: совместное решение по элементам первого и второго типов и элемент третьего типа. Затем строим таблицу с учетом отмеченных двух компонент (таблица 3):At the second step, we include an element of the third type in the analysis and again consider the components, namely: a joint decision on the elements of the first and second types and an element of the third type. Then we build the table taking into account the marked two components (table 3):

Таблица 3Table 3 Варианты решений на втором шаге (с учетом элементов первого, второго и третьего типов)Solution options in the second step (taking into account the elements of the first, second and third types) Характеристики для элемента третьего типаCharacteristics for an element of the third type Варианты из таблицы 2Options from table 2 r₁=2 r₂=1
0,018/23r ₁ = 2 r ₂ = 1
0.018 / 23 r₁=2 r₂=2
0,009/27r ₁ = r 2 ₂ = 2
0.009 / 27 r₃=0; 0,15/3r ₃ = 0; 0,15 / 3 0,168/260,168 / 26 0,159/300,159 / 30 r₃=1; 0,023/6r ₃ = 1; 0,023 / 6 0,041/290,041 / 29 0,032/330,032 / 33 r₃=2; 0,003/9r ₃ = 2; 0,003 / 9 0,021/320,021 / 32 0,012/36*0.012 / 36 *

Информация, представленная в таблице 3, получена с использованием формул:The information presented in table 3 was obtained using the formulas:

C_1,2,3=C_1,2+C₃(1+r₃).C _1,2,3 = C _1,2 + C ₃ (1 + r ₃ ).

Из таблицы 3 видно, что оптимальному решению для данного примера отвечает ситуация r₁=2, r₂=1, r₃=2. При этом суммарная стоимость резервируемого устройства составляет 32 усл.единицы, а вероятность отказа q=0,021.From table 3 it is seen that the situation r ₁ = 2, r ₂ = 1, r ₃ = 2 corresponds to the optimal solution for this example. In this case, the total cost of the redundant device is 32 units per unit, and the probability of failure is q = 0.021.

На первом этапе работы устройства для решения задач оптимизации одновременно со второго и пятого выходов устройства управления 2 управляющие сигналы поступают соответственно на вторые входы блоков вычисления вероятности отказа 3₁, 3₂ и блоков вычисления стоимости 4₁, 4₂. Причем значение частоты управляющего сигнала, поступающего на вход блока вычисления вероятности отказа 3₂ и блока вычисления стоимости 4₂ выше в три раза, чем на входы блока вычисления вероятности отказа 3₁ и блока вычисления стоимости 4₁.At the first stage of operation of the device for solving optimization problems simultaneously from the second and fifth outputs of the control device 2, control signals are supplied respectively to the second inputs of the blocks for calculating the probability of failure 3 ₁ , 3 ₂ and the blocks for calculating the cost 4 ₁ , 4 ₂ . Moreover, the frequency value of the control signal supplied to the input of the failure probability calculation unit 3 ₂ and the cost calculation unit 4 ₂ is three times higher than the inputs of the failure probability calculation unit 3 ₁ and the cost calculation unit 4 ₁ .

С поступлением управляющих сигналов со второго выхода устройства управления 2 на вторые входы блоков вычисления вероятности отказа 3₁ и 3₂ и значений вероятности отказов q₁ элемента первого типа и q₂ элемента второго типа с первого выхода входной наборной панели 1 на первые входы соответственно блоков вычисления вероятности отказа 3₁ и 3₂, в данных блоках происходит вычисление значений вероятности отказа оптимизируемого объекта при резерве элементов первого и второго типов r=0, r=1 и r=2.With the arrival of control signals from the second output of the control device 2 to the second inputs of the blocks of calculation of the probability of failure 3 ₁ and 3 ₂ and the values of the probability of failure q _{1 of the} element of the first type and q _{2 of the} element of the second type from the first output of the input panel 1 to the first inputs of the calculation blocks the probability of failure is 3 ₁ and 3 ₂ , in these blocks the values of the probability of failure of the optimized object are calculated with a reserve of elements of the first and second types r = 0, r = 1 and r = 2.

Работа блоков вычисления вероятности отказа 3₁, 3₂, ..., 3_m, ..., 3_N идентична, поэтому рассмотрим их работу на примере блока вычисления вероятности отказа 3₁, показанного на фиг.2. Значение вероятности отказа q₁ элемента первого типа в десятичном счислении поступает с первого входа блока вычисления вероятности отказа 3₁ на вход шифратора 13, с выхода которого значение вероятности отказа q₁ в двоичном коде поступает на первые входы элемента «И» 14, первого умножителя 15 и на вторые входы первого и второго умножителей 15 и 16. С выхода первого умножителя 15 значение вероятности отказа

поступает на первые входы элемента «И» 17 и второго умножителя 16, с выхода которого значение вероятности отказа

поступает на первый вход элемента «И» 18. На вторые входы элементов «И» 14, 17 и 18 поступает управляющий сигнал со второго входа блока вычисления вероятности отказа 31 и при наличии двух сигналов на входах элементов «И» 14, 17 и 18 значения вероятности отказов q₁,

,

поступают соответственно на первый, второй и третий входы мультиплексора 19, который коммутирует поочередно значения вероятности отказа q₁,

,

при r₁=0, r₁=1, r₁=2 соответственно на свой выход. С поступлением управляющих сигналов с пятого выхода устройства управления 2 на вторые входы блоков вычисления стоимости 4₁ и 4₂ и значений стоимости элементов первого и второго типов C₁ и С₂ со второго выхода входной наборной панели 1 на первые входы блоков вычисления стоимости 4₁ и 4₂ соответственно в данных блоках происходит вычисление значений стоимости оптимизируемого объекта при резерве элементов первого и второго типов r=0, r=1 и r=2.The operation of the blocks for calculating the probability of

failure

3 ₁ , 3 ₂ , ..., 3 _m , ..., 3 _{N is} identical, therefore, we will consider their work on the example of the block for calculating the probability of failure 3 ₁ , shown in Fig.2. The value of the probability of failure q _{1 of the} element of the first type in decimal notation comes from the first input of the unit for calculating the probability of failure 3 ₁ to the input of the encoder 13, from the output of which the value of the probability of failure q ₁ in binary code goes to the first inputs of the element “And” 14, the first multiplier 15 and to the second inputs of the first and

second multipliers

15 and 16. From the output of the first multiplier 15, the probability of failure

arrives at the first inputs of the element "And" 17 and the second multiplier 16, from the output of which the value of the probability of failure

arrives at the first input of the And element 18. The second inputs of the And

elements

14, 17 and 18 receive a control signal from the second input of the failure probability calculation unit 31, and if there are two signals at the inputs of the And

elements

14, 17 and 18 failure probability q ₁ ,

,

act respectively on the first, second and third inputs of the multiplexer 19, which switches alternately the values of the probability of failure q ₁ ,

,

when r ₁ = 0, r ₁ = 1, r ₁ = 2, respectively, to its output. With the arrival of control signals from the fifth output of the control device 2 to the second inputs of the cost calculation blocks 4 ₁ and 4 ₂ and the cost values of the elements of the first and second types C ₁ and C ₂ from the second output of the input panel 1 to the first inputs of the cost calculation blocks 4 ₁ and 4 _2, respectively, in these blocks, the cost values of the optimized object are calculated with a reserve of elements of the first and second types r = 0, r = 1 and r = 2.

Работа блоков вычисления стоимости 4₁, 4₂, ..., 4_m , ..., 4_N идентична, поэтому рассмотрим их работу на примере блока вычисления стоимости 4₁, показанного на фиг.3. Значение стоимости элемента первого типа C₁ в десятичном счислении поступает с первого входа блока вычисления стоимости 4₁ на вход шифратора 20, с выхода которого значение стоимости C₁ в двоичном коде поступает на первые входы элемента «И» 21, первого сумматора 22 и на вторые входы первого и второго сумматоров 22 и 23. С выхода первого сумматора 22 значение стоимости 2C₁ поступает на первые входы элемента «И» 24 и второго сумматора 23, с выхода которого значение стоимости 3C₁ поступает на первый вход элемента «И» 25. На вторые входы элементов «И» 21, 24 и 25 поступает управляющий сигнал со второго входа блока вычисления стоимости 4₁ и при наличии двух сигналов на входах элементов «И» 21, 24 и 25 значения стоимости C₁, 2C₁, 3C₁ с их выходов соответственно поступают на первый, второй и третий входы мультиплексора 26, который коммутирует поочередно значения стоимости одного, двух и трех элементов первого типа C₁, 2C₁, 3C₁ соответственно на свой выход. Значения вероятности отказов q₁,

,

с выхода блока вычисления вероятности отказа 3₁ последовательно поступают на первый вход сумматора 5₁, на второй вход которого поступают последовательно значения вероятности отказов q₂,

с выхода блока вычисления вероятности отказа 3₂, с выхода сумматора 5₁ поступают последовательно значения q₁, q₁+q₂,

на первый вход компаратора 6₁, на второй вход которого поступает заданное значение вероятности отказа (согласно примеру q_зад=0,025) с третьего выхода устройства управления 2. Компаратор 6₁ пропускает на свой выход только те значения вероятности отказа с первого входа, которые меньше q_зад (из примера это значения 0,018 и 0,009), данные значения вероятности отказа с выхода компаратора 6₁ поступают на второй вход элемента «И» 9₁ и на первый вход оперативно-запоминающего устройства 7₁, на второй вход которого поступает команда «Запись» с четвертого выхода устройства управления 2. По команде «Считывание» с четвертого выхода устройства управления 2 значения вероятности отказов с выхода оперативно-запоминающего устройства 7₁ поступают на первый вход блока отображения 11 и на первый вход сумматора 5_j.The work of the blocks for calculating the cost 4 ₁ , 4 ₂ , ..., 4 _m , ..., 4 _{N is} identical, therefore, we consider their work on the example of the block for calculating the cost 4 ₁ shown in Fig.3. The value of the value of the element of the first type C ₁ in decimal notation comes from the first input of the cost calculation unit 4 ₁ to the input of the encoder 20, from the output of which the value of the value C ₁ in binary code goes to the first inputs of the element "And" 21, the first adder 22 and the second the inputs of the first and

second adders

22 and 23. From the output of the first adder 22, the value of 2C _{1 is} supplied to the first inputs of the element "I" 24 and the second adder 23, from the output of which the value of 3C _{1 is} supplied to the first input of the element "And" 25. On the second inputs of the elements "And" 21, 24 and 25 a control signal is received from the second input of the cost calculation unit 4 _1, and if there are two signals at the inputs of the “And”

elements

21, 24 and 25, the values of the cost C ₁ , 2C ₁ , 3C ₁ from their outputs respectively go to the first, second and third inputs of the multiplexer 26, which switches alternately the values of the cost of one, two and three elements of the first type C ₁ , 2C ₁ , 3C _1, respectively, to its output. Failure probability values q ₁ ,

,

from the output of the unit for calculating the probability of failure 3 _{1 are} sequentially fed to the first input of the adder 5 ₁ , the second input of which receives successively the values of the probability of failures q ₂ ,

from the output of the unit for calculating the probability of failure 3 ₂ , from the output of the adder 5 ₁ , the values q ₁ , q ₁ + q ₂

to the first input of the comparator 6 ₁ , the second input of which receives the specified value of the probability of failure (according to example q _ass = 0.025) from the third output of the control device 2. The comparator 6 ₁ passes on its output only those values of the probability of failure from the first input that are less than q _ass (from the example, these are the values of 0.018 and 0.009), these values of the probability of failure from the output of the comparator 6 ₁ go to the second input of the element "I" 9 ₁ and to the first input of the random access memory 7 ₁ , the second input of which receives the command "Record" from the fourth you ode control unit 2. The command "Read" with the output value of the fourth failure probability output from control device 2 operative memory July ₁ fed to the first input of the display unit 11 and to a first input of the adder 5 _j.

На j-м этапе работы устройства для решения задач оптимизации на второй вход сумматора 5_j с блока вычисления вероятности отказа 3_m поступают последовательно значения вероятности отказов элемента m-го типа q_m,

при r=0, r=1, r=2 соответственно, причем информация, поступающая на второй вход сумматора 5_j, следует с частотой в три раза больше, чем на его первый вход. С выхода сумматора 5_j суммарные значения вероятности отказов поступают на первый вход компаратора 6_j, на второй вход которого поступает значение q_зад c третьего выхода устройства управления 2. С выхода компаратора 6_j значения вероятности отказов, величина которых меньше q_зад, поступают на второй вход элемента «И» 9_j и на первый вход оперативно-запоминающего устройства 7_j, в котором осуществляется запись значений вероятности отказов по команде «Запись» с четвертого выхода устройства управления 2. По команде «Считывание» с четвертого выхода устройства управления 2 сигналы из оперативно-запоминающего устройства 7_j поступают на первый вход сумматора 5_N-1 и на первый вход блока отображения 11.In the j-th stage of the device for solving optimization problems to a second input of the adder 5 with _j failure probability calculation unit 3 sequentially receives values of _m probability of failure of m-th element of type q _m,

for r = 0, r = 1, r = 2, respectively, and the information received at the second input of the adder 5 _j follows with a frequency of three times more than at its first input. From the output of adder 5 _j cumulative failure probability values provided to a first input of the comparator 6 _j, the second input of which the value q c _ass third output control unit 2. The output of the comparator 6 _j values of probability of failure, the magnitude of which is less than q _backside fed to the second input "aND" _j 9 and the first input of the operational-storage device 7 _j, in which the "record" recording command failure probability values output from the fourth control unit 2. The command "Read" element with the fourth vyho 2 and the device control signals from the operational memory device 7 _j receives a first input of the adder 5 _N-1 and the first input of the display unit 11.

На N-1 этапе работы устройства для решения задач оптимизации на второй вход сумматора 5_N-1 с блока вычисления вероятности отказа 3_N поступают последовательно значения вероятности отказов элемента N-го типа q_N,

при r=0, r=1, r=2 соответственно, причем информация, поступающая на второй вход сумматора 5_N-1, следует с частотой в три раза больше, чем на его первый вход. С выхода сумматора 5_N-1 суммарные значения вероятности отказов поступают на первый вход компаратора 6_N-1, на второй вход которого поступает значение q_зад с третьего выхода устройства управления 2. С выхода компаратора 6_N-1 значения вероятности отказов, величина которых меньше q_зад поступают на второй вход элемента «И» 9_N-1 и на первый вход оперативно-запоминающего устройства 7_N-1, в котором осуществляется запись значений вероятности отказов по команде «Запись» с четвертого выхода устройства управления 2. По команде «Считывание» с четвертого выхода устройства управления 2 сигналы из оперативно-запоминающего устройства 7_j поступают на первый вход сумматора 5_N-1 и на первый вход блока отображения 11.At the N-1 stage of operation of the device for solving optimization problems, the second input of the adder 5 _N-1 from the unit for calculating the probability of failure 3 _N receives successively the values of the probability of failure of the element of the N-th type q _N ,

at r = 0, r = 1, r = 2, respectively, and the information received at the second input of the adder 5 _N-1 follows with a frequency of three times more than at its first input. From the output of adder 5 _N-1 probability values total failure supplied to a first input of the comparator 6, _N-1, the second input of which the value of q _butt with the third output control unit 2. The output of the comparator 6 _N-1 probability values bounce value lower than q _ass go to the second input of the element "And" 9 _N-1 and to the first input of the random access memory 7 _N-1 , which records the values of the probability of failures by the command "Record" from the fourth output of the control device 2. By the command "Read "From the fourth the output of the control device 2, the signals from the random access memory 7 _j are fed to the first input of the adder 5 _N-1 and to the first input of the display unit 11.

Таким образом, за N-1 этап осуществляется определение оптимального значения вероятности отказа устройства для решения задач оптимизации при наличии в схеме оптимизируемого объекта (фиг.4) элементов N типов.Thus, in the N-1 stage, the optimal value of the probability of failure of the device is determined to solve optimization problems if there are N types of elements in the circuit of the optimized object (Fig. 4).

Определение оптимального значения стоимости устройством для решения задач оптимизации осуществляется также за N-1 этап.Determining the optimal value of the cost by the device for solving optimization problems is also carried out for the N-1 stage.

На первом этапе работы устройства для решения задач оптимизации значения стоимости элементов первого и второго типов с выхода блоков вычисления стоимости 4₁ и 4₂ соответственно поступают на первый и второй входы сумматора 8₁, где осуществляется их сложение. С выхода сумматора 8₁ суммарные значения стоимости элементов первого и второго типов поступают на первый вход элемента «И» 9₁, на второй вход которого поступают суммарные значения вероятности отказов элементов первого и второго типов, величина которых меньше, чем q_зад. В результате на выходе элемента «И» 9₁ появляются значения стоимости тех элементов, которые имеют величины вероятности отказа меньше, чем q_зад (из примера: это значения С=23 и С=27, которые соответствуют q=0,018 и q=0,009). Данные значения стоимости элементов первого и второго типов поступают с выхода элемента «И» 9₁ на первый вход оперативно-запоминающего устройства 10₁. Запись значений стоимости элементов первого и второго типов в оперативно-запоминающее устройство 10₁ осуществляется при поступлении на его второй вход команды «Запись» с четвертого выхода устройства управления 2. По команде «Считывание» с четвертого выхода устройства управления 2 значения стоимости элементов первого и второго типов с выхода оперативно-запоминающего устройства 10₁ поступают на второй вход блока отображения 11 и на первый вход сумматора 8_j.At the first stage of operation of the device for solving optimization problems, the values of the cost of the elements of the first and second types from the output of the cost calculation blocks 4 ₁ and 4 _2, respectively, go to the first and second inputs of the adder 8 ₁ , where they are added. From the output of the adder 8 _{1, the} total values of the cost of the elements of the first and second types go to the first input of the element "And" 9 ₁ , the second input of which receives the total values of the probability of failure of the elements of the first and second types, the value of which is less than q _ass . As a result, at the output of the element “AND” 9 ₁ , the values of the cost of those elements that have the probability of failure less than q _ass appear (from an example: these are the values C = 23 and C = 27, which correspond to q = 0.018 and q = 0.009) . These values of the cost of the elements of the first and second types come from the output of the element "And" 9 ₁ to the first input of the random access memory 10 ₁ . The values of the values of the elements of the first and second types are recorded in the random access memory 10 ₁ upon receipt of the “Write” command from the fourth output of the control device 2 to its second input. By the “Read” command from the fourth output of the control device, 2 the values of the values of the first and second types from the output of the RAM 10 ₁ are fed to the second input of the display unit 11 and to the first input of the adder 8 _j .

На j-м этапе работы устройства для решения задач оптимизации на второй вход сумматора 8_j с блока вычисления стоимости 4_m поступают значения стоимости элементов m-го типа C_m, 2С_m, 3С_m при r=0, r=1, r=2 соответственно, причем информация, поступающая на второй вход сумматора 8_j, следует с частотой в три раза больше, чем на его первый вход. С выхода сумматора 8_j суммарные значения стоимости поступают на первый вход элемента «И» 9_j, на второй вход которого поступают суммарные значения вероятности отказов элементов m-типов, величина которых меньше, чем q_зад. В результате на выходе элемента «И» 9_j появляются значения стоимости тех элементов, которые имеют величины вероятности отказов меньше, чем q_зад. Данные значения стоимости элементов m-типов поступают с выхода элемента «И» 9_j на первый вход оперативно-запоминающего устройства 10_j. Запись значений стоимости элементов m-типов в оперативно-запоминающее устройство 10_j осуществляется при поступлении на его второй вход команды «Запись» с четвертого выхода устройства управления 2. По команде «Считывание» с четвертого выхода устройства управления 2 значения стоимости элементов m-типов с выхода оперативно-запоминающего устройства 10 поступают на второй вход блока отображения 11 и на первый вход сумматора 8_N-1.At the jth stage of operation of the device for solving optimization problems, the second input of the adder 8 _j receives values of the elements of the mth type C _m , 2С _m , 3С _m at r = 0, r = 1, r = from the cost calculation unit 4 _m 2, respectively, and the information received at the second input of the adder 8 _j follows with a frequency of three times more than at its first input. From the output of the adder 8 _{j, the} total values of the cost go to the first input of the element "And" 9 _j , the second input of which receives the total failure probability of the elements of m-types, the value of which is less than q _ass . As a result, at the output of the element “And” 9 _j , the values of the cost of those elements that have failure probability values less than q _ass appear. These values of the cost of elements of m-types come from the output of the element "And" 9 _j to the first input of random access memory 10 _j . The values of the m-type elements are recorded in the random access memory 10 _j when the “Write” command is received from the fourth output of the control device 2 to its second input. The “Read” command from the fourth output of the control device contains 2 values of the m-type elements with the output of the memory device 10 is fed to the second input of the display unit 11 and to the first input of the adder 8 _N-1 .

На N-1 этапе работы устройства для решения задач оптимизации на второй вход сумматора 8_N-1 поступают с блока вычисления стоимости 4_N значения стоимости элементов N-го типа C_N, 2С_N, 3С_N при r=0, r=1, r=2 соответственно, причем информация, поступающая на второй вход сумматора 8_N-1, следует с частотой в три раза больше, чем на его первый вход. С выхода сумматора 8_N-1 суммарные значения стоимости поступают на первый вход элемента «И» 9_N-1, на второй вход которого поступают суммарные значения вероятности отказов элементов N типов, величина которых меньше, чем q_зад. В результате на выходе элемента «И» 9_N-1 появляются значения стоимости тех элементов, которые имеют величины вероятности отказов меньше, чем q_зад. Данные значения стоимости элементов типов поступают с выхода элемента «И» 9_N-1 на первый вход оперативно-запоминающего устройства 10_N-1. Запись значений стоимости элементов N-типов в оперативно-запоминающее устройство 10_N-1 осуществляется при поступлении на его второй вход команды «Запись» с четвертого выхода устройства управления 2. По команде «Считывание» с четвертого выхода устройства управления 2 значения стоимости элементов N-типов с выхода оперативно-запоминающего устройства 10_N-1 поступают на второй вход блока отображения 11.At the N-1 stage of operation of the device for solving optimization problems, the second input of the adder 8 _N-1 receives from the unit for calculating the cost 4 _{N the} value of the elements of the Nth type C _N , 2С _N , 3С _N at r = 0, r = 1, r = 2, respectively, and the information supplied to the second input of the adder 8 _N-1 , follows with a frequency of three times more than its first input. From the output of the adder 8 _{N-1, the} total values of the cost go to the first input of the element "And" 9 _N-1 , the second input of which receives the total values of the probability of failure of elements of N types, the value of which is less than q _ass . As a result, at the output of the element “And” 9 _N-1 , the values of the cost of those elements that have failure probability values less than q _ass appear. These values of the cost of the elements of the types come from the output of the element "And" 9 _N-1 to the first input of random access memory 10 _N-1 . The values of the N-type elements are recorded in the random access memory 10 _N-1 when the “Write” command is received at its second input from the fourth output of the control device 2. By the “Read” command from the fourth output of the control device 2, the values of the value of N- elements types from the output of the RAM 10 _N-1 are fed to the second input of the display unit 11.

Введение в устройство-прототип входной наборной панели, блоков вычисления вероятности отказа, блоков вычисления стоимости, сумматоров, компараторов, первой и второй группы оперативно-запоминающих устройств, элементов «И» и блока отображения позволяет определять количество резервируемых элементов, обеспечивающих заданный уровень надежности системы при ограничении затрат на ее изготовление.An introduction to the prototype device of the input typesetting panel, failure probability calculation blocks, cost calculation blocks, adders, comparators, the first and second groups of random-access memory devices, “I” elements and a display unit allows you to determine the number of redundant elements that provide a given level of system reliability at limiting the cost of its manufacture.

Источники информацииInformation sources

1. Авторское свидетельство СССР №1575201, МКИ G06F 15/20. Устройство для решения задач оптимизации, 1990.1. USSR copyright certificate No. 1575201, MKI G06F 15/20. Device for solving optimization problems, 1990.

2. Цифровой процессор обработки сигналов TMS 32010 и его применение. /Под ред. А.А.Ланнэ. Л.: ВАС, 1990.2. TMS 32010 digital signal processing processor and its application. / Ed. A.A. Lanne. L .: YOU, 1990.

3. B.C.Гутников, В.В.Лопатин и др. Электронные устройства информационно-измерительной техники. - Л.: ЛПИ им. Калинина, 1980.3. B.C. Gutnikov, VV Lopatin and others. Electronic devices of information-measuring equipment. - L .: LPI named after Kalinina, 1980.

4. В.А.Батушев и др. Микросхемы и их применение. Справочное пособие - М.: Радио и связь, 1983.4. V. A. Batushev et al. Microcircuits and their application. Reference manual - M .: Radio and communications, 1983.

5. В.П.Шило. Популярные цифровые микросхемы - М.: Радио и связь, 1987.5. V.P. Shiloh. Popular Digital Chips - M.: Radio and Communications, 1987.

6. Р.Токхейм. Основы цифровой электроники: пер. с англ. - М.: Мир, 1988. стр.124-125.6. R. Tokheim. Fundamentals of Digital Electronics: Per. from English - M.: Mir, 1988. p. 124-125.

7. С.М.Боровиков. Теоретические основы конструирования, технологии и надежностей - Минск, Дизайн ПРО, 1998.7. S.M. Borovikov. Theoretical Foundations of Design, Technology and Reliability - Minsk, Design PRO, 1998.

Claims

A device for solving optimization problems that allows you to determine the number of backup elements that provide a given level of system reliability at a minimum total cost of elements, containing an adder, a comparison unit (comparator), a synchronization unit (control device), characterized in that an input dialing panel, blocks are additionally introduced failure probability calculations, cost calculation units, adders, comparators, first and second groups of random access memory, “I” elements and a display unit I, while the first inputs of all the failure probability calculation units and the cost calculation units are connected respectively to the first and second outputs of the input panel, the input of which is connected to the first output of the control device, the second output of which is connected to the second input of the failure probability calculation units, and the fifth output connected to the second input of the cost calculation blocks, the outputs of the first and second of which are connected respectively to the first and second input of the first adder of the second group of adders, the output of which is connected to the first input of the first element "AND", the output of which is connected to the first input of the first random-access memory of the second group of random-access memory devices, the output of which is connected to the first input of the j-th (j = 2, ..., N-2, where N is the number of blocks for calculating the probability of failure, the number of blocks for calculating the cost) of the adder of the second group of adders, the second input of which is connected to the output of the m-th (m = 3, ..., N-1) block of the cost calculation, and the output through the first input j-th (j = 2, ..., N-2) element "And" - to the first input of the j-th (j = 2, ..., N-2) operational flashing device of the second group of random access memory devices, the output of which is connected to the first input of the j + 1-th adder of the second group of adders, the second input of which is connected to the output of the m + 1-th unit of the cost calculation, and the output through the j + 1-th element And ”to the first input of j + 1-th random-access memory of the second group of random-access memory devices, the output of which is connected to the outputs of all random-access memory devices of the second group of random-access memory devices and to the second input of the display unit, the first input of which the second is connected to the outputs of all random access memory devices of the first group of random access memory devices, the second input j + 1 (j = 2, ..., N-2) of the random access memory device of the first group of random access memory devices is connected to the second inputs all random access memory devices and with the fourth output of the control device, and the first input with the second input of j + 1-st element "And" and with the output of j + 1 (j = 2, ..., N-2) comparator, the second input of which is connected to the second input of all comparators and to the third output of the control device, and the first The od is connected to the output of the j + 1st (j = 2, ..., N-2) adder of the first group of adders, the second input of which is connected to the output of the m + 1 (m = 3, ..., N-1 ) of the failure probability calculation unit, and the first input with the output of the j-th (j = 2, ..., N-2) random-access memory of the first group of random-access memory devices, the first input of which is connected to the second input of the j-th element And ”and with the output of the j-th comparator, the first input of which is connected to the output of the j-th (j = 2, ..., N-2) adder of the first group of adders, the second input of which is connected to the output of the m-th (m = 3 , ..., N-1) of the calculation block failure rate, and the first - with the output of the first random-access memory of the first group of random-access memory devices, the first input of which is connected by the second input of the first element "I" and with the output of the first comparator, the first input of which is connected to the output of the first adder of the first group of adders, the first and the second inputs of which are connected respectively to the outputs of the first and second blocks for calculating the probability of failures.