RU2316139C1

RU2316139C1 - Light diode display

Info

Publication number: RU2316139C1
Application number: RU2006134097/09A
Authority: RU
Inventors: Борис Иванович Волков
Original assignee: Борис Иванович Волков
Priority date: 2006-09-25
Filing date: 2006-09-25
Publication date: 2008-01-27

Abstract

FIELD: personal computer hardware, possible use as flat panel display in personal computer monitor and television set.

SUBSTANCE: effect is achieved by introduction of three identical R, G, B color signal channels into composition of light diode display as part of composition of frame code accumulator and block for generation of dispatching signals, and screen glass has number of recesses equal to number of emitting cells, in which emitting cells are positioned element-wise, where each emitting cell is composed of serially positioned white luminescence diode and colored light filter.

EFFECT: prevented high voltage in display, increased trustworthiness of image color rendition on screen and reproduction of quality image in four resolution modes: 1024×768, 1280×1024, 1920×1080, 1600×1200.

10 dwg, 1 tbl

Description

Изобретение относится к аппаратным средствам персонального компьютера /ПК/ и может быть использовано в качестве плоскопанельного дисплея в мониторе ПК и в телевизоре.The invention relates to the hardware of a personal computer / PC / and can be used as a flat panel display in a PC monitor and in a television.

За прототип принят плоскопанельный дисплей по технологии газоплазменных панелей РДР [1, с.7-9, 2 с.9], представляющий герметизированный пакет из двух стеклянных листов /переднего и заднего/, между которыми находятся элементы матрицы из излучающих ячеек. Каждый элемент плазменной матрицы состоит из трех излучающих ячеек. На внутренних поверхностях ячеек нанесены люминофоры соответственно одного из основных цветов R, G, В. Каждая цветная точка экрана /пиксел/ состоит из трех субпикселов. Отдельная излучающая ячейка /субпиксел/ состоит [1, с.8] из переднего стекла, на котором имеется сканирующий электрод и электрод поддержания разряда, затем диэлектрик, с боков перегородки и заднее стекло, на котором нанесен соответствующий цветной люминофор /R, G, В/, и электрод адресации /данных/. Внутри ячейки инертный газ. Снаружи каждой ячейки токопроводящие электроды: по одному перед задним стеклом и по два за передним стеклом. Когда между электродами подано напряжение, в ячейке возникает электрическое поле, ионизирующее газ в ячейке. При разряде в газовой среде образуется плазма, излучающая энергию в ультрафиолетовом диапазоне. Люминофор каждой ячейки, поглощая ультрафиолетовое излучение, сам излучает фотоны уже видимого света. Складываясь в пространстве, три основных цвета трех ячеек /субпикселов/ с различными яркостями свечения вызывают у зрителя восприятие разнообразных фазных цветовых тонов. Регулировка яркости выполняется методом широкоимпульсной модуляции, заключающимся в изменении соотношения длительности включенного и длительности выключенного состояния ячейки: отношения времени, когда излучение есть, ко времени, когда излучения нет в том же периоде кадра /скважность излучения/. Матричная структура панели позволяет одновременно управлять только одним рядом ячеек: строкой или столбцом. В провесов адресации идет последовательное сканирование всех ячеек панели [1, с.10]. Во время поддержания разряда на разрядные электроды поступают импульсы высокого напряжения, число которых зависит от номера субполя, так получают число вспышек в ячейке от одной до 255: при одной - яркость воспринимается минимальной, при 255 - яркость воспринимается максимальной. Уровень яркости в ячейках пропорционален числу вспышек: чем их больше, тем уровень яркости выше. Разрешающая способность плазменной панели соответствует числу элементов матрицы в экране. В состав панели входят [2, c.9]: плата подключения входных устройств, плата процессора и микропроцессора управления, две верхние и две нижние платы управления электродами адресации /данных/, плата устройств сканирования, две платы устройств управления электродами сканирования, плата запуска устройств поддержания разряда с двумя платами управления электродами. Японская фирма "Панасоник" [3, с.59] представила опытный экземпляр панели по диагонали в 103" /261,5 см/, панель содержит 6 млн точек изображения. Недостатки прототипа: наличие высокого напряжения [4, c.489|, искажение цветов при цветопередаче [5, с.29], сложность устройства излучающих ячеек, технология плазменных панелей не способна создать мелкою плазменную излучающую ячейку [5, с.25], отсутствие глубокого черного цвета [5, с.29]: все элементы матрицы панели тлеют, так как имеют постоянное напряжение предподжига, что не позволяет получить глубокий черный цвет, качественное изображение воспроизводится панелью только в единственном режиме разрешения. Цель изобретения - исключение высокого напряжения, повышение достоверности в цветопередаче и качественное воспроизведение изображения разных режимов разрешения.The prototype is a flat panel display using the technology of gas-plasma panels RDR [1, p. 7-9, 2 p. 9], representing a sealed package of two glass sheets / front and rear /, between which are the elements of the matrix of emitting cells. Each element of the plasma matrix consists of three emitting cells. Phosphors, respectively, of one of the primary colors R, G, B, are applied on the inner surfaces of the cells. Each color point of the screen / pixel / consists of three subpixels. A separate emitting cell / subpixel / consists of [1, p. 8] of a front glass on which there is a scanning electrode and a discharge maintenance electrode, then a dielectric, from the sides of the partition and a rear glass on which the corresponding color phosphor / R, G, B is applied /, and the addressing / data electrode /. The cell is inert gas. Outside each cell, conductive electrodes: one in front of the rear window and two behind the front window. When voltage is applied between the electrodes, an electric field arises in the cell, ionizing the gas in the cell. When discharged in a gaseous medium, a plasma is formed that emits energy in the ultraviolet range. The phosphor of each cell, absorbing ultraviolet radiation, itself emits photons of already visible light. Folding in space, the three primary colors of three cells / subpixels / with different brightnesses cause the viewer to perceive a variety of phase color tones. The brightness is controlled by the method of wide pulse modulation, which consists in changing the ratio of the duration of the on and the duration of the off state of the cell: the ratio of time when there is radiation to time when there is no radiation in the same frame period / radiation duty cycle /. The matrix structure of the panel allows you to simultaneously manage only one row of cells: a row or column. In the sagging addressing is a sequential scan of all cells of the panel [1, p.10]. During the maintenance of the discharge, high voltage pulses arrive at the discharge electrodes, the number of which depends on the number of the subfield, so the number of flashes in the cell is obtained from one to 255: at one, the brightness is perceived as minimum, at 255, the brightness is perceived as maximum. The brightness level in the cells is proportional to the number of flashes: the more there are, the higher the brightness level. The resolution of the plasma panel corresponds to the number of matrix elements in the screen. The panel consists of [2, p. 9]: input device connection board, processor and control microprocessor board, two upper and two lower address / data electrode control cards /, scan device board, two scan electrode control device cards, device launch board discharge maintenance with two electrode control boards. The Japanese company "Panasonic" [3, p. 59] presented a prototype of the panel diagonally at 103 "/ 261.5 cm /, the panel contains 6 million image points. Disadvantages of the prototype: high voltage [4, c. 489 |, distortion colors in color reproduction [5, p.29], the complexity of the device of the emitting cells, the technology of plasma panels is not able to create a shallow plasma emitting cell [5, p.25], the absence of a deep black color [5, p.29]: all elements of the panel matrix smolder because they have a constant pre-ignition voltage, which does not allow to obtain a deep black color , a high-quality image is reproduced by the panel only in a single resolution mode.The purpose of the invention is to eliminate high voltage, increase the reliability in color reproduction and high-quality image reproduction of different resolution modes.

Техническим результатом являются исключение в дисплее высокого напряжения, повышение достоверности при цветопередаче изображения на экране и воспроизведение качественного изображения в четырех режимах разрешения: 1024×768, 1280×1024, 1920×1080 и 1600×1200. Результат достигается применением в ячейках источником излучения сверхъярких светодиодов белого свечения, требующих питания всего 3 В, повышение достоверности цветопередачи достигается применением преобразователей "код - длительность излучения", преобразующих каждый код в соответствующую его величине длительность излучения светодиода в периоде кадра, воспроизведение качественного изображения в четырех режимах разрешения введением накопителей кодов кадра. Плоскопанельный экран дисплея состоит из соответствующего числа электронно-управляемых светодиодных излучающих ячеек /СД-ячеек/. Каждая СД-ячейка является источником излучения одного из трех основных цветов R, G, В. Три ячейки, излучающие цвета R, G, В, представляют один элемент матрицы экрана. Световой излучающий канал в СД-ячейке составляют последовательно расположенный светодиод белого свечения и цветной светофильтр одного из основных цветов. Уровень яркости цвета формируются ячейкой по принципу скважности: отношении времени, когда светодиод излучает, ко времени, когда он не излучает в том же периоде кадра. Результирующее излучение трех светодиодов элемента матрицы в пространстве формируют изображение одного пиксела, воспринимаемого зрением зрителя как яркость и насыщенность определенного цветового тона. Светодиоды всех СД-ячеек экрана синхронно начинают излучение с начала периода кадра и формируют изображение на экране весь период кадра. Строчная развертка отсутствует за ненадобностью. Коды кадров разных режимов разрешения поступают с цифровых выходов видеоадаптера ПК в параллельном виде на информационные входы светодиодного дисплея /СД-дисплея/. За период кадра коды цветовых сигналов сосредотачиваются в накопителях кодов кадра, по окончании периода кадра коды трех цветовых сигналов выдаются в блок, преобразующий коды в длительность управляющих сигналов, определяющих длительность излучения светодиодов в периоде кадра.The technical result is the exclusion of a high voltage in the display, increasing the reliability of the image on the screen and reproducing a high-quality image in four resolution modes: 1024 × 768, 1280 × 1024, 1920 × 1080 and 1600 × 1200. The result is achieved by using ultra-bright white LEDs in the radiation source, which require only 3 V, the color accuracy is improved by using code-to-radiation duration converters that convert each code to its corresponding LED duration in the frame period, reproducing a high-quality image in four resolution modes by the introduction of frame code drives. The flat-panel display screen consists of a corresponding number of electronically controlled LED emitting cells / LED cells /. Each LED cell is a radiation source of one of the three primary colors R, G, B. Three cells emitting the colors R, G, B represent one element of the screen matrix. The light emitting channel in the SD cell is a sequentially located white LED and a color filter of one of the primary colors. The color brightness level is formed by the cell according to the duty cycle principle: the ratio of the time when the LED emits to the time when it does not emit in the same frame period. The resulting radiation of the three LEDs of the matrix element in space forms an image of one pixel, perceived by the viewer's vision as the brightness and saturation of a certain color tone. The LEDs of all the LED cells of the screen synchronously start emission from the beginning of the frame period and form the image on the screen throughout the frame period. Line scan is missing as unnecessary. Frame codes of different resolution modes come from the digital outputs of the PC video adapter in parallel to the information inputs of the LED display / SD display /. During the frame period, color signal codes are concentrated in the frame code stores, at the end of the frame period, the codes of three color signals are output into a block that converts the codes into the duration of the control signals that determine the duration of the LEDs in the frame period.

Сущность изобретения в том, что в светодиодный дисплей, включающий плоскопанельный экран, содержащий экранное стекло и матрицу из элементов по числу разрешения экрана, каждый из которых включает три излучающих ячейки основных цветов R, G, В, введены три канала цветовых сигналов R, G, В, каждый из которых включает последовательно соединенные накопитель кодов кадра и блок формирования управляющих сигналов, выходы которого подключены к входам плоскопанельного экрана, каждая излучающая ячейка содержит последовательно расположенные светодиод белого свечения и цветной светофильтр, три излучающих ячейки в элементе матрицы образуют треугольник, а экранное стекло по числу излучающих СД-ячеек имеет углубления, в которых поэлементно размещаются СД-ячейки. Светодиодный дисплей /СД-дисплей/ на фиг.1, накопитель кодов кадра на фиг.2, блоки регистров на фиг.3-6, излучающая СД-ячейка на фиг.7, состав и форма элемента матрицы на фиг.8, расположение элементов матрицы и СД-ячеек в экране на фиг.9, блок формирования управляющих сигналов на фиг.10.The essence of the invention is that in the LED display comprising a flat panel screen comprising a screen glass and a matrix of elements according to the number of screen resolutions, each of which includes three emitting cells of the primary colors R, G, B, three channels of color signals R, G are introduced, B, each of which includes a series-connected drive of frame codes and a block for generating control signals, the outputs of which are connected to the inputs of a flat-panel screen, each emitting cell contains sequentially located LEDs white glow and a color filter, the three emitting cells in the matrix element form a triangle, and the screen glass, in terms of the number of emitting LED cells, has recesses in which the LED cells are placed elementwise. The LED display / LED display / in Fig. 1, the frame code storage in Fig. 2, the register blocks in Figs. 3-6, the emitting LED cell in Fig. 7, the composition and shape of the matrix element in Fig. 8, the arrangement of elements matrix and LED cells in the screen of figure 9, the block generating control signals in figure 10.

Заявляемый светодиодный дисплей воспроизводит с видеоадаптера ПК четыре видеорежима с разрешением: первый 1024×768, второй 1280×1024, третий 1920×1080 и четвертый 1600×1200. Частота кадров может быть в диапазоне 25 Гц-120 Гц. В режиме формата НДТV 1920×1080 и частоте кадров 100 Гц частота дискретизации составляет: f_д=1920×1080×100 Гц=207,36 МГц, где 1920 - число отсчетов в строке, 1080 - число строк в кадре, 100 Гц - частота кадров.The inventive LED display reproduces four video modes with a resolution from the PC video adapter: the first 1024 × 768, the second 1280 × 1024, the third 1920 × 1080 and the fourth 1600 × 1200. The frame rate can be in the range of 25 Hz-120 Hz. In the NTDV format mode 1920 × 1080 and a frame frequency of 100 Hz, the sampling rate is: f _d = 1920 × 1080 × 100 Hz = 207.36 MHz, where 1920 is the number of samples in a row, 1080 is the number of lines in a frame, 100 Hz is the frequency frames.

Частота строк f_с=100 Гц×1080=108 кГц, импульсы которых используются как сигналы выдачи U_выд. Длительность кадра:

или 10 мс. The frequency of the lines f _c = 100 Hz × 1080 = 108 kHz, the pulses of which are used as output signals U _vyd . Frame Duration:

or 10 ms.

ТаблицаTable Параметры видеорежимов в таблице.Video mode options in the table. Режим разрешенияResolution mode Частота кадровFrame frequency Частота строкLine frequency Частота дискретизацииSampling frequency Кодов в кадреCodes in the frame Период кадраFrame period 1024×7681,024 × 768 60 Гц60 Hz 40 кГц40 kHz 47,1858 МГц47.1858 MHz 786432786432 16,67 мс16.67 ms 1280×10241,280 × 1,024 60 Гц60 Hz 61,44 кГц61.44 kHz 78,6432 МГц78.6432 MHz 13107201310720 16,67 мс16.67 ms 1920×10801920 × 1080 100 Гц100 Hz 108 кГц108 kHz 207,36 МГц207.36 MHz 20736002073600 10 мс10 ms 1600×12001600 × 1200 60 Гц60 Hz 72 кГц72 kHz 115,2 МГц115.2 MHz 19200001920000 16,67 мс16.67 ms

СД-дисплей /фиг.1/ включает три идентичных канала цветовых сигналов R, G, В, каждый из которых содержит последовательно соединенные накопитель 1 кодов кадра и блок 2 формирования управляющих сигналов, выходы которого подключены к входам плоскопанельного экрана 3. Накопители 1 кодов кадра идентичны /фиг.2/, каждый включает блоки 4 регистров по наибольшему числу строк в кадре 1200. Наибольшее число строк в четвертом режиме разрешения 1600×1200. Информационным входом накопителя 1 кодов кадра являются поразрядно объединенные 1-8 входы блоков регистров 4_1-1200. Управляющими входами являются: первым - первый вправляющий вход /U_к/ первого блока 4₁ регистров, вторым - объединенные вторые управляющие входы /U_выд/ блоков 4 регистров, третьим - объединенные третьи управляющие входы /U_д/ блоков 4 регистров. Управляющий выход каждого предыдущего блока 4 регистров является первым управляющим входом каждого последующего блока 4 регистров /4_2-1200/. Управляющий выход последнего блока 4 регистров каждого режима разрешения /4₇₆₈, 4₁₀₂₄, 4₁₀₈₀, 4₁₂₀₀/ через диод подключен параллельно к четвертым управляющим входам всех блоков 4 регистров, предшествующих блоку 4, представляющего последнюю строку режима разрешения. Первым, вторым и третьим информационными входами СД-дисплея являются информационные 1-8 входы накопителей 1 кодов кадра первого, второго и третьего каналов цветовых сигналов. Первым, вторым и третьим управляющими входами СД-дисплея являются объединенные соответственно первые, вторые и третьи управляющие входы накопителей 1 кодов кадра с первого по третий каналов цветовых сигналов. Блоки 4 регистров идентичны /фиг.3-6/, каждый включает первый 5 и второй 6 ключи, распределитель 7 импульсов, восемь регистров 8_1-8 и элементы И 9. Причем для первого режима разрешения блоки регистров с 4₁ по 4₇₆₈ имеют по четыре элемента И: 9₁-9₄, для второго режима разрешения блоки 4₇₆₉ по 4₁₀₂₄ регистров имеют по три элемента И: 9₁-9₃, для третьего режима разрешения блоки регистров с 4₁₀₂₅ по 4₁₀₈₀ имеют по два элемента И: 9₁ и 9₂, для четвертого режима разрешения блоки регистров с 4₁₀₈₁ по 4₁₂₀₀ имеют один элемент И 9₁. Информационным входом блока 4 регистров являются поразрядно объединенный третьи входы разрядов регистров 8. Выходами блока 4 являются параллельные выходы всех разрядов восьми регистров 8_1-8 /15360 выходов/. Управляющими входами являются: первым - первый управляющий вход /U_к/ первого ключа 5, вторым - сигнальный вход /U_выд/ второго ключа 6, третьим - сигнальный вход /U_д/ первого ключа 5, четвертым - первый управляющий вход второго ключа 6, подключенный через диод параллельно к управляющим выходам соответственно блоков 4₇₆₈, 4₁₀₂₄, 4₁₀₈₀, 4₁₂₀₀. Первые входы элементов И_1-4 9_1-4 объединены и подключены к сигнальному входу второго ключа 6, вторые их входы подключены к выходам соответственно 1024, 1280, 1600, 1920 блока 7, выходы этих элементов И 9_1-4 объединены и подключены к второму управляющему входу ключа 5 и являются управляющим выходом для блоков 4_2-768 регистров. Первые входы элементов И 9_1-3 в блоках с 4₇₆₉ по 4₁₀₂₄ объединены и подключены к сигнальному входу ключа 6, вторые их входы подключены к выходам соответственно 1280, 1600, 1920 блока 7, выходы элементов И 9_1-3 объединены и подключены к второму управляющему входу первого ключа 5 и являются управляющим выходом для блоков 4_769-1024. Первые входы элементов И 9_1-2 в блоках с 4₁₀₂₅ по 4₁₀₈₀ /фиг.5/ объединены и подключены к сигнальному входу ключа 6, вторые их входы подключены к выходам 1600, 1920 блока 7, выходы этих элементов и объединены и подключены к второму управляющему входу ключа 5 и являются управляющим выходом для блоков 4_1025-1080. Первый вход элемента И 9₁ в блоках регистров с 4₁₀₈₁ по 4₁₂₀₀ подключен к сигнальному входу ключа 6, второй вход подключен к выходу 1600 блока 7, выход элемента и 9₁ подключен к второму управляющему входу ключа 5 и является управляющим выходом для блоков 4_1081-1200 регистров.The LED display / Fig. 1/ includes three identical channels of color signals R, G, B, each of which contains a drive 1 of frame codes and a block 2 of generating control signals, the outputs of which are connected to the inputs of a flat-panel screen 3. Drives 1 frame codes identical to / FIG. 2/, each includes blocks of 4 registers for the largest number of lines in a frame 1200. The largest number of lines in the fourth resolution mode is 1600 × 1200. The information input of the drive 1 frame codes are bitwise integrated 1-8 inputs of blocks of registers 4 _1-1200 . The control inputs are: the first is the first control input / U _to / of the first block of 4 ₁ registers, the second is the combined second control inputs / U _output / blocks of 4 registers, the third is the combined third control inputs / U _d / blocks of 4 registers. The control output of each previous block of 4 registers is the first control input of each subsequent block of 4 registers / 4 _2-1200 /. The control output of the last block of 4 registers of each resolution mode / 4 ₇₆₈ , 4 ₁₀₂₄ , 4 ₁₀₈₀ , 4 ₁₂₀₀ / through a diode is connected in parallel to the fourth control inputs of all blocks of 4 registers preceding block 4 representing the last line of the resolution mode. The first, second and third information inputs of the LED display are information 1-8 inputs of drives 1 of the frame codes of the first, second and third channels of color signals. The first, second and third control inputs of the LED display are the combined first, second and third control inputs of the drives 1 frame codes from the first to third channels of color signals. Blocks 4 registers are identical / 3-6/, each includes the first 5 and second 6 keys, the distributor 7 pulses, eight registers 8 _1-8 and the elements And 9. Moreover, for the first resolution mode, the blocks of registers from 4 ₁ to 4 ₇₆₈ have four I elements: 9 ₁ -9 ₄ , for the second resolution mode, blocks _4,769 of _4,1024 registers each have three I elements: 9 ₁ -9 ₃ , for the third resolution mode, the register blocks _4,1025 to _4,108 each have two elements And: 9 ₁ and 9 ₂ , for the fourth resolution mode, the register blocks from 4 ₁₀₈₁ to 4 ₁₂₀₀ have one AND 9 ₁ element. The information input of the block 4 registers are bitwise combined the third inputs of the bits of the registers 8. The outputs of the block 4 are the parallel outputs of all the bits of the eight registers 8 _1-8 / 15360 outputs /. The control inputs are: the first is the first control input / U _to / of the first key 5, the second is the signal input / U _output / of the second key 6, the third is the signal input / U _d / of the first key 5, the fourth is the first control input of the second key 6, connected through a diode in parallel to the control outputs of the blocks 4 ₇₆₈ , 4 ₁₀₂₄ , 4 ₁₀₈₀ , 4 ₁₂₀₀ , respectively. The first inputs of the elements And _1-4 9 _{1-4 are} combined and connected to the signal input of the second key 6, their second inputs are connected to the outputs respectively 1024, 1280, 1600, 1920 of block 7, the outputs of these elements And 9 _{1-4 are} combined and connected to the second control input of the key 5 and are the control output for blocks 4 of _2-768 registers. The first inputs of the elements And 9 _1-3 in blocks _4,769 to 4 _{1024 are} combined and connected to the signal input of the key 6, their second inputs are connected to the outputs 1280, 1600, 1920 of block 7, respectively, the outputs of the elements And 9 _{1-3 are} combined and connected to the second control input of the first key 5 and are the control output for blocks 4 _769-1024 . The first inputs of the elements And 9 _1-2 in blocks 4 ₁₀₂₅ to 4 _{1080 /} Fig. 5/ are combined and connected to the signal input of the key 6, their second inputs are connected to the outputs 1600, 1920 of block 7, the outputs of these elements are combined and connected to the second control input of the key 5 and are the control output for blocks 4 _1025-1080 . The first input of the element And 9 ₁ in the blocks of registers from 4 ₁₀₈₁ to 4 _{1200 is} connected to the signal input of the key 6, the second input is connected to the output 1600 of the block 7, the output of the element and 9 _{1 is} connected to the second control input of the key 5 and is the control output for blocks 4 _1081-1200 registers.

Выход первого ключа 5 подключен к входу распределителя 7 импульсов, выходы которого последовательно подключены с первого по последний /1920/ к первым управляющим входам разрядов параллельно восьми регистров 8. Выход второго ключа 6 подключен параллельно к вторым управляющим входам разрядов восьми регистров 8_1-8 и к второму управляющему входу ключа 6. Блоки 2 формирования управляющих сигналов предназначены для управления длительностью излучения светодиодами излучающих СД-ячеек и определяют длительность запитывания светодиодов 10 /фиг.7/ на время, пропорциональное величине поступающих кодов цветового сигнала. Плоскопанельный экран 3 представляет совокупность 2304000 элементов матриц /1920×1200/, размещенных в экранном стекле. Каждый элемент матрицы из трех СД-ячеек, каждая из которых излучает один из основных цветов R, G, В. Излучающая светодиодная ячейка содержит /фиг.7/ последовательно расположенные светодиод 10 белого свечения и соответствующий цветной светофильтр 11. СД-ячейки в элементе матрицы образуют /фиг.8/ треугольник. Расположение излучающих ячеек в экранном стекле экрана 3 на фи.9. Элементы матрицы корпусов не имеют. Экранное стекло для поэлементного размещения СД-ячеек имеет соответствующие углубления, в которых и размещаются светодиоды 10. Но лучшим вариантом является исполнение СД-ячеек непосредственно в экранном стекле. Управляющий вход /проводники питания/ каждого светодиода 10 подключен к соответствующему своему выходу из блока 2. Принцип действия СД-ячейки основан на прямо пропорциональной зависимости длительности излучения светодиода 10 от величины кода цветового сигнала. Уровни яркости воспринимаются зрением соответственно длительности излучения светодиода за период кадра. Суммарное излучение светодиодов трех цветов элемента матрицы формирует изображение пиксела, воспринимаемое как яркость и насыщенность определенного цветового тоне, излучение каждого светодиода участвует в процессе цветопередачи не только пиксела своего элемента матрицы, но и всех соседних с ним СД-ячеек /справа, слева, сверху, снизу/. В качестве светодиодов 10 принимаются сверхъяркие светодиоды белого свечения фирмы "Ledtronics" 1Д120-0WW-30Д с силой света 3,5 кд и углом излучения 30° [2 с.47]. Светодиоды исполняются миниатюрными без корпусов диаметром до 0,5 мм прямо в углублениях экранного стекла. блоки 2 формирования управляющих сигналов идентичны, каждый включает /фиг.10/ генератор 12 импульсов и 2304000 преобразователей "код - длительность излучения" /1920×1200/, которые идентичны, каждый включает последовательно соединенные первый ключ 13, вычитающий счетчик 14 импульсов, дешифратор 15 и второй ключ 16, и источник 17 питания, выход которого подключен к сигнальному входу ключа 16. Исходное состояние ключей 13, 16 закрытое. Генератор 12 импульсов является умножителем частоты, в режиме 1920×1080×100 Гц выполняет умножение 100 Гц × 270 и выдает 27 кГц на сигнальные входы первых ключей 13. Преобразователи "код - длительность излучения" работают идентично. При длительности кадра 10 мс /100 Гц/ коду 00000001 соответствует длительность излучения светодиода в один импульс 37 мкс

коду 00000010 соответствует длительность излучения в два импульса 74 мкс, коду 00000011 - три импульса 111 мкс и т.д. коду 11111110 соответствует длительность излучения в 254 импульсов 9398 мкс, коду 11111111 - 255 импульсов 9435 мкс. Инерционность срабатывания светодиодов менее 1 мкс [6 c.9]. По окончании накопления кодов блоками 1 сигнал U_выд /100 Гц/ открывает все первые ключи 13 в блоке 2. Коды кадра синхронно и в параллельном виде поступают на информационные 1-8 входы вычитающих счетчиков 14 импульсов. Открытые ключи 13 пропускают импульсы 27 кГц с генератора 12 на счетные входы счетчиков 14. Сигнал U_выд /100 Гц/ открывает и все ключи 16.The output of the first key 5 is connected to the input of the pulse distributor 7, the outputs of which are sequentially connected from the first to the last / 1920 / to the first control inputs of the bits in parallel to eight registers 8. The output of the second key 6 is connected in parallel to the second control inputs of the bits of eight registers 8 _1-8 and to the second control input of the key 6. Blocks 2 of the formation of control signals are designed to control the duration of the emission of the LEDs of the emitting LED cells and determine the duration of the power supply of the LEDs 10/7 / on time me, proportional to the incoming color signal codes. Flat panel screen 3 represents a set of 2304000 matrix elements / 1920 × 1200 /, placed in the screen glass. Each matrix element consists of three LED cells, each of which emits one of the primary colors R, G, B. The emitting LED cell contains (Fig. 7) sequentially located white LED 10 and the corresponding color filter 11. LED cells in the matrix element form /fig. 8/ triangle. The location of the emitting cells in the screen glass of screen 3 in fi. 9. The matrix elements of the cases do not have. Screen glass for the element-wise placement of the SD cells has corresponding recesses in which the LEDs 10 are placed. But the best option is to design the SD cells directly in the screen glass. The control input / power conductors / of each LED 10 is connected to its corresponding output from block 2. The principle of operation of the LED cell is based on a directly proportional dependence of the radiation duration of LED 10 on the value of the color signal code. Brightness levels are perceived by vision according to the duration of the emission of the LED over the frame period. The total LED radiation of the three colors of the matrix element forms a pixel image, perceived as the brightness and saturation of a certain color tone, the radiation of each LED is involved in the color rendering process not only of the pixel of its matrix element, but also of all the neighboring SD cells / to the right, left, top, from below. As the LEDs 10, superbright white LEDs of the Ledtronics 1D120-0WW-30D firm with a light intensity of 3.5 cd and a radiation angle of 30 ° are adopted [2 p. 47]. LEDs are miniature without housings with a diameter of up to 0.5 mm directly in the recesses of the screen glass. blocks 2 of the formation of control signals are identical, each includes / 10 /

pulse generator

12 and 2304000 converters "code - radiation duration" / 1920 × 1200 /, which are identical, each includes serially connected first key 13, subtracting counter 14 pulses, decoder 15 and the second key 16, and the power source 17, the output of which is connected to the signal input of the key 16. The initial state of the

keys

13, 16 is closed. The pulse generator 12 is a frequency multiplier, in the mode 1920 × 1080 × 100 Hz it performs a 100 Hz × 270 multiplication and outputs 27 kHz to the signal inputs of the first keys 13. The code-to-radiation-time converters work identically. When the frame duration is 10 ms / 100 Hz / code 00000001 corresponds to the duration of the emission of the LED in one pulse of 37 μs

code 00000010 corresponds to a radiation duration of two pulses of 74 μs, code 00000011 - three pulses of 111 μs, etc. code 11111110 corresponds to a radiation duration of 254 pulses 9398 μs, code 11111111 - 255 pulses 9435 μs. The inertia of the operation of the LEDs is less than 1 μs [6 p. 9]. Upon completion of the accumulation of codes in blocks 1, the signal U _vyd / 100 Hz / opens all the first keys 13 in block 2. The frame codes synchronously and in parallel form arrive at the information 1-8 inputs of subtracting counters 14 pulses. The public keys 13 transmit 27 kHz pulses from the generator 12 to the counting inputs of the counters 14. The signal U _vy / 100 Hz / opens and all the keys 16.

Напряжение питания 3 В с источника 17 питания через открытый ключи 16 запитывает светодиоды 10, которые излучают каждый с длительностью, соответствующей величине своего кода. Прогресс вычитания в счетчиках 14 импульсов длится до появления кода 00000000. С приходом в дешифратор 15 кода из одних нулей он выдает сигнал U_з, закрывающий оба ключа и 13 и 16. Питание светодиодов прерывается, излучение прекращается. Длительности излучения светодиодов 10 воспринимаются соответствующими уровнями яркости излучаемого ими цвета. Излучения трех светодиодов трех СД-ячеек проходят цветные светофильтры R, G, B, и поступают на экранное стекло, формируя изображение пиксела соответствующего цветового тона. Скважность излучений всех светодиодов экрана 3 за период кадра /10 мс/ и формирует яркость цветовых тонов всех пикселов, которые в совокупности составляют изображение кадра на экране 3. При разрешении 1920 отсчетов в отроке и 1200 строк в кадре матрица экрана 3 содержит 2304000 элементов /1920×1200/ или 6912000 СД-ячеек, следовательно, содержит 6912000 светодиодов белого свечения. Из процесса формирования изображения на экране исключаются строчная и кадровая развертки, процесс построения изображения упрощается, но при этом требуется обеспечение каждого светодиода своим преобразователем "код - длительность излучения". Современные технологии позволяют изготавливать микросхемы с десятками миллионов транзисторов [7 с.65], следовательно, каждый из блоков 1 и 2 будут изготовлены в одной микросхеме. Диаметр светодиода 10 принимается 0,5 мм /фиг.8/, размер элемента матрицы /трех СД-ячеек/ составляет 1×0,8 мм. Толщину экрана 3 составляет толщина экранного стекла /СД-ячейки размещены внутри стекла/, которая будет 5-7 мм ширина двух строк 1,6 мм /фиг.9/. Размер экрана 3 составит: по горизонтали 1920×1 мм=1920 мм, по вертикали 1200×0,8 мм=960 мм, по диагонали 2146 мм или 84,5 дюйма. Максимальная яркость свечения светодиода с силой света 3,5 кд при диаметре излучающей части 0,5 мм составит:The supply voltage of 3 V from the power source 17 through the open keys 16 energizes the LEDs 10, which emit each with a duration corresponding to the value of its code. The progress of subtraction in the counters of 14 pulses lasts until the code 00000000 appears. When the code comes to the decoder 15 from one zeros, it gives a signal U _z , closing both keys and 13 and 16. The LEDs are cut off, radiation stops. The radiation duration of the LEDs 10 are perceived by the corresponding brightness levels of the color emitted by them. The radiation of the three LEDs of the three LED cells passes through the color filters R, G, B, and enters the screen glass, forming a pixel image of the corresponding color tone. The emission rate of all the LEDs of the screen 3 for the frame period / 10 ms / and forms the brightness of the color tones of all the pixels, which together constitute the image of the frame on the screen 3. At a resolution of 1920 samples in the lead and 1200 lines in the frame, the screen matrix 3 contains 2304000 elements / 1920 × 1200 / or 6912000 LED cells, therefore, contains 6912000 white LEDs. Horizontal and frame scans are excluded from the process of image formation on the screen, the process of image construction is simplified, but it is necessary to provide each LED with its own code-to-radiation-time converter. Modern technologies make it possible to manufacture microcircuits with tens of millions of transistors [7 p.65], therefore, each of blocks 1 and 2 will be made in one microcircuit. The diameter of the LED 10 is taken to be 0.5 mm (Fig. 8/), the size of the matrix element / three LED cells / is 1 × 0.8 mm. The thickness of the screen 3 is the thickness of the screen glass / LED cells are placed inside the glass /, which will be 5-7 mm, the width of two rows of 1.6 mm / Fig.9 /. Screen size 3 will be: horizontal 1920 × 1 mm = 1920 mm, vertical 1200 × 0.8 mm = 960 mm, diagonal 2146 mm or 84.5 inches. The maximum brightness of the LED with a light intensity of 3.5 cd with a diameter of the radiating part of 0.5 mm will be:

где 0,2 мм² /0,2·10^-6 м²/ - площадь излучения светодиода.where 0.2 mm ² / 0.2 · 10 ^-6 m ² / is the radiation area of the LED.

С учетом потерь излучения в 50% яркость изображения на экране будет выше, чем у прототипа.Given the radiation loss of 50%, the brightness of the image on the screen will be higher than that of the prototype.

Работа блоков 4 регистров /фиг.3-6/.The work of blocks of 4 registers / Fig. 3-6/.

Сигналы разрядов кодов поступают на третьи входы разрядов регистров 8_1-8. Заполнение регистров кодами строки начинается с открытием импульсом U_к первого ключа 5, который пропускает импульсы U_д на вход распределителя 7 импульсов. Тактовые импульсы с выходов блока 7 последовательно поступают параллельно на первые управляющие входы разрядов регистров 8. Сигналы первых разрядов поступают в разряды первого регистра 8₁, вторых разрядов кодов в разряды второго регистра 8₂ и т.д., восьмых разрядов в разряды регистра 8₈. По заполнении регистров 8 сигнал с соответствующего выхода соответственно режима разрешения блока 7 поступает на второй вход элемента И 9, на первый вход которого поступает импульс частоты строк U_с /он же U_выд/, смотри таблицу. При совпадении импульсов с выхода элемента И 9 /соответственно режима разрешения/ выдается импульс, закрывающий ключ 5, и как управляющий выходной сигнал открывает ключ 5 в следующем блоке 4₂ регистров, регистры 8 которого аналогично заполняются кодами второй строки. Таким же образом заполняются регистры 8 всех блоков 4. С последнего блока 4 /фиг.2/ соответственно режима разрешения /4₇₆₈, 4₁₀₂₄, 4₁₀₈₀, 4₁₂₀₀/ выходной сигнал открывает все вторые ключи 6 в блоках 4 регистров, которые пропускают по одному импульсу U_выд, частота следования которых соответствует частоте строк принимаемого режима разрешения. Сигнал U_выд синхронно выдает из всех блоков 4 все коды кадра в блоки 2 и обнуляет разряды регистров 8 для приема ими кодов следующего кадра.The signals of the bits of the codes are fed to the third inputs of the bits of the registers 8 _1-8 . Filling the registers with line codes begins with the opening of the pulse U _{to the} first key 5, which passes pulses U _d to the input of the distributor 7 pulses. The clock pulses from the outputs of block 7 are sequentially fed in parallel to the first control inputs of the bits of the registers 8. The signals of the first bits go to the bits of the first register 8 ₁ , the second bits of codes to the bits of the second register 8 ₂ , etc., and the eighth bits to the bits of the register 8 ₈ . After filling in the registers 8, the signal from the corresponding output, respectively, of the resolution mode of block 7, is fed to the second input of element And 9, the first input of which receives a pulse of the frequency of the lines U _c / aka U _vyd /, see table. When the pulses coincide with the output of the And 9 element / respectively of the enable mode /, a pulse is issued that closes the key 5, and as a control output signal opens the key 5 in the next block 4 of ₂ registers, the registers 8 of which are similarly filled with the codes of the second line. Registers 8 of all blocks 4 are filled in the same way. From the last block 4 / Fig. 2/, respectively, the resolution mode / 4 ₇₆₈ , 4 ₁₀₂₄ , 4 ₁₀₈₀ , 4 ₁₂₀₀ / the output signal opens all the second keys 6 in blocks of 4 registers, which pass through one pulse U _vy , the repetition rate of which corresponds to the line frequency of the received resolution mode. The signal U _vyd synchronously outputs from all blocks 4 all frame codes into blocks 2 and resets the bits of the registers 8 to receive codes for the next frame.

Работа светодиодного дисплея.LED display operation.

С информационных пиковых выходов видеоадаптера ПК на информационные входы накопителей 1 кодов кадра в параллельном виде поступают 8-разрядные коды сигналов R, G, В. С управляющих выходов видеоадаптера ПК на первый, второй и третий управляющие входы накопителей 1 кодов кадра поступают синхроимпульсы частоты кадров U_к, частоты строки U_c и импульсы U_д дискретизации видеорежима соответствующего разрешения /таблица/. За время первого кадра регистры блоков 4 последовательно заполняются кодами первого кадра. Каждый блок 4 сосредотачивает коды одной строки. При первом режиме разрешения 1024×768 кодами заполняются блоки 4 регистров о первого по 768 /фиг.2/, при втором режиме разрешения 1280×1024 заполняются блоки 4 с первого по 1024, при третьем режиме разрешения 1920×1080 заполняются блоки 4 с первого по 1080-й, при четвертом режиме разрешения 1600×1200 заполняются блоки с первого по 1200.From the information peak outputs of the PC video adapter, the information inputs of drives 1 frame codes in parallel receive 8-bit codes of signals R, G, B. From the control outputs of the video adapter PC to the first, second, and third control inputs of drives 1 frame codes, clock pulses of frame frequency U _k , line frequencies U _c and pulses U _d of video mode sampling of the corresponding resolution / table /. During the first frame, the registers of blocks 4 are sequentially filled with codes of the first frame. Each block 4 focuses the codes of one line. In the first resolution mode of 1024 × 768, codes are filled in blocks of 4 registers of the first in 768 / Fig. 2/, in the second resolution mode of 1280 × 1024, blocks 4 from the first to 1024 are filled, in the third resolution mode of 1920 × 1080, blocks 4 from the first to 1080th, with the fourth resolution mode 1600 × 1200, blocks from the first to 1200 are filled.

За период кадра в каждом накопителе 1 кодов сосредотачиваются все коды кадра. С окончанием периода кадра управляющий выходной сигнал через диоды с соответствующего блока 4 регистров /4₇₆₈, 4₁₀₂₄, 4₁₀₈₀, 4₁₂₀₀/ Фиг.2 поступает на четвертые управляющие входы блоков 4 регистров, выдает из них синхронно и параллельно все коды кадра в блоки 2 формирования управляющих сигналов и обнуляет разряды регистров 8. Пока идет прием кодов второго кадра, светодиоды высвечивают на экране 3 изображения первого кадра в течение 10 мс. После заполнения кодами второго кадра всех блоков 4 регистров следует выдача кодов в блоки 2, на экране в течение 10 мс представляется изображение второго кадра. Далее процессы повторяются. При переходе на работу в первый, второй или четвертый режим разрешения, частота кадров в которых 60 Гц /16,67 мс/ генератор 12 выполняет умножение частоты 60 Гц × 270 и выдает 16,2 кГц на входы /сигнальный/ первых ключей 13 /фиг.10/. При длительности кадра 16,67 мс /60 Гц/ коду 00000001 соответствует длительность излучения светодиодов в один импульс 61,7 мкс,

, коду 00000010 соответствует длительность излучения в два импульса 123 мкс, коду 00000011 - три импульса 185 мкс и т.д., коду 11111110 - соответствует 254 импульса 15672 мкс, коду 11111111 - 255 импульсов 15734 мкс. Всю площадь экрана 3 не занимает ни один режим разрешения: при режимах 1024×768 и 1280×1024 остаются не используемые части экрана и по строкам и по отсчетам в отроке, при режиме 1600×1200 площадь используется полностью по вертикали /по строкам/, но не полностью по отсчетам в строке, при режиме 1920×1080 используется площадь по горизонтали /по отсчетам в строке/ и не полностью по строкам. При формировании изображений всех пикселов кадра одновременно отпадает необходимость в строчной развертке. Идентичность электронных схем в блока 1 и в блоках 2 создает условия для выполнения их в интегральном исполнении. Применение варианта формирования изображения всего кадра в целом позволяет воспринимать зрителем изображения соответственно природе человеческого зрения.During the frame period, each frame 1 code concentrates all frame codes. At the end of the frame period, the control output signal through the diodes from the corresponding block of 4 registers / 4 ₇₆₈ , 4 ₁₀₂₄ , 4 ₁₀₈₀ , 4 ₁₂₀₀ / Figure 2 enters the fourth control inputs of the blocks of 4 registers, outputs from them synchronously and parallel all frame codes into blocks 2 of the formation of control signals and resets the bits of the registers 8. While the codes of the second frame are being received, the LEDs display on the screen 3 images of the first frame for 10 ms. After filling in the codes of the second frame of all blocks of the 4 registers, the codes should be issued in blocks 2, the image of the second frame will be displayed on the screen for 10 ms. Next, the processes are repeated. When switching to work in the first, second or fourth resolution mode, the frame rate in which 60 Hz / 16.67 ms / generator 12 performs a frequency multiplication of 60 Hz × 270 and provides 16.2 kHz to the inputs / signal / of the first keys 13 / fig .10/. With a frame duration of 16.67 ms / 60 Hz / code 00000001 corresponds to the duration of the emission of LEDs in one pulse of 61.7 μs,

, code 00000010 corresponds to a radiation duration of two pulses of 123 μs, code 00000011 - three pulses of 185 μs, etc., code 11111110 - corresponds to 254 pulses of 15672 μs, code 11111111 - 255 pulses of 15734 μs. The entire screen area 3 does not occupy a single resolution mode: with the modes 1024 × 768 and 1280 × 1024, the unused parts of the screen remain both in rows and counts in the lad, in the mode 1600 × 1200 the area is used completely vertically / by lines /, but not completely according to the samples in a row, in the 1920 × 1080 mode the horizontal area is used / according to the samples in a line / and not completely according to the lines. When forming images of all pixels of the frame, there is no need for horizontal scanning at the same time. The identity of the electronic circuits in block 1 and in blocks 2 creates the conditions for fulfilling them in integral design. The use of the image formation option of the entire frame as a whole allows the viewer to perceive the image according to the nature of human vision.

В связи с большим числом соединений блоки накопителей кодов кадра и формирователей управляющих сигналов следует выполнить в единой неразборной конструкции и на тыльной стороне плоскопанельного экрана 3. С увеличением размеров СД-ячеек в соответствующее число раз, например в 4 раза, СД-дислей может применяться для демонстрации кинофильмов в кинотеатрах.Due to the large number of connections, the blocks of frame code drives and control signal generators should be made in a single, non-separable design and on the back of the flat-panel screen 3. With an increase in the size of LED cells by the corresponding number of times, for example, 4 times, the LED display can be used for movie demonstrations in movie theaters.

Используемые источники.Used sources.

1. "Радио" №8, 2004, с.7-9, прототип.1. "Radio" No. 8, 2004, pp. 7-9, prototype.

2. "Радио" №9, 2004, с.9, 47.2. "Radio" No. 9, 2004, p. 9, 47.

3. "Наука и жизнь" №8, 2006, с.59.3. "Science and life" No. 8, 2006, p.59.

4. Колесниченко О.В., Шишигин И.В. Аппаратные средства PC. 5-е издание, СПб., 2004, с.489.4. Kolesnichenko OV, Shishigin I.V. PC hardware. 5th edition, St. Petersburg, 2004, p. 489.

5. "Домашний компьютер" №4, 2006, с.25, 29.5. "Home computer" No. 4, 2006, p.25, 29.

6. Иванов и др. Полупроводниковые оптоэлектронные приборы. Справочник. М., 1984, с.9, 18-я строка сверху.6. Ivanov et al. Semiconductor optoelectronic devices. Directory. M., 1984, p. 9, 18th line from above.

7. Энциклопедический справочник. Персональный компьютер. М., 2004, с.65.7. Encyclopedic reference. Personal Computer. M., 2004, p. 65.

Claims

An LED display comprising a flat-panel screen containing a screen glass and a matrix of elements according to the number of screen resolutions, each of which includes three emitting cells of primary colors R, G, B, characterized in that three identical channels of color signals R, G are introduced into it, B, each of which includes a series-connected drive of frame codes and a block for generating control signals, the outputs of which are connected to the corresponding inputs of a flat-panel screen, each emitting cell contains sequentially p the aligned white LED and the color filter of the primary colors R, G, B, three emitting cells in the matrix element form a triangle, the screen glass by the number of emitting cells has recesses in which the emitting cells are placed element by element, the first, second and third information inputs of the LED display are the information inputs of the drive codes of the frame of each channel of the color signal connected to the digital information outputs of the video adapter of a personal computer / PC /, the first, second and third the control inputs are the combined first, second and third control inputs of the frame code drives, connected respectively to the first, second and third control outputs of the PC video adapter, the frame code drives are identical, each contains register blocks with the largest number of lines from the resolution modes used, the drive information input frame codes are bitwise combined inputs of register blocks, the first control input is the first control input of the first block of registers, the second is the combined second control inputs of the register blocks, the third is the combined third control inputs of the register blocks, each control output of the previous register block is the first control input of the subsequent register block, the control output of the register block representing 768 line of the first resolution mode is connected through the first diode in parallel to the fourth control inputs of the register blocks from the first to 768, the control output of the register block representing the last 1024 line of the second resolution mode, through the second and third diodes connected in parallel to the fourth control inputs of the register blocks from the first to 1024, the control output of the register block representing the last line 1080 of the third resolution mode in series through the fifth, fourth and third diodes connected in parallel to the fourth control inputs of the register blocks from the first to 1080 , the control output of the register block representing the last 1200 line of the fourth resolution mode in series through the sixth, fourth and third diodes is connected to the fourth control the input inputs of the register blocks from the first to 1200, the outputs of the frame code storage device are the parallel outputs of all the register blocks, the register blocks are identical, each includes the first and second keys, the pulse distributor and eight registers, the informational 1-8 inputs of the register block are the bitwise combined third bit inputs eight registers, parallel outputs of all bits of eight registers are the outputs of the register block, the first control input of the register block is the first control input of the first key, second the second is the signal input of the second key, the third is the signal input of the first key, the fourth is the first control input of the second key connected to the control output of the register block representing the last line / 768, 1024, 1080, 1200 / of its resolution mode, the output of the first key is connected to the input of the pulse distributor, the outputs of which are connected in series to the first control inputs of the bits in parallel to eight registers, the output of the second key is connected in parallel to the second control inputs of all the bits of eight registers and to the second the control input of the second key, the register blocks from the first to 768 contain four AND elements, the first inputs of which are connected to the signal input of the second key, the second inputs are connected: the first element And to 1024 the output of the pulse distributor, the second element And to 1280 the output of the pulse distributor, the third element And to 1600 the output of the pulse distributor, the fourth element And to 1920 the output of the pulse distributor, the outputs of the four elements AND are combined, connected to the second control input of the first key and are the control output locks of registers from the first to 768, register blocks from 769 to 1024 contain three AND elements, the first inputs of which are combined and connected to the signal input of the second key, their second inputs are connected respectively: the first element And to 1280 output, the second element And to 1600 output and the third AND element to the 1920 output of the pulse distributor, the outputs of these AND elements are combined, connected to the second control input of the first key and are the control output of the register blocks from 769 to 1024, the register blocks from 1025 to 1080 contain two And elements, the first inputs which are combined and connected to the signal input of the second key, their second inputs are connected respectively: the first element And to 1600 output and the second element And to the 1920th output of the pulse distributor, the outputs of these elements And combined, connected to the second control input of the first key and are the control the output of the register blocks from 1025 to 1080, the register blocks from 1081 to 1200 contain one AND element, the first input of which is connected to the signal input of the second key, the second input is connected to the 1920th output of the pulse distributor, the output is And it is connected to the second control input of the first key and is the control output of the register blocks from 1081 to 1200, the control signal generation blocks are identical, each contains a pulse generator and, in terms of the number of screen resolutions, / 2304000 / code-to-radiation-duration converters, which are identical and each includes a first key in series, subtracting a pulse counter, a decoder and a second key, the output of which is the output of the code-to-radiation duration converter, and includes a power source, output to of which is connected to the signal input of the second key, the signal inputs of the first keys of all code-to-radiation-time converters are connected to the output of the pulse generator, the control input of which and the first control inputs of the first and second keys are combined and connected to the control input of the control signal generation unit, which is connected to the first control input of the LED display, the output of each first key is connected to the counting input of its subtracting pulse counter, the decoder output is connected to The control inputs of the first and second keys of their “code - radiation duration” converter, the information inputs of which are the information inputs of the subtracting pulse counter, and the information inputs of the control signal generation block are the information inputs of all code - radiation duration converters, the outputs of which are the block outputs generating control signals connected to the inputs of the white LEDs of the respective emitting cells.