RU2310929C1 - Flash memory element of an electrically reprogrammable permanent memory device - Google Patents
Flash memory element of an electrically reprogrammable permanent memory device Download PDFInfo
- Publication number
- RU2310929C1 RU2310929C1 RU2006110651/09A RU2006110651A RU2310929C1 RU 2310929 C1 RU2310929 C1 RU 2310929C1 RU 2006110651/09 A RU2006110651/09 A RU 2006110651/09A RU 2006110651 A RU2006110651 A RU 2006110651A RU 2310929 C1 RU2310929 C1 RU 2310929C1
- Authority
- RU
- Russia
- Prior art keywords
- layer
- flash memory
- tunnel
- memory element
- tunnel layer
- Prior art date
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Изобретение относится к электронной технике и, в частности, к вычислительной технике, а именно к электрически перепрограммируемым постоянным запоминающим устройствам (ЭППЗУ), сохраняющим информацию при отключенном питании, и может быть использовано в устройствах памяти вычислительных машин, микропроцессорах, флэш-памяти, в различных портативных устройствах с функцией запоминания, таких как цифровые видеокамеры и фотоаппараты, плееры, электронные паспорта и карточки (смарт-карты).The invention relates to electronic equipment and, in particular, to computer technology, namely to electrically reprogrammable read-only memory (EEPROM), which stores information when the power is off, and can be used in memory devices of computers, microprocessors, flash memory, in various portable memory devices, such as digital video cameras and cameras, players, electronic passports and cards (smart cards).
Известен флэш элемент памяти электрически перепрограммируемого постоянного запоминающего устройства (S.Minami, К.Ujiie, M.Terasawa, К.Komori, К.Furusawa, Y.Kamigaki "A 3-volt 1 Mbit full-Featured EEPROM Using a Highly-Reliable MONOS Device Technology" IECE Transaction on Electronics, v.E77-C, N.8, p.1260-1269, 1990), содержащий полупроводниковую подложку с выполненными в ней на планарной стороне истоком и стоком, туннельный слой, расположенный на подложке, запоминающий слой, расположенный на туннельном слое, блокирующий слой, расположенный на запоминающем слое, и проводящий затвор, расположенный на блокирующем слое. При этом подложка выполнена из кремния p-типа, туннельный слой выполнен из оксида кремния (SiO2), запоминающий слой - из нитрида кремния, блокирующий слой - из оксида кремния (SiO2), проводящий затвор - из поликремния n-типа проводимости. Толщина туннельного слоя составляет 1,8 нм, толщина запоминающего слоя - 14,5 им, толщина блокирующего слоя - 3,0 нм.A flash memory element is known for electrically reprogrammable read-only memory devices (S. Minami, K. Ujiie, M. Terasawa, K. Komori, K. Furusawa, Y. Kamigaki "A 3-volt 1 Mbit full-Featured EEPROM Using a Highly-Reliable MONOS Device Technology "IECE Transaction on Electronics, v. E77-C, N.8, p.1260-1269, 1990), comprising a semiconductor substrate with a source and a drain thereon, a tunnel layer located on the substrate, a storage layer located on the tunnel layer, a blocking layer located on the storage layer, and a conductive gate located on the blocking layer. The substrate is made of p-type silicon, the tunnel layer is made of silicon oxide (SiO 2 ), the storage layer is made of silicon nitride, the blocking layer is made of silicon oxide (SiO 2 ), the conductive gate is made of n-type polysilicon. The thickness of the tunnel layer is 1.8 nm, the thickness of the storage layer is 14.5 them, the thickness of the blocking layer is 3.0 nm.
Величина окна памяти (разница пороговых напряжений, соответствующих логическим «0» и «1») в приведенном флэш элементе памяти через 10 лет при 85°С составляет 0,8 В.The value of the memory window (the difference in threshold voltages corresponding to the logical “0” and “1”) in the given flash memory element after 10 years at 85 ° C is 0.8 V.
К недостаткам данного технического решения относится низкая надежность прибора в режиме перепрограммирования из-за деградации границы раздела кремний - оксид кремния, обусловленной инжекцией электронов, и дырок через указанную границу раздела. Перепрограммирование данного флэш элемента памяти ЭППЗУ осуществляется за счет попеременной инжекции в запоминающий слой, выполненный из нитрида кремния, электронов и дырок из кремниевой подложки через границу раздела подложка - туннельный слой.The disadvantages of this technical solution include the low reliability of the device in the reprogramming mode due to degradation of the silicon - silicon oxide interface due to injection of electrons and holes through the specified interface. The reprogramming of this flash EEPROM memory element is carried out by alternately injecting into the storage layer made of silicon nitride, electrons, and holes from the silicon substrate through the interface between the substrate and the tunnel layer.
Другим недостатком является низкий процент выхода годных приборов при производстве флэш элементов памяти ЭППЗУ. Приведенный недостаток обусловлен конструктивным выполнением, приводящим к наличию паразитной инжекции электронов в выполненный из нитрида кремния запоминающий слой из поликремниевого затвора n-типа проводимости.Another disadvantage is the low percentage of usable devices in the production of flash memory elements EEPROM. The above drawback is due to the design, leading to the presence of parasitic injection of electrons into the storage layer made of silicon nitride of an n-type polysilicon gate made of silicon nitride.
Наиболее близким техническим решением к заявляемому является флэш элемент памяти электрически перепрограммируемого постоянного запоминающего устройства (М.She, Y.Takeushi, T.S.King, "Silicon Nitride as Tunnel Dielectric for Improved SONOS-Type Flash Memory", IEEE Electron Device Letters, V.24, N.5, p.309-311, 2003), содержащий полупроводниковую подложку с выполненными в ней на планарной стороне истоком и стоком, туннельный слой, расположенный на подложке, запоминающий слой, расположенный на туннельном слое, блокирующий слой, расположенный на запоминающем слое, и проводящий затвор, расположенный на блокирующем слое. При этом подложка выполнена из кремния p-типа, туннельный слой выполнен из нитрида кремния, запоминающий слой - из нитрида кремния, блокирующий слой - из оксида кремния (SiO2), проводящий затвор - из поликремния. Толщина туннельного слоя составляет 2,5 нм, толщина запоминающего слоя - 5,0 нм, толщина блокирующего слоя - 4,0 нм.The closest technical solution to the claimed one is a flash memory element of an electrically reprogrammable read-only memory device (M. She, Y. Takeushi, TSKing, "Silicon Nitride as Tunnel Dielectric for Improved SONOS-Type Flash Memory", IEEE Electron Device Letters, V.24, N.5, p.309-311, 2003), containing a semiconductor substrate with a source and a drain therein, a tunnel layer located on the substrate, a storage layer located on the tunnel layer, a blocking layer located on the storage layer, and a conductive shutter located on the block present layer. The substrate is made of p-type silicon, the tunnel layer is made of silicon nitride, the storage layer is made of silicon nitride, the blocking layer is made of silicon oxide (SiO 2 ), the conductive gate is made of polysilicon. The thickness of the tunnel layer is 2.5 nm, the thickness of the storage layer is 5.0 nm, the thickness of the blocking layer is 4.0 nm.
Благодаря большой толщине туннельного слоя в приведенном флэш элементе памяти происходит блокирование растекания заряда, что обеспечивает его надежное хранение в течение 10 лет при 85°С. Программирование такого флэш элемента памяти осуществляется путем попеременной инжекции горячих электронов и дырок через туннельный нитрид кремния в запоминающую среду из нитрида кремния.Due to the large thickness of the tunnel layer in the given flash memory element, charge spreading is blocked, which ensures its reliable storage for 10 years at 85 ° C. The programming of such a flash memory element is carried out by alternately injecting hot electrons and holes through tunnel silicon nitride into a storage medium of silicon nitride.
К недостаткам данного технического решения относится низкая надежность прибора в режиме перепрограммирования из-за деградации границы раздела кремний - нитрид кремния, обусловленной инжекцией электронов и дырок через указанную границу раздела.The disadvantages of this technical solution include the low reliability of the device in the reprogramming mode due to degradation of the silicon - silicon nitride interface due to the injection of electrons and holes through the specified interface.
Другим недостатком является низкий процент выхода годных приборов при производстве флэш элементов памяти ЭППЗУ. Приведенный недостаток обусловлен конструктивным выполнением, приводящим к наличию паразитной инжекции электронов в выполненный из нитрида кремния запоминающий слой из поликремниевого затвора.Another disadvantage is the low percentage of usable devices in the production of flash memory elements EEPROM. The above drawback is due to the design, leading to the presence of parasitic injection of electrons into the storage layer made of silicon nitride made of silicon nitride shutter.
Техническим результатом изобретения является повышение процента выхода годных и повышение надежности флэш элемента памяти ЭППЗУ.The technical result of the invention is to increase the percentage of yield and increase the reliability of the flash memory element EEPROM.
Технический результат достигается тем, что в флэш элементе памяти электрически перепрограммируемого постоянного запоминающего устройства, содержащем полупроводниковую подложку с выполненными в ней на планарной стороне истоком и стоком, туннельный слой, запоминающий слой, блокирующий слой и затвор, блокирующий слой размещен на планарной стороне подложки, запоминающий слой выполнен на блокирующем, туннельный слой выполнен на запоминающем слое, а затвор - на туннельном слое, при этом туннельный слой выполнен толщиной, предотвращающей отекание заряда за счет туннелирования носителей заряда через туннельный слой к затвору.The technical result is achieved by the fact that in the flash memory element of an electrically reprogrammable read-only memory device containing a semiconductor substrate with a source and drain made in it on the planar side, a tunnel layer, a storage layer, a blocking layer and a shutter, a blocking layer are located on the planar side of the substrate, the storage the layer is made on the blocking layer, the tunnel layer is made on the storage layer, and the shutter is made on the tunnel layer, while the tunnel layer is made thick, preventing Charge flow due to tunneling of charge carriers through the tunnel layer to the gate.
Подложка выполнена из кремния p-типа проводимости, блокирующий слой выполнен из оксида кремния (SiO2), запоминающий слой выполнен из нитрида кремния (Si3N4), туннельный слой выполнен из оксида кремния (SiO2), а затвор - из поликремния n-типа проводимости.The substrate is made of p-type silicon, the blocking layer is made of silicon oxide (SiO 2 ), the storage layer is made of silicon nitride (Si 3 N 4 ), the tunnel layer is made of silicon oxide (SiO 2 ), and the gate is made of polysilicon n -type of conductivity.
В флэш элементе памяти ЭППЗУ туннельный слой выполнен толщиной 1,5÷2,5 нм.In the flash memory element of the EEPROM, the tunnel layer is 1.5–2.5 nm thick.
В флэш элементе памяти ЭППЗУ запоминающий слой выполнен из нитрида кремния, обогащенного избыточным кремнием (SiNx).In the flash memory element of the EEPROM, the storage layer is made of silicon nitride enriched with excess silicon (SiN x ).
Сущность изобретения поясняется нижеследующим описанием и прилагаемой фигурой. На чертеже схематически показана структура флэш элемента памяти ЭППЗУ, где 1 - подложка, 2 - исток, 3 - сток, 4 - блокирующий слой, 5 - запоминающий слой, 6 -туннельный слой, 7 - затвор.The invention is illustrated by the following description and the attached figure. The drawing schematically shows the structure of the flash memory element EEPROM, where 1 is the substrate, 2 is the source, 3 is the drain, 4 is the blocking layer, 5 is the storage layer, 6 is the tunnel layer, 7 is the gate.
Устранение деградации границы раздела подложка - туннельный слой и повышение надежности прибора в режиме перепрограммирования в предлагаемом изобретении базируется на осуществлении перепрограммирования флэш элемента памяти ЭППЗУ за счет инжекции электронов и дырок в запоминающую среду (запоминающий слой 5) из верхнего поликремниевого проводящего электрода (затвор 7). При этом туннельный слой 6 расположен между запоминающим слоем 5 и затвором 7 и выполнен толщиной, предотвращающей отекание заряда за счет туннелирования носителей заряда через туннельный слой 6 к затвору 7, то есть в поликремний. Предотвращение явления отекания заряда, обуславливающего уменьшение пороговых напряжений, соответствующих логическим «0» и «1», является дополнительным фактором, приводящим как к повышению надежности, так и повышению процента выхода годных изделий.The elimination of degradation of the substrate – tunnel layer interface and increasing the reliability of the device in the reprogramming mode in the present invention is based on reprogramming the flash memory element of the EEPROM by injecting electrons and holes into the storage medium (storage layer 5) from the upper polysilicon conductive electrode (gate 7). In this case, the tunnel layer 6 is located between the storage layer 5 and the gate 7 and is made of a thickness that prevents the charge from flowing out due to the tunneling of the charge carriers through the tunnel layer 6 to the gate 7, that is, to polysilicon. Prevention of the phenomenon of charge swelling, which leads to a decrease in threshold voltages corresponding to logical “0” and “1”, is an additional factor leading to both increased reliability and an increase in the percentage of suitable products.
Флэш элемент памяти ЭППЗУ (Фиг.) содержит подложку 1, исток 2, сток 3, блокирующий слой 4, запоминающий слой 5, туннельный слой 6, затвор 7. В основе выполнения флэш элемента памяти лежит транзисторная структура. В подложке 1, с планарной стороны, выполнены исток 2 и сток 3. С этой же стороны подложки 1 на ней последовательно выполнены блокирующий слой 4, запоминающий слой 5, туннельный слой 6 и сверху, на туннельном слое 6, затвор 7. При этом для подложки 1 использована пластина кремния p-типа проводимости, для блокирующего слоя 4, лежащего на подложке 1, использован оксид кремния (SiO2), например, толщиной 4,0 нм, для запоминающего слоя 5, лежащего на блокирующем слое 4, - нитрид кремния (Si3N4), например, толщиной 5,0 нм, для туннельного слоя 6, лежащего на запоминающем слое 5, - оксид кремния (SiO2), а затвор 7 выполнен из поликремния n-типа проводимости. Для запоминающего слоя 5 может бьпъ использован также нитрид кремния, обогащенный избыточным кремнием, SiNx. Основным критерием, которому должен удовлетворять запоминающий слой, является наличие высокой плотности ловушек. Выбор двуокиси кремния в качестве материала для блокирующего и туннельных слоев обусловлен высокими пробивными полями данного материала.The flash memory element EEPROM (Fig.) Contains a substrate 1, a source 2, a drain 3, a blocking layer 4, a storage layer 5, a tunnel layer 6, a shutter 7. The transistor structure is the basis for the implementation of the flash memory element. In the substrate 1, on the planar side, a source 2 and a drain 3 are made. On the same side of the substrate 1, a blocking layer 4, a storage layer 5, a tunnel layer 6, and a shutter 7 on top of the tunnel layer 6 are sequentially made on it. substrate 1 used a silicon plate of p-type conductivity, for the blocking layer 4 lying on the substrate 1, silicon oxide (SiO 2 ) was used, for example, 4.0 nm thick, for the storage layer 5 lying on the blocking layer 4, silicon nitride (Si 3 N 4), for example, a thickness of 5.0 nm, the tunneling layer 6 lying on memorizing layer 5 - silicon oxide (SiO 2), and the shutter 7 is made of a polysilicon n-type conductivity. For the storage layer 5, silicon nitride enriched with excess silicon, SiN x , can also be used. The main criterion that the storage layer must satisfy is the presence of a high density of traps. The choice of silicon dioxide as a material for the blocking and tunnel layers is due to the high breakdown fields of this material.
Выбор толщины туннельного слоя 6 осуществлен из достижения условий предотвращения отекания заряда посредством туннелирования носителей заряда через туннельный слой 6 в поликремний затвора 7. Толщина туннельного слоя 6 составляет 1,5÷2,5 нм. При толщинах туннельного слоя 6 менее 1,5 нм отекание заряда в элементе памяти резко ускоряется. Явление отекания заряда приводит к уменьшению пороговых напряжений, соответствующих логическим «0» и «1», и, следовательно, к уменьшению надежности и процента выхода годных флэш элементов памяти ЭППЗУ при производстве. Увеличение толщины туннельного слоя 6 приводит также к увеличению времени хранения информации флэш элементом памяти ЭППЗУ. Однако увеличение толщины туннельного слоя 6 до величины более 2,5 нм является причиной нежелательного увеличения длительности и амплитуды перепрограммирующего импульса в результате падения напряжения на туннельном слое. Таким образом, оптимальная толщина туннельного слоя из диоксида кремния лежит в диапазоне 1,5÷2,5 нм.The thickness of the tunnel layer 6 was selected in order to prevent the charge from flowing out by tunneling the charge carriers through the tunnel layer 6 to the polysilicon gate 7. The thickness of the tunnel layer 6 is 1.5–2.5 nm. When the thickness of the tunnel layer 6 is less than 1.5 nm, charge swelling in the memory element is sharply accelerated. The phenomenon of charge swelling leads to a decrease in threshold voltages corresponding to logical “0” and “1”, and, consequently, to a decrease in the reliability and percentage of yield of suitable flash EEPROM memory elements during production. An increase in the thickness of the tunnel layer 6 also leads to an increase in the storage time of flash information by an EEPROM memory element. However, an increase in the thickness of the tunnel layer 6 to a value of more than 2.5 nm is the cause of an undesirable increase in the duration and amplitude of the reprogramming pulse as a result of a voltage drop across the tunnel layer. Thus, the optimal thickness of the tunnel layer of silicon dioxide lies in the range of 1.5 ÷ 2.5 nm.
При этом туннельный слой 6 может быть изготовлен несколькими способами, например, окислением нитрида кремния в кислороде, или окислением нитрида в кислородной плазме, или окислением силана в кислороде.In this case, the tunnel layer 6 can be made in several ways, for example, by oxidation of silicon nitride in oxygen, or by oxidation of nitride in oxygen plasma, or by oxidation of silane in oxygen.
Флэш элемент памяти ЭППЗУ работает следующим образом.The flash memory element EEPROM works as follows.
Исходное пороговое напряжение флэш элемента памяти ЭППЗУ (транзистора) близко к нулю. Запись информации (логический «0») осуществляют подачей на затвор 7 относительно подложки 1 отрицательного напряжения такой амплитуды, чтобы обеспечить электрическое поле в туннельном слое 6 с напряженностью равной по величине (1,0÷1,4)х107 В/см. При этом происходит туннелирование электронов из поликремния затвора 7 через туннельный слой 6, выполненный из диоксида кремния, в запоминающий слой 5 из нитрида кремния и захват их на ловушки, высокой плотностью которых характеризуется запоминающий слой 5. Захват электронов ловушками запоминающего слоя 5 приводит к накоплению отрицательного заряда и переводит флэш элемент памяти (транзистор) в непроводящее состояние (поскольку канал транзистора находится в непроводящем состоянии) с высоким положительным пороговым напряжением, соответствующим логическому «0».The initial threshold voltage of the flash memory element EEPROM (transistor) is close to zero. Information is recorded (logical “0”) by applying a negative voltage of such amplitude to the gate 7 relative to the substrate 1 in order to provide an electric field in the tunnel layer 6 with an intensity equal to (1.0 ÷ 1.4) x10 7 V / cm. In this case, the tunneling of electrons from the polysilicon of the gate 7 through the tunnel layer 6 made of silicon dioxide into the storage layer 5 of silicon nitride and their capture on traps, the high density of which is characterized by the storage layer 5. The capture of electrons by the traps of the storage layer 5 leads to the accumulation of negative charge and translates the flash memory element (transistor) into a non-conducting state (since the transistor channel is in a non-conducting state) with a high positive threshold voltage, respectively creating a logical "0".
Перепрограммирование флэш элемента памяти ЭППЗУ (запись логической «1») осуществляют приложением к затвору 7 относительно подложки 1 положительного напряжения. При этом в туннельном слое 6 из диоксида кремния возникает электрическое поле, стимулирующее инжекцию дырок из поликремния затвора 7, и происходит ионизация электронных ловушек с захваченными электронами с уходом их на затвор 7. В результате инжектированные дырки захватываются ловушками запоминающего слоя 5, и в нем накапливается положительный заряд. Наличие положительного заряда в запоминающем слое 5 приводит к сдвигу порогового напряжения в направлении отрицательного потенциала, и канал транзисторного флэш элемента памяти ЭППЗУ переходит в проводящее состояние, соответствующее логической «1».The reprogramming of the flash memory element EEPROM (recording logical "1") is carried out by applying a positive voltage to the gate 7 relative to the substrate 1. In this case, an electric field appears in the tunnel layer 6 of silicon dioxide, which stimulates the injection of holes from the polysilicon of the gate 7, and ionization of electron traps with trapped electrons takes place with the escape of gate 7. As a result, the injected holes are captured by traps of the storage layer 5 and accumulate in it positive charge. The presence of a positive charge in the storage layer 5 leads to a shift of the threshold voltage in the direction of the negative potential, and the channel of the transistor flash memory element EEPROM goes into a conducting state corresponding to the logical "1".
Таким образом, в предлагаемом техническом решении устранена деградация границы раздела туннельный слой - подложка, предотвращено посредством оптимизации толщины туннельного слоя явление отекания заряда, обуславливающего уменьшение пороговых напряжений, соответствующих логическим «0» и «1», и в результате обеспечено повышение надежности флэш элемента памяти ЭППЗУ в режиме перепрограммирования и повышение процента выхода годных изделий при производстве.Thus, in the proposed technical solution, the degradation of the tunnel layer - substrate interface is eliminated, the phenomenon of charge swelling, which causes a decrease in threshold voltages corresponding to logical "0" and "1", is prevented by optimizing the thickness of the tunnel layer, and as a result, the reliability of the flash memory element is improved EEPROM in reprogramming mode and increasing the percentage of suitable products in production.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2006110651/09A RU2310929C1 (en) | 2006-04-03 | 2006-04-03 | Flash memory element of an electrically reprogrammable permanent memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2006110651/09A RU2310929C1 (en) | 2006-04-03 | 2006-04-03 | Flash memory element of an electrically reprogrammable permanent memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2310929C1 true RU2310929C1 (en) | 2007-11-20 |
Family
ID=38959549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2006110651/09A RU2310929C1 (en) | 2006-04-03 | 2006-04-03 | Flash memory element of an electrically reprogrammable permanent memory device |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2310929C1 (en) |
-
2006
- 2006-04-03 RU RU2006110651/09A patent/RU2310929C1/en not_active IP Right Cessation
Non-Patent Citations (2)
| Title |
|---|
| M.SHE et al, "Silicon Nitride as Tunnel Dielectric for Improved SONOS-Type Flash Memory", IEEE Electron Device Letters, V.24, N.5, 2003, p.p.309-311. * |
| S.MINAMI et al, "A 3-volt 1 Mbit full-Featured EEPROM Using a Highly-Reliable MONOS Device Technology", IECE Transaction on Electronics, v.E77-C, N.8, 1990, p.p.l260-1269. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6858906B2 (en) | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers | |
| TWI359496B (en) | Nonvolatile semiconductor memory device | |
| US6614694B1 (en) | Erase scheme for non-volatile memory | |
| CN101243554A (en) | Memory using hole trapping in high-K dielectrics | |
| JP2009117874A (en) | Floating trap type non-volatile memory device | |
| US20060023506A1 (en) | Non-volatile memory device and method for programming/erasing the same | |
| KR101886873B1 (en) | Semiconductor nonvolatile memory device | |
| RU97215U1 (en) | FLASH MEMORY ELEMENT OF ELECTRICALLY REPROGRAMMABLE PERMANENT MEMORY DEVICE | |
| RU2310929C1 (en) | Flash memory element of an electrically reprogrammable permanent memory device | |
| TWI320968B (en) | Double-side-bias methods of programming and erasing a virtual ground array memory | |
| US8482988B2 (en) | Method of operating a flash EEPROM memory | |
| RU2368037C1 (en) | Flash memory element of electrically alterable read-only memory | |
| RU2357324C1 (en) | Flash memory element for electrically programmable read-only memory | |
| JP3402249B2 (en) | Semiconductor storage device | |
| RU2403631C1 (en) | Flash memory element for electrically reprogrammable read-only memory | |
| RU2287865C1 (en) | Memory element for electrically erasable programmable read-only memory | |
| KR20070024337A (en) | Semiconductor memory, manufacturing method of semiconductor memory, and information rewriting method of semiconductor memory | |
| JP5162075B2 (en) | Nonvolatile semiconductor memory and operation method thereof | |
| RU2546201C2 (en) | Flash element of memory | |
| RU78005U1 (en) | FLASH MEMORY ELEMENT OF ELECTRICALLY REPROGRAMMABLE PERMANENT MEMORY DEVICE | |
| RU2402083C1 (en) | Flash memory element for electrically programmable read-only memory | |
| RU79708U1 (en) | FLASH MEMORY ELEMENT OF ELECTRICALLY REPROGRAMMABLE PERMANENT MEMORY DEVICE | |
| RU2584728C1 (en) | Flash memory element for electrically programmable read-only memory | |
| KR100606929B1 (en) | Method for Programming/Erasing Flash Memory Device | |
| SU1540563A1 (en) | Memory unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20130404 |