RU2292632C1 - Differential amplifier - Google Patents

Differential amplifier Download PDF

Info

Publication number
RU2292632C1
RU2292632C1 RU2005119326/09A RU2005119326A RU2292632C1 RU 2292632 C1 RU2292632 C1 RU 2292632C1 RU 2005119326/09 A RU2005119326/09 A RU 2005119326/09A RU 2005119326 A RU2005119326 A RU 2005119326A RU 2292632 C1 RU2292632 C1 RU 2292632C1
Authority
RU
Russia
Prior art keywords
input
transistors
emitters
npn
pnp
Prior art date
Application number
RU2005119326/09A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
ков Алексей Сергеевич Буд (RU)
Алексей Сергеевич Будяков
Владимир Валентинович Крюков (RU)
Владимир Валентинович Крюков
Original Assignee
ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) filed Critical ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС)
Priority to RU2005119326/09A priority Critical patent/RU2292632C1/en
Application granted granted Critical
Publication of RU2292632C1 publication Critical patent/RU2292632C1/en

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

FIELD: radio engineering; various microelectronic analog-signal amplifiers and converters using low supply voltage.
SUBSTANCE: proposed differential amplifier has differential stages built around transistors 1, 4 and 2, 5, their inputs 3, 6 being connected in parallel, and reference-current supplies 7, 8; collectors of transistors 4, 5 are connected to first common-mode signal inputs 11, 12 of current adder 13 whose output functions as output of differential amplifier 14. Newly introduced in differential amplifier are additional transistors 15, 16 whose bases are connected to integrated emitters of transistors 1, 4 and 2, 5, respectively, emitters are connected to outputs of respective reference-current supplies 7, 8 matched with buses of positive and negative power supplies 9 and 10, respectively. Collector of transistor 15 is connected to input 17 of first current mirror 18 whose output 19 is coupled with emitters of transistors 1, 4, and collector of transistor 16 is connected to input 20 of second current mirror 21 whose output 22 is coupled with emitters of transistors 2, 5.
EFFECT: enhanced attenuation constant of input common-mode signal.
2 cl 10 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ)).The invention relates to the field of radio engineering and communications and can be used as a device for amplifying analog signals in the structure of analog microcircuits for various functional purposes (for example, operational amplifiers (op amps)).

Известны схемы дифференциальных усилителей (ДУ), реализованных на основе двух параллельно-включенных дифференциальных каскадов (ДК) с источниками опорного тока в эмиттерных цепях входных транзисторов (так называемые «dual input stage») [1-20]. По такой архитектуре, на модификации которой выдано около 100 патентов различных стран, выполнены операционные усилители ведущих микроэлектронных фирм (AD8631, AD8632, НА2539 и др.). Однако в практических схемах известных ДУ коэффициент ослабления входного синфазного сигнала (Кос.сф) получается небольшим (50-60 дБ). Это связано с тем, что выходное сопротивление простейших источников опорного тока на основе токовых зеркал, обеспечивающих наиболее широкий диапазон изменения входных синфазных напряжений ДК, оказывается небольшим (30-100 кОм).There are known schemes of differential amplifiers (DE), implemented on the basis of two parallel-connected differential stages (DC) with reference current sources in the emitter circuits of input transistors (the so-called "dual input stage") [1-20]. According to this architecture, the modification of which issued about 100 patents of various countries, the operational amplifiers of leading microelectronic companies (AD8631, AD8632, HA2539, etc.) were made. However, in practical circuits of the known DEs, the attenuation coefficient of the input common-mode signal (K os.sf ) is small (50-60 dB). This is due to the fact that the output resistance of the simplest sources of the reference current based on current mirrors, which provide the widest range of variation of the input common-mode voltage of the DC, is small (30-100 kOhm).

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте США № 5.153.529 H 03 f 3/45, содержащий первый 1 n-p-n и второй 2 p-n-p входные транзисторы, базы которых соединены с первым 3 входом дифференциального усилителя, третий 4 n-p-n и четвертый 5 p-n-p входные транзисторы, базы которых соединены со вторым входом 6 дифференциального усилителя, первый 7 и второй 8 источники опорного тока, согласованные соответственно с шиной положительного 9 и отрицательного 10 источников питания, причем эмиттеры первого 1 и третьего 4 n-p-n входных транзисторов объединены, второго 2 и четвертого 5 p-n-p входных транзисторов - связаны друг с другом, а коллекторы третьего 4 p-n-p и четвертого 5 n-p-n входных транзисторов подключены к первым синфазным входам 11 и 12 сумматора тока 13, выход которого 14 является выходом дифференциального усилителя. Кроме этого коллекторы транзисторов 1 и 2 связаны со вторыми синфазными входами сумматора токов 13, которые обеспечивают сдвиг фазы сигнала относительно первых синфазных входов 11 и 12 на 180°.The closest prototype (figure 1) of the claimed device is a differential amplifier described in US patent No. 5.153.529 H 03 f 3/45, containing the first 1 npn and second 2 pnp input transistors, the bases of which are connected to the first 3 input of the differential amplifier, the third 4 npn and fourth 5 pnp input transistors, the bases of which are connected to the second input 6 of the differential amplifier, the first 7 and second 8 reference current sources, coordinated respectively with the bus positive 9 and negative 10 power sources, and the emitters of the first 1 and three its 4 npn input transistors are combined, the second 2 and fourth 5 pnp input transistors are connected to each other, and the collectors of the third 4 pnp and fourth 5 npn input transistors are connected to the first in-phase inputs 11 and 12 of the current adder 13, the output of which 14 is the differential output amplifier. In addition, the collectors of transistors 1 and 2 are connected to the second common-mode inputs of the current adder 13, which provide a phase shift of the signal relative to the first common-mode inputs 11 and 12 by 180 °.

Существенный недостаток известного ДУ состоит в том, что он имеет невысокое ослабление входных синфазных сигналов.A significant drawback of the known remote control is that it has a low attenuation of the input common-mode signals.

Основная цель предлагаемого изобретения состоит в повышении коэффициента ослабления входных синфазных сигналов ДУ.The main objective of the invention is to increase the attenuation coefficient of the input common mode signals of the remote control.

Поставленная цель достигается тем, что в дифференциальный усилитель фиг.1, содержащий первый 1 n-p-n и второй 2 p-n-p входные транзисторы, базы которых соединены с первым 3 входом дифференциального усилителя, третий 4 n-p-n и четвертый 5 p-n-p входные транзисторы, базы которых соединены со вторым входом 6 дифференциального усилителя, первый 7 и второй 8 источники опорного тока, согласованные соответственно с шиной положительного 9 и отрицательного 10 источников питания, причем эмиттеры первого 1 и третьего 4 n-p-n входных транзисторов объединены, второго 2 и четвертого 5 p-n-p входных транзисторов связаны друг с другом, а коллекторы третьего 4 p-n-p и четвертого 5 n-p-n входных транзисторов подключены к входам 11 и 12 сумматора тока 13, выход которого 14 является выходом дифференциального усилителя, вводятся новые элементы и связи между ними (фиг.2) - в схему введены первый p-n-p 15 и второй n-p-n 16 дополнительные транзисторы, базы которых подключены соответственно к объединенным эмиттерам первого 1 и третьего 4 входных n-p-n транзисторов и объединенным эмиттерам второго 2 и четвертого 5 p-n-p входных транзисторов, эмиттеры соединены с выходами соответствующих первого 7 и второго 8 источников опорного тока, согласованных с шиной положительного 9 и отрицательного 10 источников питания, причем коллектор первого дополнительного p-n-p транзистора 15 соединен с входом 17 первого вспомогательного токового зеркала 18, выход 19 которого связан с эмиттерами первого 1 и третьего 4 входных n-p-n транзисторов, а коллектор второго дополнительного n-p-n транзистора 16 соединен с входом 20 второго вспомогательного токового зеркала 21, выход 22 которого связан с эмиттерами второго 2 и четвертого 5 входных p-n-p транзисторов.This goal is achieved in that in the differential amplifier of figure 1, containing the first 1 npn and second 2 pnp input transistors, the bases of which are connected to the first 3 input of the differential amplifier, the third 4 npn and fourth 5 pnp input transistors, the bases of which are connected to the second input 6 differential amplifiers, the first 7 and second 8 reference current sources, matched respectively with a bus of positive 9 and negative 10 power supplies, the emitters of the first 1 and third 4 npn input transistors combined, the second 2 and the fourth 5 pnp input transistors are connected to each other, and the collectors of the third 4 pnp and fourth 5 npn input transistors are connected to the inputs 11 and 12 of the current adder 13, the output of which 14 is the output of the differential amplifier, new elements and connections between them are introduced (Fig.2 ) - the first pnp 15 and second npn 16 additional transistors are introduced into the circuit, the bases of which are connected respectively to the combined emitters of the first 1 and third 4 input npn transistors and the combined emitters of the second 2 and fourth 5 pnp input transistors, em the terriers are connected to the outputs of the corresponding first 7 and second 8 sources of the reference current, coordinated with the bus of positive 9 and negative 10 power sources, and the collector of the first additional pnp transistor 15 is connected to the input 17 of the first auxiliary current mirror 18, the output 19 of which is connected to the emitters of the first and the third 4 input npn transistors, and the collector of the second additional npn transistor 16 is connected to the input 20 of the second auxiliary current mirror 21, the output of which 22 is connected to the emitters of the second 2 and fourth 5 input pnp transistors.

Схема заявляемого устройства в соответствии с п.1 формулы изобретения показана на фиг.2.The diagram of the inventive device in accordance with claim 1 of the claims is shown in figure 2.

На фиг.3 показаны направления токов и напряжений схемы фиг.2 при подаче на входы 3 и 6 входного синфазного сигнала uc=uc1=uc2. На фиг.4 приведена схема ДУ фиг.2 с конкретным выполнением функциональных узлов 7, 8, 18, 21, 13.Figure 3 shows the directions of currents and voltages of the circuit of figure 2 when applying to the inputs 3 and 6 of the input common-mode signal u c = u c1 = u c2 . In Fig.4 shows a diagram of the remote control of Fig.2 with a specific implementation of the functional units 7, 8, 18, 21, 13.

На фиг.5 сумматор тока 13 выполнен на основе так называемого «перегнутого» каскода.In Fig.5, the current adder 13 is based on the so-called “bent” cascode.

Схема заявляемого ДУ в соответствии с п.2 формулы изобретения приведена на фиг.6.The scheme of the claimed remote control in accordance with claim 2 of the claims is shown in Fig.6.

На фиг.7-8 показана схема ДУ-прототипа фиг.1 в среде компьютерного моделирования PSpice. Причем в схеме фиг.7 используются реальные, а в схеме фиг.8 - идеальные источники опорного тока 7 (I1) и 8 (I2).7-8 shows a diagram of the remote control prototype of figure 1 in the environment of computer simulation PSpice. Moreover, in the circuit of Fig. 7, real ones are used, and in the circuit of Fig. 8, ideal sources of the reference current 7 (I 1 ) and 8 (I 2 ).

На фиг.9 приведена схема заявляемого устройства (фиг.2) в среде PSpice.Figure 9 shows a diagram of the inventive device (figure 2) in the environment of PSpice.

На фиг.1-10 приняты следующие обозначения:Figure 1-10 adopted the following notation:

Ку.1 - коэффициент передачи по напряжению дифференциального сигнала ДУ фиг.8.To 1 - the voltage transfer coefficient of the differential signal of the remote control of Fig.8.

Ку.2 - коэффициент передачи по напряжению дифференциального сигнала ДУ фиг.9.To y.2 - the transmission coefficient of the voltage of the differential signal of the remote control of Fig.9.

Ку.3 - коэффициент передачи по напряжению дифференциального сигнала ДУ фиг.7.To y.3 - the transmission coefficient of the voltage of the differential signal of the remote control of Fig.7.

Ксф.1 - коэффициент передачи по напряжению синфазного сигнала ДУ фиг.8.To sf.1 - the transmission coefficient of the voltage in-phase signal of the remote control Fig.

Ксф.2 - коэффициент передачи по напряжению синфазного сигнала ДУ фиг.9.To sf.2 - transmission coefficient of voltage in-phase signal of the remote control of Fig.9.

Ксф.3 - коэффициент передачи по напряжению синфазного сигнала ДУ фиг.7.To sf.3 - transmission coefficient of voltage in-phase signal remote control of Fig.7.

Figure 00000002
- коэффициент ослабления входного синфазного сигнала.
Figure 00000002
- attenuation coefficient of the input common mode signal.

Графики фиг.10 характеризуют частотную зависимость дифференциальных коэффициентов усиления по напряжению ДУ фиг.7 (прототип) (Ку3), ДУ фиг.8 (Kу1) и ДУ фиг.9 заявляемого устройства (Ку2), а также их коэффициентов передачи синфазного сигнала Ксф.1 (фиг.8), Ксф.2 (фиг.9), Ксф.3 (фиг.7).The graphs of Fig. 10 characterize the frequency dependence of the differential voltage gains of the control unit of Fig. 7 (prototype) (K y3 ), the control unit of Fig. 8 (K y1 ) and the control unit of Fig. 9 of the inventive device (K y2 ), as well as their common-mode transmission coefficients signal To sf. 1 (Fig. 8), To sf . 2 (Fig. 9), To s . 3 (Fig. 7).

Дифференциальный усилитель фиг.2 содержит первый 1 n-p-n и второй 2 p-n-p входные транзисторы, базы которых соединены с первым 3 входом дифференциального усилителя, третий 4 n-p-n и четвертый 5 p-n-p входные транзисторы, базы которых соединены со вторым входом 6 дифференциального усилителя, первый 7 и второй 8 источники опорного тока, согласованные соответственно с шиной положительного 9 и отрицательного 10 источников питания, причем эмиттеры первого 1 и третьего 4 n-p-n входных транзисторов объединены, второго 2 и четвертого 5 p-n-p входных транзисторов связаны друг с другом, а коллекторы третьего 4 p-n-p и четвертого 5 n-p-n входных транзисторов подключены к первым синфазным входам 11 и 12 сумматора тока 13, выход которого 14 является выходом дифференциального усилителя. В схему введены первый p-n-p 15 и второй n-p-n 16 дополнительные транзисторы, базы которых подключены соответственно к объединенным эмиттерам первого 1 и третьего 4 входных n-p-n транзисторов и объединенным эмиттерам второго 2 и четвертого 5 p-n-p входных транзисторов, эмиттеры соединены с выходами соответствующих первого 7 и второго 8 источников опорного тока, согласованных с шиной положительного 9 и отрицательного 10 источников питания, причем коллектор первого дополнительного p-n-p транзистора 15 соединен со входом 17 первого вспомогательного токового зеркала 18, выход 19 которого связан с эмиттерами первого 1 и третьего 4 входных n-p-n транзисторов, а коллектор второго дополнительного n-p-n транзистора 16 соединен со входом 20 второго вспомогательного токового зеркала 21, выход 22 которого связан с эмиттерами второго 2 и четвертого 5 входных p-n-p транзисторов.The differential amplifier of figure 2 contains the first 1 npn and second 2 pnp input transistors, the bases of which are connected to the first 3 input of the differential amplifier, the third 4 npn and fourth 5 pnp input transistors, the bases of which are connected to the second input 6 of the differential amplifier, the first 7 and second 8 reference current sources, coordinated respectively with a bus of positive 9 and negative 10 power supplies, the emitters of the first 1 and third 4 npn input transistors are combined, the second 2 and fourth 5 pnp input transistors are connected each other, and the collectors of the third 4 p-n-p and fourth 5 n-p-n input transistors are connected to the first in-phase inputs 11 and 12 of the current adder 13, the output of which 14 is the output of the differential amplifier. The first pnp 15 and second npn 16 additional transistors are introduced into the circuit, the bases of which are connected respectively to the combined emitters of the first 1 and third 4 input npn transistors and the combined emitters of the second 2 and fourth 5 pnp input transistors, the emitters are connected to the outputs of the first 7 and second 8 reference current sources matched with a bus of positive 9 and negative 10 power sources, and the collector of the first additional pnp transistor 15 is connected to the input 17 of the first auxiliary current mirror 18, the output 19 of which is connected to the emitters of the first 1 and third 4 input n-p-n transistors, and the collector of the second additional n-p-n transistor 16 is connected to the input 20 of the second auxiliary current mirror 21, the output 22 of which is connected to the emitters of the second 2 and fourth 5 input p-n-p transistors.

В дифференциальном усилителе фиг.6 сумматор тока 13 кроме первых синфазных входов 11 и 12 имеет вторые синфазные входы 23, 24. Причем относительно первых синфазных входов 11 и 12 вторые синфазные входы 23, 24 обеспечивают сдвиг фазы входных сигналов на 180°.In the differential amplifier of FIG. 6, the current adder 13, in addition to the first common-mode inputs 11 and 12, has second common-mode inputs 23, 24. Moreover, with respect to the first common-mode inputs 11 and 12, the second common-phase inputs 23, 24 provide a 180 ° phase shift of the input signals.

Рассмотрим работу заявляемого ДУ фиг.3 (фиг.2).Consider the operation of the claimed remote control of figure 3 (figure 2).

Входной синфазный сигнал uc=uc1=uc2 практически с единичным коэффициентом передачи поступает в эмиттерные цепи дифференциальных каскадов на транзисторах 1, 4 и 2, 5, а также источники опорного тока 7 и 8:The input common-mode signal u c = u c1 = u c2 with almost a single transmission coefficient is fed to the emitter circuits of differential stages on transistors 1, 4 and 2, 5, as well as the sources of the reference current 7 and 8:

Figure 00000003
Figure 00000003

Это приводит к изменению выходного тока токовых зеркал 18 и 21 и токов эмиттеров транзисторов 15 и 16:This leads to a change in the output current of the current mirrors 18 and 21 and the emitter currents of the transistors 15 and 16:

Figure 00000004
Figure 00000004

где y18, y21, y7, y8 - выходные проводимости токовых зеркал 18, 21 и источников опорного тока 7 и 8.where y 18 , y 21 , y 7 , y 8 are the output conductivities of current mirrors 18, 21 and reference current sources 7 and 8.

Приращения токов i7 и i8 передаются в цепи коллекторов транзисторов 15 и 16, а затем через токовые зеркала 18 и 21 - в общие эмиттерные цепи дифференциальных каскадов. Как следствие суммарные токи общих эмиттерных цепей ДК на транзисторах 1, 4 и 2, 5:The increments of currents i 7 and i 8 are transmitted to the collector circuits of transistors 15 and 16, and then through current mirrors 18 and 21 to the common emitter circuits of differential stages. As a result, the total currents of the common emitter circuits of the DC on transistors 1, 4 and 2, 5:

Figure 00000005
Figure 00000005

где Ki18, Ki21 - коэффициенты передачи по току токовых зеркал 18 и 21;where K i18 , K i21 are the current transfer coefficients of the current mirrors 18 and 21;

α15, α16 - коэффициенты передачи по току эмиттера транзисторов 15 и 16.α 15 , α 16 - current transfer coefficients of the emitter of transistors 15 and 16.

Или после преобразований (3)Or after the transformation (3)

Figure 00000006
Figure 00000006

Поэтому выходной ток сумматора 13, усиленный в Кi13-раз, равенTherefore, the output current of the adder 13, amplified in K i13 -raz equal

Figure 00000007
Figure 00000007

Учитывая, что Кi21≈α16≈1, из (5) находим, что выходной ток ДУ, обусловленный наличием на его входах 3 и 6 синфазного сигналаGiven that K i21 ≈α 16 ≈1, from (5) we find that the output current of the remote control due to the presence of in-phase signals 3 and 6 of it

Figure 00000008
Figure 00000008

В практических схемах источник опорного тока 7 и токовое зеркало 21, а также источник опорного тока 8 и токовое зеркало 18 выполняются по одним и тем же схемам и имеют одинаковые выходные транзисторы и их статический режим. Как следствие, их выходные проводимости равны y18=y8, y21=y7. Причем для интегральных n-p-n и p-n-p транзисторов ФГУП НПП «Пульсар» выполняются неравенства y8≪y7, y21≫y18. Поэтому в заявляемом ДУ выходной сигнал, обусловленный напряжением на выходах 3 и 6 синфазной составляющей входного напряжения равен нулю, что свидетельствует о высоких значениях коэффициента ослабления входных синфазных сигналов Кос.сф. Практически Кос.сф в заявляемом ДУ определяется неидентичностью сопротивлений коллекторных переходов транзисторов 1, 4 и 2, 5, которые оказывают на 1-2 порядка меньшее влияние на Кос.сф, чем выходные проводимости источника опорного тока. Таким образом в ДУ фиг.2 за счет введения новых связей существенно ослабляется прохождение синфазного сигнала на выход 14. Полученные выше теоретические выводы подтверждаются результатами компьютерного моделирования (фиг.10) ДУ фиг.7-9. Из графиков фиг.10 следует, что:In practical schemes, the reference current source 7 and the current mirror 21, as well as the reference current source 8 and the current mirror 18 are performed according to the same schemes and have the same output transistors and their static mode. As a result, their output conductivities are y 18 = y 8 , y 21 = y 7 . Moreover, for the integral npn and pnp transistors of the FSUE NPP Pulsar, the inequalities y 8 ≪y 7 , y 21 ≫y 18 are satisfied. Therefore, in the claimed remote control, the output signal due to the voltage at the outputs 3 and 6 of the in-phase component of the input voltage is zero, which indicates high values of the attenuation coefficient of the input common-mode signals K OS.sf. Practically, K OS.sf. in the claimed control unit is determined by the non-identity of the resistances of the collector junctions of transistors 1, 4 and 2, 5, which have a 1-2 order less influence on K.s. Thus, in the remote control of FIG. 2 due to the introduction of new connections, the passage of the common-mode signal to output 14 is significantly weakened. The theoretical conclusions obtained above are confirmed by the results of computer simulation (FIG. 10) of the remote control of FIGS. From the graphs of figure 10 it follows that:

1. Коэффициент передачи входного синфазного сигнала Ксф.2 в заявляемом ДУ (фиг.9) в 40-50 раз меньше Ксф.3 ДУ-прототипа (фиг.7) и близок по величине Ксф.1 ДУ (фиг.8) с идеальными источниками опорного тока 7 и 8.1. The transfer coefficient of the input common-mode signal To sf.2 in the inventive remote control ( Fig.9 ) is 40-50 times less than To sf.3 DU prototype (Fig.7) and is close in magnitude To sf.1 DU (Fig.8) ) with ideal reference current sources 7 and 8.

2. Коэффициенты передачи дифференциального сигнала заявляемого ДУ и ДУ-прототипа приблизительно одинаковы.2. The transmission coefficients of the differential signal of the claimed remote control and remote control prototype are approximately the same.

3. Коэффициент ослабления входного синфазного сигнала Кос.сф заявляемого ДУ в 50-80 раз лучше, чем Кос.сф ДУ-прототипа.3. The attenuation coefficient of the input common-mode signal K OS.sf of the claimed remote control is 50-80 times better than K OS.sf of the remote control prototype.

Библиографический списокBibliographic list

1. Патент РФ № 2193273, H 03 F 3/45.1. RF patent No. 2193273, H 03 F 3/45.

2. Патент Японии № 53-25232, H 03 F 3/26, 98(5) А332.2. Japan Patent No. 53-25232, H 03 F 3/26, 98 (5) A332.

3. Патент US 2001/0052818 A1, H 03 F, 3/45.3. Patent US 2001/0052818 A1, H 03 F, 3/45.

4. Патент Японии № JP 8222972.4. Japanese Patent No. JP 8222972.

5. Авт. Свид. СССР № 611288.5. Auth. Testimonial. USSR No. 611288.

6. Матавкин В.В. Быстродействующие операционные усилители. - М.: Радио и связь, 1989. - стр.103. Рис.6.11.6. Matavkin V.V. High-speed operational amplifiers. - M.: Radio and Communications, 1989. - p. 103. Figure 6.11.

7. Патент США № 6.366.170 В1, H 03 F/45.7. US patent No. 6.366.170 B1, H 03 F / 45.

8. Патент США № 6.268.769, H 03 F/45.8. US patent No. 6.268.769, H 03 F / 45.

9. Патент США № 3.974.455, H 03 F/45.9. US patent No. 3.974.455, H 03 F / 45.

10. Патент США № 3.968.451, H 03 F/45.10. US patent No. 3.968.451, H 03 F / 45.

11. Патент США № 4.837.523, H 03 F/45.11. US patent No. 4.837.523, H 03 F / 45.

12. Патент США № 5.291.149, H 03 F/45.12. US patent No. 5.291.149, H 03 F / 45.

13. Патент США № 4.636.743, H 03 F/45.13. US patent No. 4.636.743, H 03 F / 45.

14. Патент США № 4.783.637, H 03 F/45.14. US patent No. 4.783.637, H 03 F / 45.

15. Патент США № 5.515.005, H 03 F/45.15. US patent No. 5.515.005, H 03 F / 45.

16. Патент США № 5.291.149, H 03 F/45.16. US Patent No. 5.291.149, H 03 F / 45.

17. Патент США № 5.140.280, H 03 F/45.17. US patent No. 5.140.280, H 03 F / 45.

18. Патент США № 5.455.535, H 03 F/45.18. US patent No. 5.455.535, H 03 F / 45.

19. Патент США № 5.523.718, H 03 F/45.19. US patent No. 5.523.718, H 03 F / 45.

20. Патент США № 4.600.893, H 03 F/45.20. US patent No. 4.600.893, H 03 F / 45.

Claims (2)

1. Дифференциальный усилитель, содержащий первый (1) n-p-n и второй (2) p-n-p входные транзисторы, базы которых соединены с первым (3) входом дифференциального усилителя, третий (4) n-p-n и четвертый (5) p-n-p входные транзисторы, базы которых соединены со вторым входом (6) дифференциального усилителя, первый (7) и второй (8) источники опорного тока, согласованные соответственно с шиной положительного (9) и отрицательного (10) источников питания, причем эмиттеры первого (1) и третьего (4) n-p-n входных транзисторов объединены, второго (2) и четвертого (5) p-n-p входных транзисторов связаны друг с другом, а коллекторы третьего (4) p-n-p и четвертого (5) n-p-n входных транзисторов подключены к первым синфазным входам (11) и (12) сумматора тока (13), выход которого (14) является выходом дифференциального усилителя, отличающийся тем, что в схему введены первый p-n-p (15) и второй n-p-n (16) дополнительные транзисторы, базы которых подключены соответственно к объединенным эмиттерам первого (1) и третьего (4) входных n-p-n транзисторов и объединенным эмиттерам второго (2) и четвертого (5) p-n-p входных транзисторов, эмиттеры соединены с выходами соответствующих первого (7) и второго (8) источников опорного тока, согласованных с шиной положительного (9) и отрицательного (10) источников питания, причем коллектор первого дополнительного p-n-p транзистора (15) соединен со входом (17) первого вспомогательного токового зеркала (18), выход (19) которого связан с эмиттерами первого (1) и третьего (4) входных n-p-n транзисторов, а коллектор второго дополнительного n-p-n транзистора (16) соединен со входом (20) второго вспомогательного токового зеркала (21), выход (22) которого связан с эмиттерами второго (2) и четвертого (5) входных p-n-p транзисторов.1. A differential amplifier containing the first (1) npn and second (2) pnp input transistors, the bases of which are connected to the first (3) input of the differential amplifier, the third (4) npn and fourth (5) pnp input transistors, the bases of which are connected to the second input (6) of the differential amplifier, the first (7) and second (8) sources of the reference current, coordinated respectively with the bus of positive (9) and negative (10) power sources, and the emitters of the first (1) and third (4) npn input transistors combined, second (2) and fourth (5) pnp input trans the resistors are connected to each other, and the collectors of the third (4) pnp and fourth (5) npn input transistors are connected to the first common-mode inputs (11) and (12) of the current adder (13), the output of which (14) is the output of a differential amplifier, characterized in that the first pnp (15) and second npn (16) additional transistors are introduced into the circuit, the bases of which are connected to the combined emitters of the first (1) and third (4) input npn transistors and the combined emitters of the second (2) and fourth (5 ) pnp input transistors, emitters connected to the outputs Corresponding to the first (7) and second (8) sources of the reference current, coordinated with the bus of positive (9) and negative (10) power sources, the collector of the first additional pnp transistor (15) connected to the input (17) of the first auxiliary current mirror (18) ), the output (19) of which is connected to the emitters of the first (1) and third (4) input npn transistors, and the collector of the second additional npn transistor (16) is connected to the input (20) of the second auxiliary current mirror (21), output (22) which is associated with the emitters of the second (2) and fourth second (5) input p-n-p transistors. 2. Устройство по п.1, отличающееся тем, что коллекторы первого n-p-n (1) и второго p-n-p (2) входных транзисторов подключены ко вторым синфазным входам (23) и (24) сумматора тока (13), который обеспечивает сдвиг фазы сигнала относительно первых синфазных входов (11) и (12) на 180°.2. The device according to claim 1, characterized in that the collectors of the first npn (1) and second pnp (2) input transistors are connected to the second common-mode inputs (23) and (24) of the current adder (13), which provides a phase shift of the signal relative to the first common-mode inputs (11) and (12) through 180 °.
RU2005119326/09A 2005-06-21 2005-06-21 Differential amplifier RU2292632C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2005119326/09A RU2292632C1 (en) 2005-06-21 2005-06-21 Differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2005119326/09A RU2292632C1 (en) 2005-06-21 2005-06-21 Differential amplifier

Publications (1)

Publication Number Publication Date
RU2292632C1 true RU2292632C1 (en) 2007-01-27

Family

ID=37773549

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2005119326/09A RU2292632C1 (en) 2005-06-21 2005-06-21 Differential amplifier

Country Status (1)

Country Link
RU (1) RU2292632C1 (en)

Similar Documents

Publication Publication Date Title
RU2346388C1 (en) Differential amplifier
RU2292632C1 (en) Differential amplifier
RU2346386C1 (en) Differential amplifier
RU2321159C1 (en) Cascode differential amplifier
RU2396699C1 (en) Cascode differential amplifier with increased input differential resistance
RU2319296C1 (en) Fast action differential amplifier
RU2319288C1 (en) Differential amplifier using low-voltage power supply
RU2319289C1 (en) Balanced differential amplifier
RU2441316C1 (en) Differential amplifier with low supply voltage
RU2390912C2 (en) Cascode differential amplifier
RU2383099C2 (en) Differential amplifier with low-resistance inputs
RU2396698C1 (en) Differential amplifier
RU2321158C1 (en) Cascode differential amplifier
RU2319291C1 (en) Cascade differential amplifier
RU2411636C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2293433C1 (en) Differential amplifier with increased weakening of input cophased signal
RU2365029C1 (en) Cascode difference amplifier with low offset voltage
RU2393628C1 (en) Differential amplifier with increased input resistance
RU2331966C1 (en) Differential amplifier with minor zero offset voltage
RU2331968C1 (en) Differential amplifier with high common mode rejection
RU2346385C1 (en) High input resistor differential amplifier
RU2292634C1 (en) Differential amplifier characterized in enhanced common-mode signal attenuation
RU2368067C1 (en) Differential amplifier with high input resistance
RU2317633C1 (en) Differential amplifier with increased weakening coefficient of cophased input signal
RU2432666C1 (en) Differential operational amplifier with low supply voltage

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20110622