RU2289199C1 - Integral voltage repeater - Google Patents
Integral voltage repeater Download PDFInfo
- Publication number
- RU2289199C1 RU2289199C1 RU2005113531/09A RU2005113531A RU2289199C1 RU 2289199 C1 RU2289199 C1 RU 2289199C1 RU 2005113531/09 A RU2005113531/09 A RU 2005113531/09A RU 2005113531 A RU2005113531 A RU 2005113531A RU 2289199 C1 RU2289199 C1 RU 2289199C1
- Authority
- RU
- Russia
- Prior art keywords
- collector
- transistor
- base
- output
- emitter
- Prior art date
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
Изобретение относится к электронике, а именно к повторителям напряжения для усиления тока и преобразования импеданса в цепях электронных устройств, выполненным по интегральной технологии. Изобретение может использоваться во входных каскадах операционных усилителей и в качестве буферного усилителя для работы на низкоомные и емкостные нагрузки в электрических схемах для видеотехники, радиолокации, измерительной техники, связи и в других областях.The invention relates to electronics, namely to voltage followers for amplifying the current and converting the impedance in the circuits of electronic devices made by integrated technology. The invention can be used in the input stages of operational amplifiers and as a buffer amplifier for operation on low-impedance and capacitive loads in electrical circuits for video equipment, radar, measuring equipment, communications and in other fields.
Известна схема повторителя напряжения, содержащая первый n-p-n-транзистор, база которого соединена с базой первого p-n-p-транзистора и со входом устройства, эмиттер - с эмиттером второго p-n-p-транзистора, а коллектор - с шиной питания положительной полярности и с первым зажимом первого источника тока. Эмиттер первого p-n-p-транзистора подключен к эмиттеру второго n-p-n-транзистора, а коллектор - к шине питания отрицательной полярности. База второго n-p-n-транзистора соединена с его коллектором, а также со вторым зажимом первого источника тока и с базой третьего n-p-n-транзистора, коллектор которого подключен к шине питания положительной полярности, а эмиттер - к эмиттеру третьего p-n-p-транзистора, база которого соединена с коллектором третьего p-n-p-транзистора, с выходом устройства и с коллектором и базой четвертого n-p-n-транзистора, эмиттер которого подключен к эмиттеру четвертого p-n-p-транзистора, коллектор которого соединен с шиной питания отрицательной полярности, а база - с коллектором и базой второго p-n-p-транзистора и первым зажимом второго источника тока, второй зажим которого подключен к шине питания отрицательной полярности [1]. Схема обладает недостаточными динамическим диапазоном передаваемого сигнала, быстродействием и точностью вследствие применения в тракте передачи напряжения транзисторов в диодном включении.A known voltage follower circuit comprising a first n-p-n-transistor, the base of which is connected to the base of the first p-n-p-transistor and to the input of the device, the emitter to the emitter of the second p-n-p-transistor, and the collector to the power bus of positive polarity and to the first terminal of the first current source. The emitter of the first pnp transistor is connected to the emitter of the second npn transistor, and the collector is connected to the negative polarity power bus. The base of the second npn transistor is connected to its collector, as well as to the second clamp of the first current source and to the base of the third npn transistor, the collector of which is connected to the positive polarity power bus, and the emitter to the emitter of the third pnp transistor, the base of which is connected to the collector the third pnp transistor, with the output of the device and with the collector and base of the fourth npn transistor, the emitter of which is connected to the emitter of the fourth pnp transistor, the collector of which is connected to the power bus of negative polarity, and the base with ollektorom base and the second p-n-p-transistor and the first terminal of the second current source, the second clamp is connected to the negative polarity power supply line [1]. The circuit has insufficient dynamic range of the transmitted signal, speed and accuracy due to the use of transistors in the diode switching voltage transmission path.
Известна другая схема повторителя напряжения, содержащая первый n-p-n-транзистор, эмиттер которого соединен со входом устройства и с эмиттером первого p-n-p-транзистора, база - с базой второго n-p-n-транзистора, эмиттером третьего n-p-n-транзистора и первым зажимом первого источника тока, а коллектор - с базой третьего n-p-n-транзистора, коллектор которого подключен к шине питания положительной полярности и первому зажиму второго источника тока, второй зажим которого соединен с коллектором первого n-p-n-транзистора. Эмиттер второго n-p-n-транзистора подключен к эмиттеру второго p-n-p-транзистора и выходу устройства, а коллектор - к шине питания положительной полярности и первому зажиму третьего источника тока, второй зажим которого соединен с базами первого и второго p-n-p-транзисторов и эмиттером третьего p-n-p-транзистора, база которого подключена к коллектору первого p-n-p-транзистора и первому зажиму четвертого источника тока, а коллектор - к шине питания отрицательной полярности, коллектору второго p-n-p-транзистора и вторым зажимам первого и четвертого источников тока [2].A different voltage follower circuit is known, comprising a first npn transistor, the emitter of which is connected to the input of the device and the emitter of the first pnp transistor, the base is connected to the base of the second npn transistor, the emitter of the third npn transistor and the first terminal of the first current source, and the collector with the base of the third npn transistor, the collector of which is connected to the power bus of positive polarity and the first terminal of the second current source, the second terminal of which is connected to the collector of the first npn transistor. The emitter of the second npn transistor is connected to the emitter of the second pnp transistor and the output of the device, and the collector is connected to the power bus of positive polarity and the first terminal of the third current source, the second terminal of which is connected to the bases of the first and second pnp transistors and the emitter of the third pnp transistor, the base of which is connected to the collector of the first pnp transistor and the first terminal of the fourth current source, and the collector to the power bus of negative polarity, the collector of the second pnp transistor and second terminals of the first and fourth sources current sources [2].
Описанная выше структурная схема наиболее близка к предлагаемому варианту и принята за прототип. Повторители, отвечающие данной структуре, имеют неудовлетворительную совокупность параметров: напряжение смещения и быстродействие вследствие применения дополнительных каскадов с общим коллектором, которые не позволяют задать одинаковые режимы для входных и выходных транзисторов и наличия значительных емкостей, ограничивающих скорость нарастания.The structural diagram described above is closest to the proposed option and adopted as a prototype. Repeaters corresponding to this structure have an unsatisfactory combination of parameters: bias voltage and speed due to the use of additional stages with a common collector, which do not allow you to set the same modes for input and output transistors and the presence of significant capacitances that limit the slew rate.
Целью данного изобретения является повышение быстродействия и точности.The aim of this invention is to increase speed and accuracy.
Для достижения поставленной цели в схему интегрального повторителя напряжения, содержащую первый n-p-n-транзистор, эмиттер которого соединен с эмиттером первого p-n-p-транзистора и входом устройства, а база - с базой второго n-p-n-транзистора, эмиттер которого подключен к эмиттеру второго p-n-p-транзистора и к выходу буферного усилителя, база второго p-n-p-транзистора соединена с базой первого p-n-p-транзистора, шину питания положительной полярности, шину питания отрицательной полярности, дополнительно введены: первый резистор, первый вывод которого подключен к базе первого n-p-n-транзистора, а второй вывод - к базе первого p-n-p-транзистора, третий p-n-p-транзистор, коллектор которого соединен с базой первого n-p-n-транзистора, эмиттер - с коллектором первого n-p-n-транзистора, второй резистор, первый вывод которого подключен к коллектору первого n-p-n-транзистора, а второй вывод - к шине питания положительной полярности, третий n-p-n-транзистор, коллектор которого соединен с базой первого p-n-p-транзистора, а эмиттер - с коллектором первого p-n-p-транзистора, третий резистор, первый вывод которого подключен к коллектору первого p-n-p-транзистора, а второй вывод - к шине питания отрицательной полярности, первая коллекторная нагрузка, первый вывод которой соединен с шиной питания положительной полярности, а второй вывод - с коллектором второго n-p-n-транзистора, вторая коллекторная нагрузка, первый вывод которой подключен к коллектору второго p-n-p-транзистора, а второй вывод - к шине питания отрицательной полярности, цепь задания режимного тока, первый вывод которой соединен с шиной питания положительной полярности, второй вывод - с базой третьего p-n-p-транзистора, третий вывод - с базой третьего n-p-n-транзистора и четвертый вывод - с шиной питания отрицательной полярности.To achieve this goal, an integrated voltage follower circuit containing the first npn transistor, the emitter of which is connected to the emitter of the first pnp transistor and the input of the device, and the base is connected to the base of the second npn transistor, the emitter of which is connected to the emitter of the second pnp transistor and the output of the buffer amplifier, the base of the second pnp transistor is connected to the base of the first pnp transistor, the power bus of positive polarity, the power bus of negative polarity, additionally introduced: the first resistor, the first output of which connected to the base of the first npn transistor, and the second output to the base of the first pnp transistor, the third pnp transistor, the collector of which is connected to the base of the first npn transistor, the emitter to the collector of the first npn transistor, the second resistor, the first terminal of which is connected to the collector of the first npn transistor, and the second terminal to the power bus of positive polarity, the third npn transistor, the collector of which is connected to the base of the first pnp transistor, and the emitter to the collector of the first pnp transistor, the third resistor, the first terminal of which is connected n to the collector of the first pnp transistor, and the second output to the negative polarity power bus, the first collector load, the first output of which is connected to the positive polarity power bus, and the second output to the collector of the second npn transistor, the second collector load, the first output of which connected to the collector of the second pnp transistor, and the second terminal to the negative polarity power bus, the mode current setting circuit, the first terminal of which is connected to the positive polarity power bus, the second terminal to the base of the third pnp transistor, the third terminal is with the base of the third nnpn transistor and the fourth terminal is with a negative polarity power bus.
Признаками, отличающими предлагаемую схему интегрального повторителя напряжения от прототипа, являются наличие третьего p-n-p-транзистора, коллектор которого соединен с базой первого n-p-n-транзистора, эмиттер - с коллектором первого n-p-n-транзистора, первого резистора, первый вывод которого подключен к базе первого n-p-n-транзистора, а второй вывод - к базе первого p-n-p-транзистора, третьего n-p-n-транзистора, коллектор которого соединен с базой первого p-n-p-транзистора, а эмиттер - с коллектором первого p-n-p-транзистора, второго резистора, первый вывод которого подключен к коллектору первого n-p-n-транзистора, а второй - к шине питания положительной полярности, третьего резистора, первый вывод которого соединен с коллектором первого p-n-p-транзистора, а второй вывод - с шиной питания отрицательной полярности, первой коллекторной нагрузки, первый вывод которой подключен к шине питания положительной полярности, а второй вывод - к коллектору второго n-p-n-транзистора, второй коллекторной нагрузки, первый вывод которой соединен с коллектором второго p-n-p-транзистора, а второй вывод - с шиной питания отрицательной полярности, цепи задания режимного тока, первый вывод которой подключен к шине питания положительной полярности, второй вывод - к базе третьего p-n-p-транзистора, третий вывод - к базе третьего n-p-n-транзистора и четвертый вывод - к шине питания отрицательной полярности.Signs that distinguish the proposed integrated voltage follower circuit from the prototype are the presence of a third pnp transistor, the collector of which is connected to the base of the first npn transistor, the emitter to the collector of the first npn transistor, and the first resistor, the first output of which is connected to the base of the first npn transistor and the second output is to the base of the first pnp transistor, the third npn transistor, the collector of which is connected to the base of the first pnp transistor, and the emitter to the collector of the first pnp transistor, the second resistor, the first output for which it is connected to the collector of the first npn transistor, and the second to the power supply bus of positive polarity, the third resistor, the first output of which is connected to the collector of the first pnp transistor, and the second output to the power supply bus of negative polarity, the first collector load, the first output of which connected to a positive polarity power bus, and the second terminal to the collector of the second npn transistor, the second collector load, the first terminal of which is connected to the collector of the second pnp transistor, and the second terminal to the power bus I negative polarity modal current reference circuit, a first terminal of which is connected to the power line of positive polarity, the second output - to the base of the third p-n-p-transistor, a third terminal - to the base of the third n-p-n-transistor and the fourth terminal - to a tire supply negative polarity.
Таким образом, заявленное схемное решение соответствует критерию "новизна".Thus, the claimed circuit design meets the criterion of "novelty."
Повышение быстродействия обусловлено увеличением скорости нарастания за счет уменьшения постоянных времени цепей заряда паразитных емкостей благодаря введению в схему третьего p-n-p-транзистора и третьего n-p-n-транзистора, включенных по схеме с общей базой и обеспечивающих их режим по постоянному току, первого, второго и третьего резисторов.The increase in speed is due to an increase in the slew rate due to a decrease in the time constant of the charge circuit of parasitic capacitors due to the introduction of a third p-n-p transistor and a third n-p-n transistor included in the circuit with a common base and providing them with a constant current mode, the first, second and third resistors.
Повышение точности обусловлено уменьшением напряжения смещения вследствие выравнивания напряжений коллектор-эмиттер входных и выходных транзисторов благодаря введению в схему третьего p-n-p-транзистора и третьего n-p-n-транзистора, первого, второго и третьего резисторов, первой и второй коллекторных нагрузок, а также цепи задания режимного тока.The increase in accuracy is due to a decrease in the bias voltage due to the equalization of the collector-emitter voltages of the input and output transistors due to the introduction of a third pnp transistor and a third npn transistor, the first, second and third resistors, the first and second collector loads, as well as the mode current setting circuit.
Таким образом, повышение быстродействия и точности интегрального повторителя напряжения обусловлено введением в схему интегрального повторителя напряжения третьего p-n-p-транзистора и третьего n-p-n-транзистора, первого, второго, третьего резисторов, первой и второй коллекторных нагрузок, а также цепи задания режимного тока.Thus, the increase in speed and accuracy of the integrated voltage follower is due to the introduction of a third p-n-p-transistor and a third n-p-n-transistor, the first, second, third resistors, the first and second collector loads, and also the mode current setting circuit into the integrated voltage follower circuit.
Следовательно, заявленное схемотехническое решение соответствует критерию "изобретательский уровень".Therefore, the claimed circuitry meets the criterion of "inventive step".
Примером реализации интегрального повторителя напряжения является электрическая схема, изображенная на фиг.1.An example implementation of an integrated voltage follower is the electrical circuit shown in figure 1.
Интегральный повторитель напряжения содержит первый n-p-n-транзистор 1, эмиттер которого соединен с эмиттером первого p-n-p-транзистора 2 и входом устройства 3, а база - с базой второго n-p-n-транзистора 4, эмиттер которого подключен к эмиттеру второго p-n-p-транзистора 5 и к выходу буферного усилителя 6, база второго p-n-p-транзистора 5 соединена с базой первого p-n-p-транзистора 2, шину питания положительной полярности 7, шину питания отрицательной полярности 8, первый резистор 9, первый вывод которого подключен к базе первого n-p-n-транзистора 1, а второй вывод - к базе первого p-n-p-транзистора 2, третий p-n-p-транзистор 10, коллектор которого соединен с базой первого n-p-n-транзистора 1, эмиттер - с коллектором первого n-p-n-транзистора 1, второй резистор 11, первый вывод которого подключен к коллектору первого n-p-n-транзистора 1, а второй вывод - к шине питания положительной полярности 7, третий n-p-n-транзистор 12, коллектор которого соединен с базой первого p-n-p-транзистора 2, а эмиттер - с коллектором первого p-n-p-транзистора 2, третий резистор 13, первый вывод которого подключен к коллектору первого p-n-p-транзистора 2, а второй вывод - к шине питания отрицательной полярности 8, первую коллекторную нагрузку 14, первый вывод которой соединен с шиной питания положительной полярности 7, а второй вывод - с коллектором второго n-p-n-транзистора 4, вторую коллекторную нагрузку 15, первый вывод которой подключен к коллектору второго p-n-p-транзистора 5, а второй вывод - к шине питания отрицательной полярности 8, цепь задания режимного тока 16, первый вывод которой соединен с шиной питания положительной полярности 7, второй вывод - с базой третьего p-n-p-транзистора 10, третий вывод - с базой третьего n-p-n-транзистора 12 и четвертый вывод - с шиной питания отрицательной полярности 8.The integrated voltage follower contains the
На фиг.2 приведен пример реализации цепи задания режимного тока. Схема содержит первый резистор 1, первый вывод которого является первым выводом устройства 2, а второй вывод подключен к эмиттеру p-n-p-транзистора 3, база которого соединена с его коллектором и является вторым выводом устройства 4, а коллектор подключен к первому зажиму источника тока 5, второй вывод которого соединен с коллектором и базой n-p-n-транзистора 6 и является третьим выводом устройства 7, эмиттер n-p-n-транзистора 6 подключен к первому выводу второго резистора 8, второй вывод которого является четвертым выводом устройства 9.Figure 2 shows an example implementation of the circuit setting mode current. The circuit contains a
В качестве первой и второй коллекторных нагрузок могут быть использованы резисторы.Resistors can be used as the first and second collector loads.
Предложенная схема интегрального повторителя напряжения позволяет повысить быстродействие в 1,47 раза по сравнению с прототипом. Также предложенная схема по сравнению со схемой прототипа позволяет увеличить точность за счет уменьшения напряжения смещения по сравнению с прототипом с 1,13 до 0,11 мВ. Отмеченные выше свойства схемы являются техническим результатом.The proposed circuit integrated voltage follower can improve performance by 1.47 times compared with the prototype. Also, the proposed circuit in comparison with the circuit of the prototype allows to increase the accuracy by reducing the bias voltage compared with the prototype from 1.13 to 0.11 mV. The properties of the circuit noted above are a technical result.
Схема работает следующим образом. С помощью цепи задания режимного тока задается ток через резистор 11 (R2) для верхнего плеча повторителя:The scheme works as follows. Using the mode current setting circuit, the current is set through the resistor 11 (R2) for the repeater upper arm:
где U2 - разность напряжений между 1 и 2 выводами цепи задания режимного тока, Ube10 - напряжение база-эмиттер третьего p-n-p-транзистора 10, R2 - номинал второго резистора 11. Ток коллектора третьего p-n-p-транзистора 10:where U2 is the voltage difference between 1 and 2 pins of the regime current setting circuit, Ube10 is the base-emitter voltage of the third p-n-p transistor 10, R2 is the nominal value of the second resistor 11. The collector current of the third p-n-p transistor 10:
где α - коэффициент передачи эмиттерного тока в коллектор третьего p-n-p-транзистора 10, Iq1 - ток коллектора первого n-p-n-транзистора 1. Ток I1 разветвляется на три составляющих:where α is the transmission coefficient of the emitter current to the collector of the third pnp transistor 10, Iq1 is the collector current of the
где Ir1 - ток через первый резистор 9, Ib1 - ток базы первого n-p-n-транзистора 1, Ib4 - второго n-p-n-транзистора 4.where Ir1 is the current through the first resistor 9, Ib1 is the base current of the
Аналогично задается коллекторный ток третьего n-p-n-транзистора 12 для нижнего плеча повторителя.Similarly, the collector current of the third npn transistor 12 is set for the lower arm of the repeater.
Решая систему уравнений (2) и (3), можно найти режимный ток первого n-p-n-транзистора 1:Solving the system of equations (2) and (3), we can find the operating current of the first n-p-n-transistor 1:
Аналогично находится ток коллектора первого p-n-p-транзистора 2. Ток через первый резистор 9 можно найти как:Similarly, there is the collector current of the first pnp transistor 2. The current through the first resistor 9 can be found as:
где Ube1 - напряжение база-эмиттер первого n-p-n-транзистора 1, Ube2 - напряжение база-эмиттер первого p-n-p-транзистора 2, R1 - номинал первого резистора 9.where Ube1 is the base-emitter voltage of the first n-p-n-
Транзисторы 1 и 4, 2 и 5 попарно идентичны, т.к. выполнены на одном кристалле, и их коллекторные токи одинаковы. Тогда, если выбрать номинал резистора R4, используемого в качестве коллекторной нагрузки:
то падения напряжений на R2 и R4 будут одинаковы и, следовательно, напряжения коллектор-эмиттер n-p-n-транзисторов 1 и 4 будут равны. Аналогично задается равенство напряжений коллектор-эмиттер для p-n-p-транзисторов 2 и 5.then the voltage drops on R2 and R4 will be the same and, therefore, the collector-emitter voltages of the n-p-n-
Таким образом, входной и выходной n-p-n-транзисторы и входной и выходной p-n-p-транзисторы имеют одинаковые напряжения коллектор-эмиттер и одинаковые токи коллекторов, следовательно, их напряжения Ube также будут одинаковы, что практически сводит к нулю напряжение смещения повторителя. Это условие не выполняется в схеме прототипа, т.к. напряжения коллектор-база (Ukb) входных транзисторов в ней равны Ube транзисторов, подключенных своими базами к их коллекторам, а Ukb выходных транзисторов равно напряжению питания за вычетом Ube и могут отличаться в 19 раз (при напряжении питания ±15 В). Если учесть, что при Ukb=Ube транзистор (особенно СВЧ-типа) попадает в область квазинасыщения или близок к ней, то его Ube будет заметно отличаться от Ube, идентичного по типу транзистора при Ukb, во много раз большем Ube. Моделирование показывает, что при напряжении питания ±15 В и режимных токах транзисторов 1 мА напряжение смещения прототипа 1,13 мВ, а заявляемого устройства - 0,11 мВ.Thus, the input and output n-p-n-transistors and the input and output p-n-p-transistors have the same collector-emitter voltages and the same collector currents, therefore, their Ube voltages will also be the same, which practically reduces the repeater bias voltage to zero. This condition is not satisfied in the prototype circuit, because the collector-base voltage (Ukb) of the input transistors in it is equal to the Ube of the transistors connected by their bases to their collectors, and the Ukb of the output transistors is equal to the supply voltage minus Ube and can differ by 19 times (with a supply voltage of ± 15 V). If we take into account that at Ukb = Ube the transistor (especially the microwave type) falls into the region of quasi-saturation or is close to it, then its Ube will noticeably differ from Ube, which is identical in type of transistor to Ukb, many times larger than Ube. Modeling shows that with a supply voltage of ± 15 V and operating currents of transistors of 1 mA, the bias voltage of the prototype is 1.13 mV, and the inventive device is 0.11 mV.
При действии на входе устройства быстро изменяющегося напряжения, например импульса положительной полярности, эмиттер транзистора 1 смещается в положительном направлении и транзистор практически обесточивается. При этом ток коллектора транзистора 10 становится равным:When acting on the input of the device of a rapidly changing voltage, for example, a pulse of positive polarity, the emitter of the
Заряд суммарной паразитной емкости Cs в точке соединения баз транзисторов 1 и 4, которая формирует доминирующий полюс устройства при положительной полярности импульса, осуществляется током:The charge of the total stray capacitance Cs at the connection point of the bases of
Нетрудно заметить, что при условии задания через входные транзисторы заявляемого устройства и прототипа одинаковых режимных токов Iq в заявляемом устройстве и прототипе будут одинаковы (речь идет о заряде суммарной паразитной емкости, действующей на коллекторе входного транзистора для схемы прототипа).It is easy to notice that, provided that the inventive device and prototype are set through the input transistors, the identical mode currents Iq in the inventive device and prototype will be the same (we are talking about the total parasitic capacitance charge acting on the input transistor collector for the prototype circuit).
где Cbk1 - емкость база-коллектор транзистора 1, Cbk4 - емкость база-коллектор транзистора 4, Cbk10 - емкость база-коллектор транзистора 10, Cks1 - емкость коллектор-подложка транзистора 10. Аналогичное выражение для прототипа при условии, что аналогичные транзисторы в схемах одинаковы, выглядит так:where Cbk1 is the base-collector capacitance of
Здесь принято, что источник тока, соединенный с коллектором входного транзистора, выполнен на транзисторе, аналогичном транзистору 10. Cbkt - емкость коллектор-база транзистора VT5, базоэмиттерный переход которого включен между коллектором и базой входного транзистора. Cks1 - емкость коллектор-подложка входного транзистора. Как видно из (9) и (10), в составе Csp по сравнению с Cs вместо Cbk4 входит Cbkt и дополнительная емкость Cks1. Если даже учесть, что площадь эмиттера VT5 меньше, чем у транзистора 4, к примеру, в 3 раза Cks1 дает существенно больший вклад в суммарную паразитную емкость, т.к. емкость коллектор-подложка для интегральных транзисторов с изоляцией p-n-переходом почти на порядок больше, чем их емкость коллектор-база. Для большей определенности приведем типичные значения паразитных емкостей и получаемые при этом численные значения Cs и Csp для комплементарной биполярной микросхемы. Cbk1=Cbk4=0,26 пФ, Cbkt=0,138 пФ, Cbk10=0,25 пФ, Cks10=2,3 пФ, Cks1=1,12 пФ. Тогда Cs=3,07 пФ, Csp=4,068 пФ.It is assumed here that the current source connected to the collector of the input transistor is made on a transistor similar to transistor 10. Cbkt is the collector-base capacitance of the VT5 transistor, the base emitter junction of which is connected between the collector and the base of the input transistor. Cks1 - collector-substrate capacitance of the input transistor. As can be seen from (9) and (10), instead of Cbk4, Csp includes Cbkt and an additional capacitance Cks1 in the composition of Csp. Even if we take into account that the emitter area VT5 is less than that of
Аналогично рассмотренному работает нижняя половина схемы. Для заявляемого устройства суммарная паразитная емкость в точке доминирующего полюса для отрицательной полярности входного сигнала Cs-=1,824 пФ. Для прототипа - Csp-=4,511 пФ. Различие в величинах емкостей для верхней и нижней половин схем объясняется тем, что емкости p-n-p-транзисторов больше, чем у n-p-n-транзисторов, что связано с технологическими особенностями изготовления интегральных микросхем с изоляцией p-n-переходами.The lower half of the circuit works similarly to the one considered. For the inventive device, the total parasitic capacitance at the point of the dominant pole for the negative polarity of the input signal is Cs- = 1.824 pF. For the prototype, Csp- = 4.511 pF. The difference in capacitance values for the upper and lower halves of the circuits is explained by the fact that the capacitance of pnp transistors is larger than that of npn transistors, which is associated with technological features of the manufacture of integrated circuits with isolation of pn junctions.
Скорость нарастания выходного напряжения устройства определяется как:The slew rate of the output voltage of a device is defined as:
где С - суммарная паразитная емкость в точке, определяющей доминирующий полюс устройства. Т.к. Vu.вых устройства определяется по наихудшей полярности, то при расчете следует брать Cs - для заявляемого устройства и Csp - для прототипа. Следовательно, скорости нарастания выходного напряжения заявляемого устройства и прототипа будут отличаться как Csp-/Cs, т.е. в 1,47 раза.where C is the total stray capacitance at the point defining the dominant pole of the device. Because Vu.output device is determined by the worst polarity, then in the calculation should take Cs - for the inventive device and Csp - for the prototype. Therefore, the slew rate of the output voltage of the claimed device and prototype will differ as Csp- / Cs, i.e. 1.47 times.
При сравнительном моделировании заявляемого устройства и прототипа получены следующие результаты (при одинаковых режимных токах и параметрах транзисторов).In a comparative simulation of the claimed device and prototype, the following results were obtained (with identical operating currents and transistor parameters).
Напряжение смещения заявляемого устройства по сравнению с прототипом уменьшилось с 1,13 до 0,11 мВ.The bias voltage of the inventive device compared with the prototype decreased from 1.13 to 0.11 mV.
Скорость нарастания выходного напряжения заявляемого устройства по сравнению с прототипом увеличилась в 2,2 раза (с 1270 до 2827 В/мкс).The slew rate of the output voltage of the claimed device compared to the prototype increased 2.2 times (from 1270 to 2827 V / μs).
При расчете применены параметры моделей, созданных для быстродействующих микросхем, выполняемых по комплементарной биполярной технологии с изоляцией p-n-переходом.In the calculation, the parameters of the models created for high-speed microcircuits using the complementary bipolar technology with isolation by the p-n junction are used.
Список литературыBibliography
1. U.S. Patent №4639685, 330/263; 330/267, Jan. 27, 1987.1. U.S. Patent No. 4639685, 330/263; 330/267, Jan. 27, 1987.
2. U.S. Patent №5218321, 330/263; 330/267, Jun. 8, 1993 (прототип).2. U.S. Patent No. 5218321, 330/263; 330/267, Jun. 8, 1993 (prototype).
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005113531/09A RU2289199C1 (en) | 2005-05-04 | 2005-05-04 | Integral voltage repeater |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005113531/09A RU2289199C1 (en) | 2005-05-04 | 2005-05-04 | Integral voltage repeater |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2289199C1 true RU2289199C1 (en) | 2006-12-10 |
Family
ID=37665714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2005113531/09A RU2289199C1 (en) | 2005-05-04 | 2005-05-04 | Integral voltage repeater |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2289199C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014168518A3 (en) * | 2013-04-08 | 2015-05-14 | Владимир Петрович ФЕДОСОВ | Single-ended amplifier with digital input, and digital-to-analog converter and voltage follower of said amplifier |
| EA028383B1 (en) * | 2013-04-08 | 2017-11-30 | Владимир Петрович ФЕДОСОВ | Digital-analog converter of a single-step amplifier with a digital input |
-
2005
- 2005-05-04 RU RU2005113531/09A patent/RU2289199C1/en active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014168518A3 (en) * | 2013-04-08 | 2015-05-14 | Владимир Петрович ФЕДОСОВ | Single-ended amplifier with digital input, and digital-to-analog converter and voltage follower of said amplifier |
| EA025282B1 (en) * | 2013-04-08 | 2016-12-30 | Владимир Петрович ФЕДОСОВ | Single-ended amplifier with digital input and voltage follower thereof |
| EA028383B1 (en) * | 2013-04-08 | 2017-11-30 | Владимир Петрович ФЕДОСОВ | Digital-analog converter of a single-step amplifier with a digital input |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112506264B (en) | Current mirror arrangement with double-base current circulator | |
| RU2289199C1 (en) | Integral voltage repeater | |
| US11677370B2 (en) | Lower-skew receiver circuit with RF immunity for controller area network (CAN) | |
| RU2421887C1 (en) | Differential amplifier with paraphase output | |
| RU2413355C1 (en) | Differential amplifier with paraphase output | |
| RU2416146C1 (en) | Differential amplifier with increased amplification factor | |
| CN101989837A (en) | GaAs HBT high-gain broadband linear transconductance unit circuit | |
| RU2390910C1 (en) | Quick-acting buffer amplifier | |
| JP2728013B2 (en) | BiCMOS logic gate circuit | |
| CN100583636C (en) | Fan out buffer and method therefor | |
| US10454591B2 (en) | Track and hold amplifiers | |
| US10192630B1 (en) | Track-and-hold circuit with acquisition glitch suppression | |
| EP0463682B1 (en) | Latch circuit | |
| US20130181771A1 (en) | Light receiving circuit and photo-coupling type insulated circuit | |
| Wang et al. | A transceiver front end for electronic control units in FlexRay-based automotive communication systems | |
| RU2422981C1 (en) | Differential ac amplifier | |
| RU2419187C1 (en) | Cascode differential amplifier with increased zero level stability | |
| EP3447913A1 (en) | Bootstrapped application arrangement and application to the unity gain follower | |
| RU2370879C1 (en) | Complementary push-pull cascode differential amplifier | |
| RU2432666C1 (en) | Differential operational amplifier with low supply voltage | |
| US4914321A (en) | BIMOS level convertor | |
| CN216252673U (en) | Amplifier with improved slew rate | |
| US11188112B2 (en) | Current mirror arrangements with adjustable offset buffers | |
| RU2449466C1 (en) | Precision operational amplifier | |
| CN113009958B (en) | Current mirror arrangement with reduced sensitivity to buffer offset |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PC43 | Official registration of the transfer of the exclusive right without contract for inventions |
Effective date: 20150430 |