RU2283537C2 - Способ и устройство для второго этапа поиска в системе ш-мдкр - Google Patents

Способ и устройство для второго этапа поиска в системе ш-мдкр Download PDF

Info

Publication number
RU2283537C2
RU2283537C2 RU2004111661/09A RU2004111661A RU2283537C2 RU 2283537 C2 RU2283537 C2 RU 2283537C2 RU 2004111661/09 A RU2004111661/09 A RU 2004111661/09A RU 2004111661 A RU2004111661 A RU 2004111661A RU 2283537 C2 RU2283537 C2 RU 2283537C2
Authority
RU
Russia
Prior art keywords
sub
sequence
code
correlation
receiving
Prior art date
Application number
RU2004111661/09A
Other languages
English (en)
Other versions
RU2004111661A (ru
Inventor
Субраманиа П. РАО (US)
Субраманиа П. РАО
Сиварама ВЕНКАТЕСАН (US)
Сиварама ВЕНКАТЕСАН
Гванг-Хиун ГО (US)
Гванг-Хиун ГО
Авниш АГРАВАЛ (US)
Авниш АГРАВАЛ
Дайсуке ТЕРАСАВА (US)
Дайсуке ТЕРАСАВА
Original Assignee
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед
Publication of RU2004111661A publication Critical patent/RU2004111661A/ru
Application granted granted Critical
Publication of RU2283537C2 publication Critical patent/RU2283537C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/7077—Multi-step acquisition, e.g. multi-dwell, coarse-fine or validation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/70735—Code identification
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7083—Cell search, e.g. using a three-step approach
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
    • H04B1/70752—Partial correlation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70701—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation featuring pilot assisted reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относится к улучшенному способу и устройству поиска в системе широкополосного множественного доступа с кодовым разделением каналов (W-CDMA). Достигаемый технический результат - обеспечение эффективного поиска в асинхронных системах, способствующего уменьшению затрат, более высокой скорости обнаружения, более высокой пропускной способности канала передачи данных, улучшению производительности системы в целом. В одном аспекте коррелируют принятый сигнал с множеством кодов на множестве временных интервалов для получения энергии кода/временного интервала, соответствующей каждой паре код/временной интервал. Уникальные подмножества энергий кода/временного интервала суммируют для получения энергий последовательности кодов, максимальное значение которой указывает обнаруженную последовательность кодов и границу временного интервала. В другом аспекте корреляцию выполняют посредством под-коррелирования принятого сигнала с общей последовательностью и выполнения быстрого преобразования Адамара (БПА) на результатах. В еще одном аспекте одиночный под-коррелятор может быть использован для поиска границ кода/временного интервала. 5 н. и 6 з.п. ф-лы, 1 табл.,6 ил.

Description

Область техники, к которой относится изобретение
Настоящее изобретение в целом относится к системе связи и более конкретно к новым и улучшенным способу и устройству для второго этапа поиска в системе широкополосного множественного доступа с кодовым разделением каналов (Ш-МДКР, W-CDMA).
Уровень техники
Системы беспроводной связи широко развернуты для обеспечения различных видов обмена информацией такой, как речь, данные и так далее. Такие системы могут быть основаны на множественном доступе с кодовым разделением каналов (МДКР, CDMA), множественном доступе с временным разделением каналов (МДВР, TDMA) или некоторых других способах модуляции. Система МДКР обеспечивает некоторые преимущества над другими типами систем, включающими в себя повышенную производительность (пропускную способность) системы.
Система МДКР может быть разработана, поддерживающей один или несколько стандартов МДКР таких, как (1) "TIA/EIA-95-B Mobile Station-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Cellular System" (Стандарт совместимости подвижной станции - базовой станции TIA/EIA-95-B для двухрежимной широкополосной системы сотовой связи с расширенным спектром (стандарт IS-95), (2) стандарт, предложенный консорциумом, называемым "Проект (ППЗП, 3GPP) партнерства 3-его Поколения" и воплощенный в наборе документов, который включает в себя документы с номерами 3G TS 25.211, 3G TS 25.212, 3G TS 25.213 и 3G TS 25.214 (стандарт Ш-МДКР), (3) стандарт, предложенный консорциумом, называемым "3rd Generation Partnership Project 2" (3GPP2) (Проект 2 партнерства 3-го поколения" (П2П3П, 3GPP2) и воплощенный в наборе документов, который включает в себя "C.S0002-A Physical Layer Standard for cdma2000 Spread Spectrum Systems" ("Стандарт C.S0002-A физического уровня для систем cdma2000 с расширенным спектром", "C.S0005-A Upper Layer (Layer 3) Signaling Standard for cdma2000 Spread Spectrum Systems," ("Стандарт сигнализации верхнего уровня (Уровень 3) C.S0005-A для систем cdma2000 с расширенным спектром") и "C.S0024 cdma2000 High Rate Packet Data Air Interface Specification" ("Описание радиоинтерфейса высокоскоростной передачи пакетных данных cdma2000 C.S0024" (стандарт cdma2000), и (4) некоторые другие стандарты.
Псевдошумовые (ПШ, PN) последовательности в системах МДКР обычно используют для расширения передаваемых данных, включая в них передаваемые пилот-сигналы. Время, необходимое для передачи отдельного значения ПШ-последовательности, известно как элемент сигнала или кода (чип), и скорость, на которой элементы кода различаются, известна как скорость передачи элементов кода. Приемники МДКР обычно используют многоотводные или рейк (RAKE) приемники. Многоотводный приемник обычно составлен из одного или нескольких блоков искателей для обнаружения прямых и многолучевых пилот-сигналов от одной или нескольких базовых станций и из двух или более многолучевых демодуляторов (отводов) для приема и объединения информационных сигналов от таких базовых станций.
Построению систем МДКР с прямой последовательностью является свойственным требование, что приемник должен синхронизировать (согласовывать) свои ПШ-последовательности с последовательностями для базовой станции. Некоторые системы такие, которые определены стандартом Ш-МДКР, различают базовые станции, используя для каждой уникальный ПШ-код, известный как первичный код скремблирования. Стандарт Ш-МДКР определяет две «золотые» последовательности кодов для кодирования по нисходящей линии связи, одну для синфазной (С, I) составляющей и другую для квадратурной (К, Q). ПШ-последовательности I и Q совместно транслируют через сотовую ячейку без модуляции данных. Такая трансляция называется общим каналом пилот-сигнала (ОКПС, CPICH). Сгенерированные ПШ-последовательности усекают до длины 38.400 элементов кода. Интервал времени в 38.400 элементов кода называется кадром передачи по радиосвязи или кадром передачи. Каждый кадр передачи разделен на 15 равных частей (секций), называемых временными интервалами. Базовые станции Ш-МДКР функционируют асинхронно относительно друг друга, так что знание о синхронизации кадра для одной базовой станции не переводят в знание о синхронизации кадра для какой-либо другой базовой станции.
Поиск базовых станций Ш-МДКР возможно осуществлять «смещение за смещением» (38.400 таковых) для каждого из 512 первичных кодов. Однако это не является осуществимым из-за чрезмерного времени, которого такой поиск потребовал бы. Вместо этого стандарт Ш-МДКР требует от базовых станций передавать два дополнительных канала синхронизации, первичный и вторичный каналы синхронизации для содействия абонентскому блоку в эффективном поиске. В результате поиск в Ш-МДКР может быть выполнен в три этапа, которые в подробностях будут описаны более полно ниже.
Для начального обнаружения трехэтапный поиск в Ш-МДКР обеспечивает значительное повышение производительности с точки зрения уменьшенного времени поиска по сравнению с неосуществимой альтернативой для поиска в полном ПШ-пространстве для каждого кода скремблирования. Время поиска является важной метрикой в определении качества системы МДКР. Уменьшенное время поиска подразумевает, что поиски могут быть осуществлены более часто. Раз так, абонентский блок может определять местоположение и осуществлять доступ к наилучшей доступной сотовой ячейке более часто, приводя к лучшей передаче и приему сигнала, обычно на пониженных уровнях мощности передачи как базовой станцией, так и абонентским блоком. Это, в свою очередь, повышает производительность системы МДКР (либо поддержку увеличенного количества пользователей, либо более высоких скоростей передачи, либо обеих). Кроме того, уменьшенное время поиска является также преимуществом, когда абонентский блок находится в режиме ожидания, в экономичном (с малой мощностью) состоянии, когда абонентский блок активно не передает или не принимает речевые сигналы или данные, но периодически осуществляет мониторинг (контрольное прослушивание) системы. Уменьшенное время поиска позволяет абонентскому блоку проводить большее количество времени в экономичном состоянии, таким образом сокращая потребление мощности и увеличивая время нахождения в ожидании (вызова).
Разработанные с целью уменьшения времени поиска блоки искателей для Ш-МДКР увеличат преимущества, только что описанные. В дополнение, однако, эффективность реализации также является важной для уменьшения объединенной зоны шлейфа и потребления энергии. Второй этап для способа трехэтапного поиска, описанного выше, является сложной процедурой. Поэтому существует потребность в технике, предназначенной для эффективных искателей, которые могут выполнять второй этап поиска в системах Ш-МДКР и в подобных процедурах.
Сущность изобретения
Варианты осуществления, раскрытые в настоящем документе, направлены на удовлетворение потребности в эффективном поиске для асинхронных систем таких, как Ш-МДКР. В одном аспекте множество кодов таких, как вторичные коды синхронизации (ВКС), коррелируют с принятым сигналом на множестве смещений для получения энергии кода/временного интервала, соответствующей каждой паре границ кода/временного интервала. Уникальные подмножества энергий кода/временного интервала суммируют для получения энергии последовательности кодов, максимальное значение которой указывает обнаруженную последовательность кодов и границу временного интервала. В другом аспекте корреляцию выполняют посредством под-коррелирования принятого сигнала с общей последовательностью и выполнения быстрого преобразования Адамара (БПА) на результатах. В еще одном аспекте одиночный под-коррелятор может быть использован для поиска множества пиков одновременно. Представлены также различные другие аспекты изобретения. Такие аспекты обладают преимуществом в эффективности для зоны шлейфа и времени поиска, которое приводит к уменьшенным затратам, увеличенному времени нахождения в ожидании, более высокой скорости обнаружения, более высокому качеству передачи сигнала, более высокой пропускной способности (канала передачи данных), уменьшенной мощности и улучшенной производительности системы в целом.
Изобретение предусматривает способы и системные элементы, которые реализуют различные аспекты, варианты осуществления и признаки изобретения, как описано с дополнительными подробностями ниже.
Краткое описание чертежей
Признаки, сущность и преимущества настоящего изобретения будут более очевидными из изложенного ниже подробного описания, рассматриваемого с прилагаемыми чертежами, на которых символы позиций используют для соответственной идентификации по всему описанию, и на которых:
фиг. 1 - общая блок-схема системы беспроводной связи, выполненной с возможностью поддержки множества пользователей;
фиг. 2 - изображение второго этапа способа поиска в системе Ш-МДКР;
фиг. 3 - изображение подробного варианта осуществления первого под-этапа для второго этапа способа поиска, используемого в системе Ш-МДКР;
фиг. 4 - изображение абонентского блока, сконфигурированного в соответствии с вариантом осуществления настоящего изобретения;
фиг. 5 - изображение варианта осуществления второго этапа для блока искателя, используемого в системе Ш-МДКР;
фиг. 6 - изображение подробного варианта осуществления под-коррелятора, выполненного с возможностью применения на втором этапе в блоке искателя, используемом в системе Ш-МДКР.
Подробное описание изобретения
На фиг. 1 показана схема системы 100 беспроводной связи, которая поддерживает множество пользователей и которая может осуществлять различные аспекты изобретения. Система 100 может быть разработана для поддержки одного или нескольких стандартов МДКР и/или построений (например, стандарт Ш-МДКР, стандарт IS-95, стандарт cdma2000, описание HDR). Для упрощения система 100 показана включающей в себя три базовые станции 104, осуществляющие связь с двумя абонентскими блоками 106. Базовую станцию и ее зону обслуживания вместе обычно называют «сотовой ячейкой». В системах IS-95 сотовая ячейка может включать в себя один или несколько секторов. В описании Ш-МДКР каждый сектор базовой станции и зону обслуживания сектора называют сотовой ячейкой. Как принято в настоящем документе, термин базовая станция может быть использован взаимозаменяемо с термином точка доступа. Термин абонентский блок может быть использован взаимозаменяемо с терминами пользовательское оборудование (ПО, UE), подвижная станция, абонентская станция, терминал доступа, удаленный терминал или с другими соответствующими терминами, известными в данной области техники. Термин подвижная станция заключает в себе установленные применения беспроводной связи.
В зависимости от реализованной системы МДКР каждый абонентский блок 106 может осуществлять связь (взаимодействовать) с одной (или возможно несколькими) базовыми станциями 104 по прямой линии связи в любой данный момент времени и может взаимодействовать с одной или несколькими базовыми станциями по обратной линии связи в зависимости от того, находится или нет абонентский блок в «мягкой» передаче обслуживания. Прямая линия связи (то есть нисходящая линия связи) относится к передаче от базовой станции к абонентскому блоку, а обратная линия связи (то есть восходящая линия связи) относится к передаче от абонентского блока к базовой станции.
Для ясности в примерах, используемых при описании настоящего изобретения, базовые станции предполагаются в качестве отправителей сигналов, а абонентские блоки - в качестве приемников и обнаружителей таких сигналов, то есть сигналов по прямой линии связи. Специалисты в данной области техники поймут, что абонентские блоки, а также базовые станции могут быть оборудованы для передачи данных, как описано в настоящем документе, и аспекты настоящего изобретения также применяют в таких ситуациях. Слово «примерный» в настоящем документе используют исключительно в значении «служащий в качестве примера, экземпляра или иллюстрации». Любой вариант осуществления, описанный в настоящем документе в качестве «примерного», не должен быть обязательно рассмотрен в качестве предпочтительного или преимущественного по сравнению с другими вариантами осуществления.
Следует напомнить, что поиск в Ш-МДКР может быть выполнен с использованием трехэтапной процедуры. На первом этапе абонентский блок осуществляет поиск первичного кода синхронизации (ПКС, PSC), компонента (составляющей) первичного канала синхронизации. ПКС является фиксированной последовательностью из 256 элементов кода, которую передают в течение первых 256 элементов кода для каждого временного интервала из 2.560 элементов кода. ПКС является одинаковой для каждой сотовой ячейки в системе. ПКС является полезной для обнаружения присутствия базовой станции, и как только она обнаружена (вошла в синхронизм), синхронизация временного интервала является также обнаруженной.
На втором этапе абонентский блок осуществляет поиск вторичных кодов синхронизации (ВКС, SSC), которые образуют вторичный канал синхронизации. Существует 16 ВКС из 256 элементов кода. Каждая базовая станция передает один ВКС вместе с ПКС в первых 256 элементах кода каждого временного интервала (каждый из 16 ВКС и ПКС являются ортогональными). Существуют 64 уникальных последовательности из 15 ВКС, каждую последовательность ассоциируют с одной из 64 групп кодов скремблирования. Каждая базовая станция передает одну последовательность ВКС (15 ВКС на кадр), соответствующую группе кода, содержащей код скремблирования для этой базовой станции.
Множество из 64 последовательностей ВКС выбирают, чтобы не было «запятых», то есть никакая последовательность не является равной циклическому сдвигу любой другой из последовательностей или любому нетривиальному циклическому сдвигу самое себя. Благодаря такому свойству, как только абонентский блок определяет последовательность ВКС, переданную в любых 15 последовательных временных интервалах, он может определить и синхронизацию кадра, и то, какая из 64 последовательностей ВКС была передана, таким образом идентифицируя группу кода скремблирования, к которой принадлежит базовая станция. Поскольку существуют восемь кодов в каждой группе кода скремблирования, то количество кандидатов было сокращено до восьми.
На третьем этапе должен быть осуществлен поиск восьми групп кода скремблирования, идентифицированных на втором этапе для определения, который из них является правильным кодом. Это может быть выполнено посредством корреляции «элемент кода - за - элементом кода», накапливая энергии по некоторому количеству элементов кода до тех пор, пока не может быть принято решение.
Следует напомнить, что второй этап поиска начинают с границ временного интервала, соответствующих пикам, определенным на первом этапе. Требуемым результатом второго этапа является определение синхронизации кадра, то есть того, какой временной интервал соответствует первому временному интервалу в кадре, и идентификации того, какую последовательность ВКС передают. Идентификация последовательности ВКС будет уменьшать набор кандидатов из 512 возможных первичных кодов скремблирования до максимального значения восемь для последующего поиска на третьем этапе. Обратите внимание, что тогда как описание в настоящем документе делает обширную ссылку на стандарт Ш-МДКР, принципы настоящего изобретения применяют в равной степени ко всем возможным системам, развернутым с подобными свойствами.
На фиг. 2 показан вариант осуществления двухэтапной процедуры для выполнения второго этапа поиска в системе Ш-МДКР. Чтобы избежать путаницы в описания этапов в изложенной выше трехэтапной процедуре поиска в системе Ш-МДКР с этапами двухэтапной процедуры, изображенной на фиг. 2, последняя будет называться в настоящем документе под-этапами.
На первом под-этапе 210, входящие выборки I (С) и Q (К) коррелируют с 16 ВКС, CSSC,1,..., CSSC,16, по 15 временных интервалов в каждом для получения 240 энергий, причем каждая энергия соответствует гипотезе о ВКС/временном интервале. 240 результирующих энергий ВКС/временного интервала могут быть представлены матрицей 15 на 16, с 15 столбцами, соответствующими гипотезам о номере временного интервала, и 16 строками, соответствующими гипотезам о ВКС.
На втором под-этапе 220 вычисляют значение энергии для каждой из 64 последовательностей ВКС для каждой из 15 возможных гипотез о временном интервале. Следовательно, вычисляют 960 значений энергий последовательностей ВКС. Последовательность ВКС с самой высокой энергией указывает, что ее ассоциированная последовательность ВКС и гипотеза о временном интервале наиболее вероятно идентифицируют группу кода скремблирования и синхронизацию кадра.
В таблице 1 определены 64 последовательности ВКС, по одной для каждой группы кода скремблирования, помеченные от Группы 0 до Группы 63. Номера временных интервалов помечены от № 0 до № 14. Для заданной пары «Группа/Номер временного интервала» будет передан один из 16 ВКС. Например, последовательность ВКС, используемая для идентификации нулевой группы кода скремблирования, передает CSSC,1 во временном интервале 0 и временном интервале 1, CSSC,2 во временном интервале 2, CSSC,8 во временном интервале 3, и т.д. Таким образом, для завершения под-этапа 220 выбирают гипотезу о временном интервале, который должен быть временным интервалом № 0, и, используя такое предположение, вычисляют 64 энергии последовательностей. Затем выбирают другую гипотезу о временном интервале, который должен быть временным интервалом № 0, и вычисляют дополнительные 64 энергии согласно новому предположению. Обработку повторяют, пока не рассчитают 64 энергии при 15 гипотезах о временных интервалах. В течение хода обработки по вычислению энергии может быть применена обработка по выявлению максимальный энергии, так что сохраняют только наивысшее значение энергии и ассоциированную с ней группу и номера временных интервалов по мере того, как проверяют каждую гипотезу о последовательности ВКС/временном интервале.
Группа
кода
скрембли-
рования		 Номер временного интервала
№ 0 № 1 № 2 № 3 № 4 № 5 № 6 № 7 № 8 № 9 № 10 № 11 № 12 № 13 № 14
Группа 0 1 1 2 8 9 10 15 8 10 6 2 7 15 7 16
Группа 1 1 1 5 16 7 3 14 16 3 10 5 12 14 12 10
Группа 2 1 2 1 15 5 5 12 6 6 1 2 16 11 15 12
Группа 3 1 2 3 1 8 6 5 2 5 8 4 4 6 3 7
Группа 4 1 2 16 6 6 11 15 5 12 1 15 12 16 1 2
Группа 5 1 3 4 7 4 1 5 5 3 6 2 8 7 6 8
Группа 6 1 4 11 3 4 10 9 2 11 2 10 12 12 9 3
Группа 7 1 5 6 6 14 9 10 2 13 9 2 5 14 1 13
Группа 8 1 6 10 10 4 11 7 13 16 11 13 6 4 1 16
Группа 9 1 6 13 2 14 2 6 5 5 13 10 9 1 14 10
Группа 10 1 7 8 5 7 2 4 3 8 3 2 6 6 4 5
Группа 11 1 7 10 9 16 7 9 15 1 8 16 8 15 2 2
Группа 12 1 8 12 9 9 4 13 16 5 1 13 5 12 4 8
Группа 13 1 8 14 10 14 1 15 15 8 5 11 4 10 5 4
Группа 14 1 9 2 15 15 16 10 7 8 1 10 8 2 16 9
Группа 15 1 9 15 6 16 2 13 14 10 11 7 4 5 12 3
Группа 16 1 10 9 11 15 7 5 4 10 5 2 12 13 3 14
Группа 17 1 11 14 4 13 2 9 10 12 16 8 5 3 15 6
Группа 18 1 12 12 13 14 7 2 8 14 2 1 13 11 8 11
Группа 19 1 12 15 5 4 14 3 16 7 8 6 2 10 11 13
Группа 20 1 15 4 3 7 6 10 13 12 5 14 16 8 2 11
Группа 21 1 16 3 12 11 9 13 5 8 2 14 7 4 10 15
Группа 22 2 2 5 10 16 11 3 10 11 8 5 13 3 13 8
Группа 23 2 2 12 3 15 5 8 3 5 14 12 9 8 9 14
Группа 24 2 3 6 16 12 16 3 13 13 6 7 9 2 12 7
Группа 25 2 3 8 2 9 15 14 3 14 9 5 5 15 8 12
Группа 26 2 4 7 9 5 4 9 11 2 14 5 14 11 16 16
Группа 27 2 4 13 12 12 7 15 10 5 2 15 5 13 7 4
Группа 28 2 5 9 9 3 12 8 14 15 12 14 5 3 2 15
Группа 29 2 5 11 7 2 11 9 4 16 7 16 9 14 14 4
Группа 30 2 6 2 13 3 3 12 9 7 16 6 9 16 13 12
Группа 31 2 6 9 7 7 16 13 3 12 2 13 12 9 16 6
Группа 32 2 7 12 15 2 12 4 10 13 15 13 4 5 5 10
Группа 33 2 7 14 16 5 9 2 9 16 11 11 5 7 4 14
Группа 34 2 8 5 12 5 2 14 14 8 15 3 9 12 15 9
Группа 35 2 9 13 14 2 13 8 11 6 4 6 8 15 15 11
Группа 36 2 10 3 2 13 16 8 10 8 13 11 11 16 3 5
Группа 37 2 11 15 3 11 6 14 10 15 10 6 7 7 14 3
Группа 38 2 16 4 5 16 14 7 11 4 11 14 9 9 7 5
Группа 39 3 3 4 6 11 12 13 6 12 14 4 5 13 5 14
Группа 40 3 3 6 5 16 9 15 5 9 10 6 4 15 4 10
Группа 41 3 4 5 14 4 6 12 13 5 13 6 11 11 12 14
Группа 42 3 4 9 16 10 4 16 15 3 5 10 5 15 6 6
Группа 43 3 4 16 10 5 10 4 9 9 16 15 6 3 5 15
Группа 44 3 5 12 11 14 5 11 13 3 6 14 6 13 4 4
Группа 45 3 6 4 10 6 5 9 15 4 15 5 16 16 9 10
Группа 46 3 7 8 8 16 11 12 4 15 11 4 7 16 3 15
Группа 47 3 7 16 11 4 5 3 15 1 12 12 4 7 8 16
Группа 48 3 8 7 15 4 8 15 12 3 16 4 16 12 11 11
Группа 49 3 8 15 4 16 4 8 7 7 15 12 11 3 16 12
Группа 50 3 10 10 15 16 5 4 6 16 4 3 15 9 6 9
Группа 51 3 13 11 5 4 12 4 11 6 6 5 3 14 13 12
Группа 52 3 14 7 9 14 10 13 8 7 8 10 4 4 13 9
Группа 53 5 5 8 14 16 13 6 14 13 7 8 15 6 15 7
Группа 54 5 6 11 7 10 8 5 8 7 12 12 10 6 9 11
Группа 55 5 6 13 8 13 5 7 7 6 16 14 15 8 16 15
Группа 56 5 7 9 10 7 11 6 12 9 12 11 8 8 6 10
Группа 57 5 9 6 8 10 9 8 12 5 11 10 11 12 7 7
Группа 58 5 10 10 12 8 11 9 7 8 9 5 12 6 7 6
Группа 59 5 10 12 6 5 12 8 9 7 6 7 8 11 11 9
Группа 60 5 13 15 15 14 8 6 7 16 8 7 13 14 5 16
Группа 61 9 10 13 10 11 15 15 9 16 12 14 13 16 14 11
Группа 62 9 11 12 15 12 9 13 13 11 14 10 16 15 14 16
Группа 63 9 12 10 15 13 14 9 14 15 11 11 13 12 16 10
В стандарте Ш-МДКР определены 16 ВКС СSSC,1,..., СSSC,16, имеющие 256 элементов кода. Они представлены комплексными значениями с идентичными действительными и мнимыми составляющими. Их создают посредством учитывающего (знающего) позиции произведения последовательности Адамара из 256 элементов кода и последовательности z из 256 элементов кода, определяемой уравнением 2 ниже. Последовательность z определяют в виде последовательности b из 16 элементов кода, определяемой уравнением 1.
b = <1, 1, 1, 1, 1, 1,-1, -1, 1,-1, 1,-1, 1,-1,-1, 1> (1)
z = <b,b,b,-b,b,b,-b,-b,b,-b,b,-b,-b,-b,,-b,-b> (2)
Последовательности Адамара получают из строк матрицы Н8 , создаваемой рекурсивно с использованием уравнений 3 и 4. Обратите внимание, что переменная k, используемая в уравнении 4, необходима для рекурсивного построения Н8 и ее не следует путать с индексом k, используемым для идентификации k ой ВКС, то есть C SSC,k, в которой областью значений k является диапазон от 1 до 16.
Н 0 = [1] (3)
Figure 00000002
(4)
Пусть h n обозначает последовательность Адамара, определяемую как n ая строка Н 8 , в которой область значений n находится в диапазоне от 0 до 255, и верхней строкой является h 0. Пусть h n (i) и z(i) обозначают i ый символ последовательностей h n и z, соответственно. Тогда 16 последовательностей ВКС генерируют, как определено в уравнениях 5 и 6 ниже.
Figure 00000003
(5)
m = 16(k-1) (6)
Как описано более подробно в нижеследующих вариантах осуществления, структура ВКС может быть использована для упрощения вычисления, входящего в корреляцию 256 входных выборок I и Q с каждой из 16 последовательностей ВКС. Действительные и мнимые составляющие nого элемента кода, в которых 0 < n < 255, в kой ВКС, где 1< k <16, могут быть записаны, как показано в уравнении 7 (следует напомнить, что ВКС являются равными в действительном и мнимом пространстве). B является последовательностью из 16 элементов кода, определяемой в уравнении 8, b является последовательностью из 16 элементов кода, определяемой в уравнении 1, и h k-1 является последовательностью Адамара с длиной 16, которая определена как (k-1)ая строка H 4, производимая в соответствии с уравнениями 3 и 4.
C SSC,k (n) = B(n div 16) x b(n mod 16) x h k-1 (n div 16) (7)
B =z/b= <1,1,1-1,1,1,-1,-1,1,-1,1,-1,-1,-1,-1,-1> (8)
Может быть доказано, что корреляцию входящих потоков данных I и Q, X0..., X255, с kой ВКС, C SSC,k задает уравнение 9.
Корреляция((X 0, K, X255), C SSC,k) =
Figure 00000004
(9)
Уравнение 9 может быть вычислено посредством вычисления под-корреляционных последовательностей длиной-16, задаваемых в уравнении 10, и выполнения быстрого преобразования Адамара (БПА) длиной-16 для результирующей под-корреляционной последовательности.
Под-корреляция(q) = B(q)
Figure 00000005
q = 0,1,K 15 (10)
Результаты БПА будут корреляциями входящих потоков данных I и Q с 16 последовательностями ВКС. Результирующие 16 значений I и Q могут быть возведены в квадрат и суммированы для получения значения энергии для каждой из 16 последовательностей ВКС. Такая обработка может быть повторена для каждого из 15 временных интервалов для получения матрицы энергий, имеющей размерность 15 на 16, причем каждая энергия соответствует одной гипотезе о ВКС/временном интервале.
На фиг. 3 изображен вариант осуществления процедуры для реализации под-этапа 210, описанного выше. На этапе 310 в соответствии с уравнением 10 вычисляют под-корреляционную последовательность длиной-16. На этапе 310 показана обобщенная под-корреляция для последовательностей длиной-L и обычных последовательностей B и b, для которых уравнение 10 является примером. Быстрое преобразование Адамара выполняют на результирующей под-корреляционной последовательности на этапе 320. Результирующие 16 пар I и Q этапа 320 возводят в квадрат и суммируют на этапе 330 для получения 16 значений энергии. Обработка может быть повторена для 15 различных смещений для получения 240 значений энергии, описанных выше. Этап 330 может также повлечь за собой сохранение каждого результата в запоминающем устройстве.
Следует отметить, что во всех вариантах осуществления, описанных в настоящем документе, вычисление энергии для каждых номеров ВКС и временного интервала может быть накапливаемым по множественным кадрам.
Накопление по множественным кадрам производит более точное значение энергии с естественным компромиссом для увеличенного времени поиска. Поэтому, если желательно накопление по некоторому количеству кадров, то этап 330 может повлечь за собой считывание значения из запоминающего устройства, выполнение возведения в квадрат и накопления суммы по соответствующим выходным данным ВКС/временного интервала, суммирование двух энергий и сохранение результата обратно в запоминающем устройстве.
На фиг. 4 показан вариант осуществления абонентского блока 106, выполненного с возможностью выполнения обоих под-этапов 210 и 220, описанных выше. Показано только подмножество компонентов абонентского блока. Сигналы принимают антенной 410 и доставляют в блок 420 понижающего преобразователя РЧ для усиления, преобразования с понижением частоты и дискретизации. Различные способы для преобразования с понижением частоты сигналов МДКР к полосе частот исходных сигналов (узкополосным) известны в данной области техники. От блока 420 понижающего преобразователя РЧ выборки I и Q доставляют в блок 430 искателя. Блок 430 искателя находится в связи с процессором 440 цифровых сигналов (ПЦС, DSP). Альтернативы применения ПЦС включают в себя использование другого типа процессора общего назначения или специализированные технические средства, разработанные для выполнения различных задач, относящихся к поиску, которые могут быть применимыми в ПЦС. В зависимости от возможностей блока 430 искателя ПЦС 440 будет выполнять различные задачи, описанные выше на под-этапах 210 или 220, и координировать исполнение остающихся задач в блоке 430 искателя. Тогда как на фиг. 4 показан только один блок 430 искателя, любое количество блоков искателей может быть реализовано параллельно в соответствии с принципами настоящего изобретения. Блок 430 искателя может доставлять в ПЦС 440 значения энергии, соответствующие последовательностям ВКС и смещениям. Или может быть доставлена одиночная пара номеров ВКС/временного интервала, указывающая ВКС и номер временного интервала для последовательности ВКС с максимальной вычисленной энергией. Альтернативно, в любой точке в ходе обработки в блоке 430 искателя могут быть вычислены промежуточные значения для доставки в ПЦС 440 для последующей обработки. ПЦС 440 может также возвращать обработанные промежуточные значения блоку 430 искателя для последующей обработки. Различные альтернативные структуры ПЦС/специализированных технических средств будут ясны специалистам в данной области техники и подпадают под рамки объема настоящего изобретения.
На фиг. 5 изображен вариант осуществления блока 430 искателя, пригодный для выполнения обоих под-этапов 210 и 220, описанных выше. Выборки I и Q входят в блок 510 коррелятора, где их коррелируют с каждой из 16 последовательностей ВКС на каждом из 15 смещений. Результаты сохраняют в запоминающем устройстве 540. Как описано выше, результаты энергий для многочисленных кадров могут быть накоплены и сохранены в запоминающем устройстве 540. Блок 550 суммирования считывает значения энергий ВКС/временного интервала из запоминающего устройства 540 в соответствии с каждой определенной последовательностью ВКС, заданной в таблице 1 выше, для каждой гипотезы о временном интервале. Энергии ВКС/временного интервала суммируют для получения энергии последовательности ВКС. Энергии последовательности ВКС доставляют в блок 560 выявления максимальной энергии для выявления максимальной энергии, которая соответствует наиболее вероятным группе кода скремблирования и синхронизации кадра.
Альтернативный вариант осуществления, непоказанный, содержал бы энергии ВКС/временного интервала, поставляемые в запоминающее устройство 540 через прямой доступ к памяти (ПДП, DMA), средство, хорошо известное в данной области техники. Блок 550 суммирования и блок 560 выявления максимальной энергии могут быть объединены в одной схеме, или функции обоих могут быть выполнены в ПЦС 440.
Согласно фиг. 5, блок 510 коррелятора содержит под-коррелятор 520, блок 530 БПА и вычислитель 535 энергии. Это - один вариант осуществления блока 510 коррелятора. Под-коррелятор 520 производит под-корреляционные последовательности длиной-16 для доставки в блок 530 БПА. Такая последовательность может быть произведена в соответствии с уравнением 10, описанным выше, или с этапом 310, описанным выше по отношению к фиг. 3. Под-корреляционная последовательность может быть произведена для каждой из 15 гипотез о временном интервале. Доставка в блок 530 БПА может быть прямой через ПЦС 440 или через ПДП на промежуточное запоминающее устройство (не показано), как описано выше.
В дополнительном варианте осуществления, непоказанном, может быть помещен последовательный сумматор между под-коррелятором 520 и блоком 530 БПА. Таким образом, многочисленные кадры могут быть когерентно накоплены, приводя к меньшему количеству доступов к блоку 530 БПА и к повышению производительности для когерентного накопления. Чтобы использовать такой вариант, ошибка по частоте должна быть достаточно низкой, чтобы многочисленные кадры внутри полосы частот были когерентными. В блок 530 БПА будут поставлены накопленные выходные данные под-коррелятора 520, и результаты будут поставлены в вычислитель 535 энергии. (Альтернативно, к блоку 530 БПА может осуществлять доступ каждый кадр с результатами, используемыми только в течение периодов, для которых выходные данные действительны). Непоследовательное накопление, накопление энергий от вычислителя 535 энергии необходимо выполнять только тогда, когда получены действительные выходные данные блока 530 БПА.
Блок 530 БПА может применять один из множества способов БПА, известных в данной области техники. Один способ раскрыт в патенте США за номером 5561618, озаглавленном METHOD AND APPARATUS FOR PERFORMAING A FAST HADAMARD TRANSFORM, который принадлежит правопреемнику настоящего изобретения. Способы БПА могут быть использованы для уменьшения порядка сложности от n2 до n·log2n, или в данном случае, от 162 = 256 до 16·log216 = 64.
Для каждого ввода под-корреляционной последовательности в блок 530 БПА генерируют 16 коррелированных выходных данных для 16 последовательностей ВКС (соответствуя одной гипотезе о временном интервале).
16 корреляций с I и Q составляющими доставляют от блока 530 БПА в вычислитель 535 энергии, в котором энергию каждой корреляции вычисляют как I2 + Q2.
На фиг. 6 изображен вариант осуществления под-коррелятора 520. Выборки I и Q входят на 32-разрядный (каскадный) с 16 ответвлениями сдвиговый регистр 610, синхронизируемый на скорости элемента кода, умноженной на два. Это допускает корреляцию на границах половины элемента кода, что является способом обычным в данной области техники. Другие скорости выборки известны и находятся в рамках объема настоящего изобретения. Выборки I и Q могут быть произвольно прорежены, повернуты или настроены кодом Допплера прежде доставки в сдвиговый регистр 610 (не показан). Ответвляемые значения от сдвигового регистра 610 являются обычно сжимаемыми ДФМ (BPSK) с помощью последовательности b[15:0]. Однако, поскольку ВКС являются равно значимыми в действительном и мнимом пространстве, то «ДФМ-сжиматели» могут быть свернуты в фактические умножители 620a-620p. Сжатые выборки I и Q затем суммируют в блоке 630 суммирования, который может быть деревом сумматоров или любым сумматором, известным в данной области техники. Результат блока 630 суммирования (пара I/Q) в любой заданный момент времени может быть частичным значением для под-корреляционной последовательности, соответствуя индексу q, определенному выше в уравнении 10. Однако перемножение посредством последовательностей В, определенных в уравнении 8 выше, оставляют.
Частичные значения из под-корреляционной последовательности могут быть сохранены в запоминающем устройстве 640 до тех пор, пока доставка в блок БПА такой, как блок 530 БПА, не будет доступна. Под-корреляционную последовательность получают посредством перемножения частичной под-корреляционной последовательности с B[15:0] в умножителе 650, которое может быть выполнено, поскольку результаты доступны из запоминающего устройства 640. Поскольку последовательность B, содержащая значения 1 и -1, может быть представлена в цифровой форме в виде последовательности 1 и 0, то умножитель 650 свернут в логический элемент побитового «исключающего ИЛИ». В альтернативном варианте осуществления (не показан) запоминающее устройство 640 не использовано, и выходные данные блока 630 суммирования обработаны элементом «исключающее ИЛИ» непосредственно в умножителе 650. В данном варианте блок БПА должен быть оборудован для приема последовательного потока значений, или должна быть применена некоторая другая схема управления.
Обратите внимание, что для поиска одиночного пика значения, произведенные блоком 630 суммирования, не сохраняют в течение каждого повторения обработки. Используя параметры, определенные в уравнении 10, частичное значение под-корреляции получают на выходе блока 630 суммирования через каждые 16 элементов кода. Следовательно, под-коррелятор может быть использован для получения дополнительных под-корреляционных последовательностей на смещениях между такими 16 элементами кода. Более того, ВКС только передают в течение первых 256 элементов кода кадра, время, в которое будет произведена конкретная под-корреляционная последовательность. Это оставляет под-коррелятор доступным для поиска дополнительных пиков в течение остальной части кадра.
На фиг. 6 запоминающее устройство 640 показано включающим в себя ОЗУ1 642, ОЗУ2 644 и мультиплексор 646. Это один вариант осуществления запоминающего устройства 640, который является пригодным для обработки многочисленных пиков. Запоминающее устройство 640 включает в себя два ОЗУ: ОЗУ1 642 и ОЗУ2 644, так чтобы одно ОЗУ было всегда доступно для записи в то время, когда в другое осуществляют запись. Каждое ОЗУ может быть использовано для хранения многочисленных страниц, причем каждая страница соответствует одному искомому пику. В примерном варианте осуществления может быть поиск шести пиков одновременно, и поэтому ОЗУ1 642 хранит три страницы, и ОЗУ2 644 хранит три страницы. В качестве примера, значения I и Q возможно сохранять с помощью 10 битов для каждого, так что ширина страницы была бы 20 битов. Высота (глубина) страницы была бы 16 для сохранения каждого частичного значения под-корреляции, соответствуя q=0,1,2..., 15. (Следует напомнить, что частичное значение под-корреляции для под-корреляционной последовательности производят через каждые 16 элементов кода.) В примерном варианте осуществления как только страница заполнена, она может быть передана посредством прямого доступа к памяти (ПДП) в ПЦС 440 через мультиплексор 646, который выбирает ОЗУ, к которому будет осуществлен доступ. (Последовательность является обработанной элементом «исключающее ИЛИ» с B на выходе, как описано выше). ПЦС 440 в соединении с сопроцессором БПА (не показан, но может быть подобен блоку 530 БПА) обрабатывает под-корреляционные последовательности для получения корреляций, соответствующих каждым ВКС и номеру временного интервала.
Обратите внимание, что в предыдущем варианте осуществления процессор БПА, используемый для обработки под-коррелированых последовательностей, является сопроцессором к ПЦС, который может быть использован для многих других задач в абонентском блоке в дополнение к поиску. Фактически абонентский блок может быть оборудован одним или несколькими процессорами БПА, развернутыми для использования для множества задач обработки. Таким образом, увеличивающуюся область, необходимую для развертывания такого варианта осуществления сокращают, когда ресурс существующего БПА доступен в режиме разделения времени.
Различные варианты осуществления могут также использовать преимущество другого аспекта данного изобретения, упомянутого выше в описании варианта осуществления, соответствующего фиг. 6. То есть одиночный под-коррелятор ВКС такой, как под-коррелятор 520, может быть квантованным по времени и разделяемым для множества задач поиска. Пример, приведенный выше, поддерживал шесть одновременных поисков пиков, но любое количество пиков подпадает под рамки объема настоящего изобретения. Блок БПА должен быть активизирован для каждой под-корреляционной последовательности для каждого из пиков, что может быть выполнено посредством последовательного доступа к блоку БПА или параллельным развертыванием более одного блока БПА. В альтернативных вариантах осуществления процедура БПА может быть выполнена в ПЦС. Таким образом, разработчик может попеременно использовать три фактора, чтобы приспособить такие принципы для достижения требуемого результата. Во-первых, генератор времени (тактовое время) разделяемого под-коррелятора может быть сделан более быстрым по отношению ко времени элемента кода для увеличения количества обслуживаемых пиков. Во-вторых, объем запоминающей среды для сохранения под-корреляционных последовательностей перед обработкой БПА может быть увеличен или уменьшен на основании доступной производительности блока БПА. В-третьих, производительность блока БПА может быть увеличена или уменьшена посредством регулировки тактовой частоты процессора блока БПА или ПЦС, выполняющего процедуру БПА, или посредством развертывания ресурсов параллельных БПА (ПЦС или блок БПА). Специалисты в данной области оценят несметное число комбинаций таких трех факторов, которые могут быть развернуты, все из которых находятся в рамках объема настоящего изобретения.
Обратите внимание также, что в предшествующем обсуждении использованы сигналы, коды и параметры, определенные в стандарте Ш-МДКР в качестве примерных сигналов, кодов и параметров. Это только для ясности обсуждения, и не ограничивает объем настоящего изобретения системами Ш-МДКР. Любой набор кодов, соответствующих группам кодов, которые содержат отношения, используемые примерным уравнением 7, приведенным выше, подпадают непосредственно под рамки объема настоящего изобретения, и специалисты в данной области техники поймут, как приспособить описанные различные варианты осуществления для использования с такими альтернативными (дополнительными) системами.
Следует отметить, что во всех вариантах осуществления, описанных выше, этапы способа могут быть взаимозаменяемыми без выхода за рамки объема настоящего изобретения.
Специалисты в данной области техники поймут, что информация и сигналы могут быть представлены с использованием любых из многообразия различных средств и способов. Например, данные, инструкции, команды, информация, сигналы, биты, символы, и элементы кода, которые могут быть упомянуты повсюду в вышеупомянутом описании, могут быть представлены посредством напряжений, токов, электромагнитных волн, магнитных полей или частиц, оптических полей или частиц или любой их комбинацией.
Специалисты в данной области техники дополнительно оценят, что различные иллюстративные логические блоки, модули, схемы, и этапы алгоритма, описанные в связи с вариантами осуществления, раскрытыми в настоящем документе, могут быть реализованы в виде электронного технического средства, программного обеспечения или комбинации обоих. Чтобы ясно проиллюстрировать такую взаимозаменяемость технических средств и программного обеспечения, различные иллюстративные компоненты, блоки, модули, схемы и этапы были описаны выше обобщенно с точки зрения их функциональных возможностей. Реализованы ли такие функциональные возможности в виде технического средства или программного обеспечения зависит от конкретного применения и проектных ограничений, наложенных на систему в целом. Квалифицированные специалисты в данной области техники могут осуществлять реализацию описанных функциональных возможностей различными способами для каждого конкретного применения, но такие решения по реализации не следует интерпретировать в качестве вызывающих выход за рамки объема настоящего изобретения.
Различные иллюстративные логические блоки, модули и схемы, описанные в связи с вариантами осуществления, раскрытыми в настоящем документе, могут быть реализованы или выполнены с помощью процессора общего назначения, процессора цифровых сигналов (ПЦС), интегральной схемы прикладной ориентации (ИСПО, ASIC), вентильной матрицы, программируемой в условиях эксплуатации (ВМПУЭ, FPGA), или другого программируемого логического устройства, дискретного логического элемента или транзисторной логики, компонентов дискретных технических средств или любой их комбинации, разработанной для выполнения функций, описанных в настоящем документе. Процессор общего назначения может быть микропроцессором, но в качестве альтернативы процессор может быть любым обычным процессором, контроллером, микроконтроллером или конечным автоматом. Процессор может также быть реализован в виде комбинации вычислительных устройств, например, комбинацией ПЦС и микропроцессора, множества микропроцессоров, одного или нескольких микропроцессоров в соединении с базовой функциональностью ПЦС или любой другой подобной структуры.
Этапы способа или алгоритма, описанные в связи с вариантами осуществления, раскрытыми в настоящем документе, могут быть воплощены непосредственно в технических средствах, в программном модуле, исполняемом процессором, или в комбинации из двух. Программный модуль может постоянно находиться в ОЗУ, в памяти с групповой перезаписью, ПЗУ, СППЗУ, ЭСППЗУ, на регистрах, накопителе на жестких дисках, сменном диске, КД-ПЗУ (CD-ROM) или любой другой форме носителя данных, известной в данной области техники. Примерный носитель данных соединен с процессором, так что процессор может считывать информацию с носителя данных и записывать информацию на носитель данных. В качестве альтернативы носитель данных может быть объединенным с процессором. Процессор и носитель данных могут постоянно храниться в ASIC. ASIC может постоянно храниться в пользовательском терминале. В качестве альтернативы процессор и носитель данных могут постоянно храниться в виде дискретных компонентов в пользовательском терминале.
Предшествующее описание раскрытых вариантов осуществления предложено, чтобы дать возможность любому специалисту, квалифицированному в данной области техники, создать или использовать настоящее изобретение. Различные модификации данных вариантов осуществления будут без труда очевидны специалистам в данной области техники, и основные принципы, определенные в настоящем документе, могут быть применимы к другим вариантам осуществления без выхода за рамки сущности или объема настоящего изобретения. Таким образом, настоящее изобретение не предназначено быть ограниченным вариантами осуществления, приведенными в настоящем документе, но должно быть предоставлено самому широкому объему, совместимому с принципами и новыми признаками, раскрытыми в настоящем документе.

Claims (11)

1. Под-коррелятор, содержащий сдвиговый регистр для приема выборок принятого сигнала, множество умножителей для перемножения выборок из сдвигового регистра с первым компонентом общей последовательности, блок суммирования для суммирования множества результатов умножения, запоминающее устройство для приема и сохранения выходных данных блока суммирования в повторяющиеся промежутки времени, осуществляемых для получения сохраняемой частичной под-корреляционной последовательности, и логический элемент «исключающее ИЛИ» для приема частичной под-корреляционной последовательности из запоминающего устройства и выполнения побитового «исключающего ИЛИ» для частичной под-корреляционной последовательности и второго компонента общей последовательности для получения под-корреляционной последовательности.
2. Под-коррелятор по п.1, отличающийся тем, что запоминающее устройство принимает и сохраняет выходные данные блока суммирования в течение множества повторяющихся промежутков времени для получения множества частичных под-корреляционных последовательностей.
3. Под-коррелятор по п.2, отличающийся тем, что запоминающее устройство содержит множество запоминающих устройств с произвольным доступом (ОЗУ), причем каждое ОЗУ выбрано так, что первая частичная под-корреляционная последовательность может быть записана на первое ОЗУ одновременно с доступом на считывание второй частичной под-корреляционной последовательности из второго ОЗУ.
4. Блок искателя для поиска энергий кода/временного интервала, содержащий под-коррелятор для коррелирования принятого сигнала с общей последовательностью, осуществляемого для получения под-корреляционной последовательности для каждого из множества временных интервалов, один или несколько блоков быстрого преобразования Адамара (БПА) для приема под-корреляционных последовательностей и получения корреляций кода/временного интервала для каждого из множества временных интервалов, один или несколько вычислителей энергии для генерирования энергий кода/временного интервала по корреляциям кода/временного интервала для каждого из множества временных интервалов, один или несколько блоков суммирования для суммирования уникальных подмножеств энергий кода/временного интервала для получения множества энергий последовательности кодов для каждого из множества временных интервалов и один или несколько блоков обнаружителя для приема энергий последовательности кодов и выявления максимальной энергии последовательности кодов для каждого из множества временных интервалов.
5. Система для выполнения поиска сигнала, содержащая сдвиговый регистр для приема выборок принятого сигнала, множество умножителей для перемножения выборок из сдвигового регистра с первым компонентом общей последовательности, блок суммирования для суммирования множества результатов умножения, запоминающее устройство для приема и сохранения выходных данных блока суммирования в повторяющиеся промежутки времени, осуществляемых для получения сохраняемой частичной под-корреляционной последовательности, и логический элемент «исключающее ИЛИ» для приема частичной под-корреляционной последовательности из запоминающего устройства и выполнения побитового «исключающего ИЛИ» для частичной под-корреляционной последовательности и второго компонента общей последовательности для получения под-корреляционной последовательности.
6. Система по п.5, отличающаяся тем, что запоминающее устройство принимает и сохраняет выходные данные блока суммирования в течение множества повторяющихся промежутков времени для получения множества частичных под-корреляционных последовательностей.
7. Система по п.6, отличающаяся тем, что запоминающее устройство содержит множество запоминающих устройств с произвольным доступом (ОЗУ), причем каждое ОЗУ выбрано так, что первая частичная под-корреляционная последовательность может быть записана на первое ОЗУ одновременно с доступом на считывание второй частичной под-корреляционной последовательности из второго ОЗУ.
8. Система для выполнения поиска сигнала, имеющая под-коррелятор, содержащий средство для приема выборок принятого сигнала, средство для перемножения выборок из средства для приема с первым компонентом общей последовательности, средство для суммирования множества результатов средства для перемножения, средство для приема и сохранения выходных данных средства для суммирования в повторяющиеся промежутки времени для получения сохраняемой частичной под-корреляционной последовательности и средство для приема частичной под-корреляционной последовательности из средства для приема и сохранения и выполнения побитового «исключающего ИЛИ» для частичной под-корреляционной последовательности и второго компонента общей последовательности для получения под-корреляционной последовательности.
9. Система по п.8, отличающаяся тем, что средство для приема и сохранения принимает и сохраняет выходные данные средства для суммирования в течение множества повторяющихся промежутков времени для получения множества частичных под-корреляционных последовательностей.
10. Система по п.9, отличающаяся тем, что средство для приема и сохранения содержит множество запоминающих устройств с произвольным доступом (ОЗУ), причем каждое ОЗУ выбрано так, что первая частичная под-корреляционная последовательность может быть записана на первое ОЗУ одновременно с доступом на считывание второй частичной под-корреляционной последовательности из второго ОЗУ.
11. Система для выполнения поиска сигнала, содержащая коррелятор для коррелирования принятого сигнала с множеством кодов на множестве временных интервалов, осуществляемого для получения энергии кода/временного интервала, соответствующей каждой паре код/временной интервал, причем коррелятор содержит под-коррелятор для коррелирования принятого сигнала с общей последовательностью, осуществляемого для получения под-корреляционной последовательности, блок быстрого преобразования Адамара (БПА) для приема под-корреляционной последовательности и получения корреляций кода/временного интервала и вычислитель энергии для генерирования энергий кода/временного интервала по корреляциям кода/временного интервала, запоминающее устройство для сохранения энергий кода/временного интервала, сумматор для суммирования уникальных подмножеств энергий кода/временного интервала, осуществляемого для получения множества энергий последовательности кодов, при этом под-коррелятор содержит сдвиговый регистр для приема выборок принятого сигнала, множество умножителей для перемножения выборок из сдвигового регистра с первым компонентом общей последовательности, блок суммирования для суммирования множества результатов умножения, запоминающее устройство для приема и сохранения выходных данных блока суммирования в повторяющиеся промежутки времени, осуществляемых для получения сохраняемой частичной под-корреляционной последовательности, и логический элемент «исключающее ИЛИ» для приема частичной под-корреляционной последовательности из запоминающего устройства и выполнения побитового «исключающего ИЛИ» для частичной под-корреляционной последовательности и второго компонента общей последовательности для получения под-корреляционной последовательности.
RU2004111661/09A 2001-09-19 2002-09-19 Способ и устройство для второго этапа поиска в системе ш-мдкр RU2283537C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/957,377 US6768768B2 (en) 2001-09-19 2001-09-19 Method and apparatus for step two W-CDMA searching
US09/957,377 2001-09-19

Publications (2)

Publication Number Publication Date
RU2004111661A RU2004111661A (ru) 2005-11-20
RU2283537C2 true RU2283537C2 (ru) 2006-09-10

Family

ID=25499493

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2004111661/09A RU2283537C2 (ru) 2001-09-19 2002-09-19 Способ и устройство для второго этапа поиска в системе ш-мдкр

Country Status (7)

Country Link
US (1) US6768768B2 (ru)
EP (1) EP1428325A2 (ru)
JP (1) JP4295102B2 (ru)
AU (1) AU2002325056A1 (ru)
CA (1) CA2460957A1 (ru)
RU (1) RU2283537C2 (ru)
WO (1) WO2003026147A2 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2452120C2 (ru) * 2007-10-10 2012-05-27 Квэлкомм Инкорпорейтед Эффективные схемы идентификации системы для систем связи
US9119132B2 (en) 2007-10-10 2015-08-25 Qualcomm Incorporated Efficient system identification schemes for communication systems

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7962716B2 (en) 2001-03-22 2011-06-14 Qst Holdings, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7752419B1 (en) 2001-03-22 2010-07-06 Qst Holdings, Llc Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US20040133745A1 (en) 2002-10-28 2004-07-08 Quicksilver Technology, Inc. Adaptable datapath for a digital processing system
US7653710B2 (en) 2002-06-25 2010-01-26 Qst Holdings, Llc. Hardware task manager
US6836839B2 (en) 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US6577678B2 (en) 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
US6894995B2 (en) * 2001-06-22 2005-05-17 Interdigital Technology Corporation Apparatus and method for performing initial cell search in wireless communication systems
KR100762602B1 (ko) * 2001-10-08 2007-10-01 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 기준 타이밍생성장치 및 방법
US7756085B2 (en) * 2001-11-20 2010-07-13 Qualcomm Incorporated Steps one and three W-CDMA and multi-mode searching
US7046635B2 (en) 2001-11-28 2006-05-16 Quicksilver Technology, Inc. System for authorizing functionality in adaptable hardware devices
US8412915B2 (en) 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US6986021B2 (en) 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US20030108012A1 (en) * 2001-12-12 2003-06-12 Quicksilver Technology, Inc. Method and system for detecting and identifying scrambling codes
US7215701B2 (en) * 2001-12-12 2007-05-08 Sharad Sambhwani Low I/O bandwidth method and system for implementing detection and identification of scrambling codes
US7139256B2 (en) * 2001-12-12 2006-11-21 Quicksilver Technology, Inc. Method and system for detecting and identifying scrambling codes
US7065064B2 (en) * 2001-12-20 2006-06-20 Interdigital Technology Corporation Cell search using peak quality factors
KR100426621B1 (ko) * 2001-12-20 2004-04-13 한국전자통신연구원 단말기의 프리엠블 신호를 탐색하는 작은 창 프리엠블탐색 장치 및 그 방법
US7403981B2 (en) 2002-01-04 2008-07-22 Quicksilver Technology, Inc. Apparatus and method for adaptive multimedia reception and transmission in communication environments
US8761081B2 (en) * 2002-03-19 2014-06-24 Texas Instuments Incorporated Method and apparatus for cell searching in asynchronous CDMA systems
US7194021B2 (en) * 2002-04-15 2007-03-20 Stmicroelectronics, Inc. Digital matched filter
US7660984B1 (en) 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US7328414B1 (en) 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
US7369577B2 (en) * 2002-05-16 2008-05-06 Stmicroelectronics, Inc. Code group acquisition procedure for a UMTS-FDD receiver
KR100810346B1 (ko) * 2002-05-25 2008-03-07 삼성전자주식회사 이동통신 단말기의 256-탭 정합필터링 장치 및 방법
US7593367B2 (en) * 2002-06-14 2009-09-22 Qualcomm Incorporated Frequency scan for CDMA acquisition
US8108656B2 (en) 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
DE60233056D1 (de) 2002-10-11 2009-09-03 St Microelectronics Srl Verfahren und Vorrichtung zur Synchronisierung und Identifizierung der Kodengruppe in zellularen CDMA-Übertragungssystemen
US7937591B1 (en) 2002-10-25 2011-05-03 Qst Holdings, Llc Method and system for providing a device which can be adapted on an ongoing basis
US8276135B2 (en) 2002-11-07 2012-09-25 Qst Holdings Llc Profiling of software and circuit designs utilizing data operation analyses
US7225301B2 (en) 2002-11-22 2007-05-29 Quicksilver Technologies External memory controller node
DE10311323A1 (de) * 2003-03-14 2004-09-30 Infineon Technologies Ag Vorrichtung zur Synchronisation eines Mobilfunkempfängers auf eine Rahmenstruktur eines empfangenen Funksignals
US7929509B2 (en) * 2005-05-10 2011-04-19 Qualcomm Incorporated Reduced cell acquisition time
US7933316B2 (en) 2007-08-10 2011-04-26 Qualcomm Incorporated Searcher for multiple orthogonal channels with known data WCDMA step2 search
CN101828349A (zh) 2007-08-15 2010-09-08 诺基亚西门子通信公司 支持高多普勒的调度请求传输
EP3799333B1 (en) * 2007-10-02 2023-09-06 Nokia Solutions and Networks Oy Allocation of preamble sequences
GB0819868D0 (en) * 2008-10-29 2008-12-03 Cambridge Silicon Radio Ltd A receiver
KR101814221B1 (ko) 2010-01-21 2018-01-02 스비랄 인크 스트림 기반 계산을 구현하기 위한 범용 다중 코어 시스템을 위한 방법 및 장치
US20130142057A1 (en) * 2011-12-01 2013-06-06 Broadcom Corporation Control Channel Acquisition
US9432918B2 (en) 2012-11-13 2016-08-30 Qualcomm Incorporated Apparatus and methods of receive diversity (RXD) full cell search
US9338671B2 (en) * 2013-08-09 2016-05-10 Qualcomm Incorporated Method and apparatus for handling primary scrambling codes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991330A (en) * 1997-06-27 1999-11-23 Telefonaktiebolaget L M Ericsson (Pub1) Mobile Station synchronization within a spread spectrum communication systems
US5930366A (en) 1997-08-29 1999-07-27 Telefonaktiebolaget L M Ericsson Synchronization to a base station and code acquisition within a spread spectrum communication system
US6185244B1 (en) * 1997-08-29 2001-02-06 Telefonaktiebolaget Lm Ericsson Cell searching in a CDMA communications system
US6108324A (en) * 1998-09-22 2000-08-22 Motorola, Inc. Apparatus and method for performing a signal search in a wireless communication system
KR100450789B1 (ko) 1999-05-25 2004-10-01 삼성전자주식회사 유사 잡음 코드 획득 장치 및 이를 구비한 직접 시퀀스 코드분할 다중 접속 수신기
US6363060B1 (en) 1999-06-30 2002-03-26 Qualcomm Incorporated Method and apparatus for fast WCDMA acquisition

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wang Y.-P. E. et all. Cell Search in W-CDMA. IEEE Journal on Selected Areas in Communication. vol.18. №8, Aug.2000, pp.1470-1482. *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2452120C2 (ru) * 2007-10-10 2012-05-27 Квэлкомм Инкорпорейтед Эффективные схемы идентификации системы для систем связи
US9119132B2 (en) 2007-10-10 2015-08-25 Qualcomm Incorporated Efficient system identification schemes for communication systems
US10271267B2 (en) 2007-10-10 2019-04-23 Qualcomm Incorporated Efficient system identification schemes for communication systems

Also Published As

Publication number Publication date
JP2005504466A (ja) 2005-02-10
AU2002325056A1 (en) 2003-04-01
WO2003026147A2 (en) 2003-03-27
CA2460957A1 (en) 2003-03-27
EP1428325A2 (en) 2004-06-16
RU2004111661A (ru) 2005-11-20
WO2003026147A3 (en) 2003-06-19
US20030063656A1 (en) 2003-04-03
JP4295102B2 (ja) 2009-07-15
US6768768B2 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
RU2283537C2 (ru) Способ и устройство для второго этапа поиска в системе ш-мдкр
RU2290757C2 (ru) Способ и устройство для поиска для эстафетной передачи обслуживания в случае широкополосного множественного доступа с кодовым разделением каналов (шмдкр)
RU2248105C2 (ru) Система автономного контролирования поискового вызова
US7289475B2 (en) High-speed cell search system for CDMA
US7580428B1 (en) 3GPP WCDMA receiver using pipelined apparatus and method for performing cell searches
US20030235238A1 (en) Multipath channel tap delay estimation in a CDMA spread spectrum receiver
JP5650288B2 (ja) 既知データを有する複数の直交チャネルのためのサーチャー−ｗｃｄｍａステップ２サーチ
US7929509B2 (en) Reduced cell acquisition time
JP4664286B2 (ja) Ｃｄｍａ受信機、受信信号の相関をとるための装置及び方法
US8442094B2 (en) Cell search using rake searcher to perform scrambling code determination
KR20060025589A (ko) 멀티-스테이지 상관기를 사용해서 주파수 오프셋으로파일럿 신호를 검출하는 방법 및 장치
Bahl Designing hardware efficient acquisition units for initial cell search in WCDMA
Korde et al. Improved design for slot synchronization in WCDMA cell search
KR100311528B1 (ko) 기지국 탐색 방법 및 그를 위한 수신 장치
Mishra Performance Enhancements to the WCDMA Cell Search Algorithms
KR20070075473A (ko) 이동통신 시스템에서 다중경로 탐색과 에너지 보고를 위한장치 및 방법

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20110920