RU2277754C1 - Способ повышения быстродействия операционных усилителей с непосредственной связью каскадов - Google Patents

Способ повышения быстродействия операционных усилителей с непосредственной связью каскадов Download PDF

Info

Publication number
RU2277754C1
RU2277754C1 RU2004134291/09A RU2004134291A RU2277754C1 RU 2277754 C1 RU2277754 C1 RU 2277754C1 RU 2004134291/09 A RU2004134291/09 A RU 2004134291/09A RU 2004134291 A RU2004134291 A RU 2004134291A RU 2277754 C1 RU2277754 C1 RU 2277754C1
Authority
RU
Russia
Prior art keywords
voltage
current
output
operational amplifiers
cascade
Prior art date
Application number
RU2004134291/09A
Other languages
English (en)
Other versions
RU2004134291A (ru
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
ков Алексей Сергеевич Буд (RU)
Алексей Сергеевич Будяков
Original Assignee
Южно-Российский государственный университет экономики и сервиса (ЮРГУЭС)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Южно-Российский государственный университет экономики и сервиса (ЮРГУЭС) filed Critical Южно-Российский государственный университет экономики и сервиса (ЮРГУЭС)
Priority to RU2004134291/09A priority Critical patent/RU2277754C1/ru
Publication of RU2004134291A publication Critical patent/RU2004134291A/ru
Application granted granted Critical
Publication of RU2277754C1 publication Critical patent/RU2277754C1/ru

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

Изобретение относится к радиотехнике и связи для использования в устройствах усиления широкополосных и импульсных сигналов в структуре аналоговых интерфейсов различного функционального назначения. Технический результат заключается в повышении быстродействия в 5-10 раз с использованием микронной технологии с топологическими нормами больше либо равными 1,5-2 мкм. Этот результат достигается тем, что формируют дополнительный зарядно-разрядный ток корректирующего конденсатора (3) (фиг.3), пропорциональный разности (8) между текущим значением напряжения на корректирующем конденсаторе и мгновенным выходным напряжением вспомогательного дифференциального каскада (6), идентичного нелинейному входному дифференциальному каскаду (1) с ограничением выходного тока и подключенного к его входам (4, 5). 1 з.п. ф-лы, 12 ил.

Description

Изобретение относится к области радиотехники и связи и может найти применение в устройствах усиления широкополосных и импульсных сигналов с глубокой обратной связью в операционных усилителях, а также в структуре аналоговых интерфейсов различного функционального назначения.
В настоящее время типовые микроэлектронные операционные усилители с непосредственной связью каскадов, являющиеся основой построения многих аналоговых измерительных и вычислительных систем, выполняются в соответствии со структурной схемой фиг.1. Она содержит нелинейный входной дифференциальный каскад ДУ1, имеющий ограничение выходного тока на уровне I0 при входных сигналах, больше чем Uгр. Для классических ДУ Uгр≈50 мВ [В.В.Матавкин Быстродействующие операционные усилители. - М.: Радио и связь, 1989. - Рис. 6.11. Операционные усилители с непосредственной связью каскадов. / В.И.Анисимов, М.В.Капитонов, Н.Н.Прокопенко, Ю.М.Соколов. - Л., 1979., Д.Е.Полонников. Операционные усилители: Принципы построения, теория, схемотехника. - М., 1983. - 216 с.]. Нагрузкой входного ДУ1 являются корректирующий конденсатор (Ск) и буферный усилитель (БУ). Как показано в [В.В.Матавкин. Быстродействующие операционные усилители. - М.: Радио и связь, 1989. - Рис. 6.11. Операционные усилители с непосредственной связью каскадов. / В.И.Анисимов, М.В.Капитонов, Н.Н.Прокопенко, Ю.М.Соколов. - Л., 1979] из-за нелинейных режимов работы входного каскада ДУ1 операционные усилители с архитектурой фиг.1 имеют небольшие значения максимальной скорости нарастания выходного напряжения Vu.
Vu=2·π·f1·Uгр
где f1 - частота единичного усиления ОУ, формируемая емкостью Ск.
Uгр - напряжение ограничения входного каскада.
Так при типовых параметрах f1=50 МГц и Uгр=50 мВ максимальная скорость нарастания выходного напряжения не выше, чем Vu=25 В/мкс. Для улучшения динамических параметров в нелинейном режиме в современных ОУ используется широко известный способ повышения Vu, заключающийся в формировании дополнительного тока заряда (разряда) iдоп корректирующего конденсатора Ск с помощью параллельного канала ПК (фиг.2). При этом параллельный канал ПК может быть как линейным [Д.Е.Полонников. Операционные усилители: Принципы построения, теория, схемотехника. - М., 1983. - 216 с.], так и нелинейным [Операционные усилители с непосредственной связью каскадов. / В.И.Анисимов, М.В.Капитонов, Н.Н.Прокопенко, Ю.М.Соколов. - Л., 1979], а формирующийся с помощью ПК дополнительный ток iдоп пропорционален разности напряжений на входах ДУ1. В схемах с непосредственной связью каскадов параллельный канал ПК всегда отличается по схемотехническим, энергетическим и другим параметрам от входного каскада ДУ1. Это является принципиальной особенностью известного способа повышения быстродействия ОУ, анализ которого рассмотрен в работах [В.В.Матавкин Быстродействующие операционные усилители. - М.: Радио и связь, 1989. - Рис. 6.11., Ю.С.Ежков. Справочник по схемотехнике усилителей. М. РадиоСофт, 2002 г., стр.65, Операционные усилители с непосредственной связью каскадов. / В.И.Анисимов, М.В.Капитонов, Н.Н.Прокопенко, Ю.М.Соколов. - Л., 1979]. Схемотехнике ПК и ДУ1, реализующих известный способ повышения быстродействия, а также их функциональной интеграции посвящено более ста патентов ведущих микроэлектронных фирм.
Недостаток известного способа состоит в том, что его эффективность существенно зависит от напряжения ограничения параллельного канала U*гр [Операционные усилители с непосредственной связью каскадов. / В.И.Анисимов, М.В.Капитонов, Н.Н.Прокопенко, Ю.М.Соколов. - Л., 1979], что требует специального построения ПК, отличного от построения ДУ1. Это отрицательно сказывается на технологических, энергетических, статических и других параметрах ОУ, реализующих известный способ повышения быстродействия, так как ПК и ДУ1 в ОУ фиг.2 не могут иметь одинаковый диапазон активной работы (должно быть U*гр≫Uгр). При идентичных ПК и ДУ1 известный способ повышения быстродействия неэффективен - в этом случае максимальная скорость нарастания выходного напряжения ОУ будет небольшой (Vи=2·π·f1·Uгр).
Сущность заявляемого способа повышения быстродействия ОУ в режиме большого сигнала заключается в изменении алгоритма получения дополнительного зарядно-разрядного тока iдоп, который предлагается формировать как величину, пропорциональную разности между текущим значением напряжения на корректирующем конденсаторе Ск и выходным напряжением вспомогательного дифференциального каскада, который выбирают идентичным (прежде всего по динамическим параметрам) входному дифференциальному каскаду. В частных случаях текущее значение напряжения на конденсаторе Ск определяют путем измерения напряжения на выходе буферного усилителя, а коэффициент передачи по напряжению буферного усилителя выбирают близким к единице.
На чертеже фиг.3 изображена структурная схема операционного усилителя, реализующего предлагаемый способ повышения быстродействия.
На чертеже фиг.4 приведена схема ОУ фиг.3, в которой раскрыто построение подсхемы 8. На чертеже фиг.5 показаны временные диаграммы, поясняющие сущность заявляемого способа повышения быстродействия при его использовании в схеме ОУ фиг.4. Кривая "А" - выходное напряжение ОУ при iдоп=0. "В" - выходное напряжение в узле "7". "С" - выходное напряжение в ОУ с заявляемым способом повышения быстродействия. На чертежах фиг.6-8 приведены другие частные варианты построения ОУ, реализующие заявленный способ повышения быстродействия. В схеме фиг.6 входной дифференциальный каскад 1 содержит подсхему А1, источники тока I1, I2, транзисторы VT1, VT2 и повторитель ПТ2. Вспомогательный дифференциальный каскад 6 включает элементы А1, I1, I2, VT1, VT2 и повторитель тока ПТ1. Дополнительный дифференциальный каскад 8 реализован на транзисторах VT3, VT4 и повторителях тока ПТ3, ПТ4. В схеме фиг.7, которая иллюстрирует частный случай применения заявляемого способа повышения быстродействия в ОУ Rail-to-Rail, дополнительный дифференциальный каскад 8 включает буферные усилители БУ1, БУ2, транзисторы VT1, VT2 и повторители тока ПТ1, ПТ2. Этот каскад сравнивает напряжение на конденсаторе 3 (Ск) с напряжением на выходе 7 каскада 6. Выходной каскад 2 выполнен на транзисторах VT3 и VT4.
В схеме фиг.8 дополнительный дифференциальный каскад 8 содержит транзисторы VT5, VT6 и повторители тока ПТ3, ПТ4. Входной дифференциальный каскад 1 включает ДУ1, транзисторы VT1, VT2 и повторитель тока ПТ1. Вспомогательный дифференциальный каскад 6 выполнен на основе ДУ1, VT3, VT4 и ПТ2. На чертеже фиг.9 показана структурная схема ОУ, реализующего заявляемый способ повышения быстродействия, которая была исследована авторами в среде PSpice. При этом в качестве идентичных подсхем DA1 (1), DA2 (6) был использован иерархический блок, схема которого раскрыта на чертеже фиг.10.
Диаграммы фиг.11 иллюстрируют эффективность заявляемого способа повышения быстродействия при различных соотношениях емкости коррекции Ск (3) и инерционности параллельного канала в ОУ фиг.9, которая изменяется за счет емкости Ск2.
Диаграммы фиг.12 характеризуют эффективность предлагаемого способа повышения быстродействия при разных значениях крутизны подсхемы 8, которая в схеме фиг.9 существенно зависит от сопротивления резисторов R1=R2.
Операционный усилитель, реализующий предлагаемый способ (фиг.3), содержит нелинейный входной дифференциальный каскад 1 с ограничением выходного тока, выход которого связан с буферным усилителем 2 и корректирующим конденсатором 3. Ко входам 4 и 5 каскада 1, которые являются входами ОУ, подключен вспомогательный дифференциальный каскад 6, выход которого 7 соединен со входом дополнительного дифференциального каскада 8. Токовый выход каскада 8 подключен к корректирующему конденсатору 3. Второй вход 9 каскада 8 связан с выходом ОУ 10. В схеме фиг.4 дополнительный дифференциальный каскад 8 реализован на транзисторах VT1, VT2, резисторах R1, R2 и повторителях тока ПТ1, ПТ2. Этот каскад характеризуется зоной нечувствительности UП=±0,6-0,7В, которая проявляется на характеристике iдоп=f(u79).
Рассмотрим заявляемый способ на примере анализа работы устройства фиг.2 и 4 для случая, когда каскады 1 и 6 идентичны - имеют малый диапазон активной работы (Uгр=50 мВ), а также близкие значения параметров, характеризующие их частотные свойства и динамические характеристики при отработке входного импульсного сигнала. Для обеспечения устойчивости на выходе каскада 1 включается корректирующий конденсатор 3, который в соответствии с [Матавкин В.В. Быстродействующие операционные усилители. - М.: Радио и связь, 1989. -Рис. 6.11. Операционные усилители с непосредственной связью каскадов. / В.И.Анисимов, М.В. Капитонов, Н.Н. Прокопенко, Ю.М.Соколов. - Л., 1979, Полонников Д.Е. Операционные усилители: Принципы построения, теория, схемотехника. - М., 1983. - 216 с.] является самым инерционным элементом в канале передачи сигнала "каскад 1-буферный усилитель 2". В то же время корректирующая емкость на выходе каскада 6 отсутствует, что позволяет, несмотря на нелинейности, обеспечить более быстрое изменение напряжения на его выходе при работе с импульсными сигналами на входах 4 и 5 (фиг.5, кривая "В").
При работе замкнутого ОУ фиг.3 и 4 с импульсными входными сигналами большой амплитуды на входах 4 и 5 образуется напряжение ошибки, которое переводит каскады 1 и 6 в режим ограничения выходного тока [В.В.Матавкин Быстродействующие операционные усилители. - М.: Радио и связь, 1989. - Рис. 6.11. Операционные усилители с непосредственной связью каскадов. / В.И.Анисимов, М.В.Капитонов, Н.Н.Прокопенко, Ю.М.Соколов. - Л., 1979., Д.Е.Полонников. Операционные усилители: Принципы построения, теория, схемотехника. - М., 1983. - 216 с.]. В результате на начальном участке переходного процесса напряжение на конденсаторе 3 имеет малую крутизну (фиг.5, кривая "А"), а напряжение на выходе каскада 6 имеет значительно большую производную (фиг.5, кривая "В"), так как паразитная емкость С*к на выходе каскада 6 достаточно мала:
Figure 00000002
где I0 - максимальный выходной ток (ток ограничения) каскада 6;
Figure 00000003
- скорость изменения напряжения на выходе каскада 6.
Поэтому зависимость выходного напряжения каскада 6 от времени (кривая "В", фиг.5) определяется формулой
Figure 00000004
С другой стороны, скорость изменения напряжения на конденсаторе 3 (Ск)
Figure 00000005
где I0 - максимальный выходной ток (ток ограничения) каскада 1, который идентичен каскаду 6.
Поэтому зависимость выходного напряжения каскада 1 от времени (кривая "А", фиг.5) определяется формулой
Figure 00000006
Таким образом, без каскада 8 разность напряжения на выходе каскада 6 u*ск и напряжения на конденсаторе 3 (uск) изменяется по закону
Figure 00000007
где
Figure 00000008
Как только величина ΔU79 достигает порога включения транзистора VT1 (время t1, Uп=0,6÷0,7В) в активный режим входит транзистор VT1 (фиг.4), его коллекторный ток возрастает пропорционально разности ΔU79, создавая дополнительный ток iдоп, который форсирует процесс заряда конденсатора 3 (Ск).
При t>t1 напряжение uск на конденсаторе 3 (Ск) начинает изменяться по такому же закону, что и напряжение u*ск на выходе каскада 6, то есть имеет производную
Figure 00000009
которая в n раз больше производной напряжения на конденсаторе 3 (Ск) при t<t1.
По мере приближения uвых к установившемуся значению Uвых разность напряжений ΔU79 уменьшается, транзистор VT1 (каскад 8) выключается и переходит в режим малых статических токов.
Таким образом, эффективность предлагаемого способа повышения быстродействия зависит от того, насколько эквивалентная емкость на выходе каскада 1 больше эквивалентной емкости на выходе каскада 6. В практических схемах это соотношение может достигать значения в диапазоне 5-20 раз. То есть предлагаемый способ повышения быстродействия позволяет значительно улучшить максимальную скорость нарастания выходного напряжения ОУ без ужесточения требований к диапазону активной работы каскадов 1 и 6, которые могут выполняться по традиционным схемам.
На фиг.9 приведена функциональная схема компьютерной модели ОУ, в которой использован заявляемый способ повышения быстродействия. На входе ОУ фиг.9 стоят два идентичных каскада 1 и 6 с различным быстродействием, определяемым параметрами {Rk}, {Ck} для DA1 и {Rk}, {Ckncc}=C*к для DA2. В качестве транзисторов Q1-Q6 использованы PSpice модели биполярных транзисторов ГУП НПП "Пульсар" (г.Москва). Диапазон активной работы каскадов DA1 (1), DA2 (6) задается с помощью параметра {Vdis}=25 мВ, выходное сопротивление каскадов - {Rk}, крутизна преобразования "напряжение-ток" - {Rs}. На фиг.10 приведена принципиальная схема идентичных каскадов DA1 (1) и DA2 (6). На фиг.11 показана зависимость максимальной скорости нарастания выходного напряжения ОУ фиг.9 в зависимости от величины корректирующей емкости С*к (параметр {Ckncc}) при постоянном значении корректирующей емкости 3 основного канала Ск=20рF (параметр {Ck}).
На фиг.12 приведены графики переходных процессов в ОУ фиг.9 при R1=R2=50 Ом и R1=R2=∞. Как следует из графика фиг.12, применение предлагаемого способа повышения быстродействия позволяет увеличить Vu в 5,5 раз. Причем этот эффект достигается без применения каскадов с расширенным диапазоном активной работы, что невыполнимо в известных способах повышения быстродействия.

Claims (2)

1. Способ повышения быстродействия операционного усилителя с непосредственной связью каскадов, содержащего нелинейный входной дифференциальный каскад с ограничением выходного тока, выход которого связан с буферным усилителем и корректирующим конденсатором, заключающийся в формировании с помощью дополнительного дифференциального каскада тока заряда (разряда) корректирующего конденсатора, отличающийся тем, что дополнительный ток заряда (разряда) корректирующего конденсатора формируют пропорционально разности между текущим значением напряжения на корректирующем конденсаторе и мгновенным выходным напряжением вспомогательного дифференциального каскада, идентичного нелинейному входному дифференциальному каскаду с ограничением выходного тока и подключенного к его входам.
2. Способ по п.1, отличающийся тем, что текущее значение напряжения на корректирующем конденсаторе определяют путем измерения выходного напряжения буферного усилителя, коэффициент передачи по напряжению которого выбирают близким к единице.
RU2004134291/09A 2004-11-24 2004-11-24 Способ повышения быстродействия операционных усилителей с непосредственной связью каскадов RU2277754C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2004134291/09A RU2277754C1 (ru) 2004-11-24 2004-11-24 Способ повышения быстродействия операционных усилителей с непосредственной связью каскадов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2004134291/09A RU2277754C1 (ru) 2004-11-24 2004-11-24 Способ повышения быстродействия операционных усилителей с непосредственной связью каскадов

Publications (2)

Publication Number Publication Date
RU2004134291A RU2004134291A (ru) 2006-05-10
RU2277754C1 true RU2277754C1 (ru) 2006-06-10

Family

ID=36656584

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2004134291/09A RU2277754C1 (ru) 2004-11-24 2004-11-24 Способ повышения быстродействия операционных усилителей с непосредственной связью каскадов

Country Status (1)

Country Link
RU (1) RU2277754C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017139808A1 (en) * 2016-02-11 2017-08-17 Texas Instruments Incorporated Pulse-shaping amplifier system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017139808A1 (en) * 2016-02-11 2017-08-17 Texas Instruments Incorporated Pulse-shaping amplifier system

Also Published As

Publication number Publication date
RU2004134291A (ru) 2006-05-10

Similar Documents

Publication Publication Date Title
CN103729004B (zh) 一种偏置电流产生电路
CN110912540B (zh) 一种低动态失配的高速预放大锁存比较器
CN109120243A (zh) 时钟驱动电路
CN105051555A (zh) 虚拟电阻电路以及电荷检测电路
RU2321157C1 (ru) Входной каскад быстродействующего операционного усилителя с нелинейной токовой обратной связью
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
RU2277754C1 (ru) Способ повышения быстродействия операционных усилителей с непосредственной связью каскадов
Xiao et al. Low walk error multi-stage cascade comparator for TOF LiDAR application
Kalyani et al. Design and Simulation of VFA and CFA Based Integrator and Differentiator using NI Multisim and their Comparison
US5495201A (en) Transconductor stage
CN206611389U (zh) 用于生理电势信号检测的放大器
Chen et al. A robust high-speed and low-power CMOS current comparator circuit
Arnaud et al. Bulk linearization techniques
CN114744981B (zh) 电容倍增电路及芯片
Butyrlagin et al. Design features of high-speed CMOS differential difference operational amplifiers at low static current consumption
CN109756211A (zh) 一种窄脉冲延时电路
Khaki et al. An ultra-low-power TIA plus limiting amplifier in 90nm CMOS technology for 2.5 Gb/s optical receiver
CN210670009U (zh) 一种低动态失配的高速预放大锁存比较器
RU2419196C1 (ru) Широкополосный дифференциальный усилитель
RU2307456C1 (ru) Выходной каскад быстродействующего операционного усилителя
RU2293433C1 (ru) Дифференциальный усилитель с повышенным ослаблением входного синфазного сигнала
Chumakov et al. Voltage followers for the design of Sallen-Key Active RC-Filters
CN207612251U (zh) 一种锁存器及隔离电路
RU2310269C1 (ru) Дифференциальный усилитель с отрицательной обратной связью по синфазному сигналу
RU2319290C1 (ru) Дифференциальный входной каскад быстродействующего операционного усилителя

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20101125