RU2248090C2 - Double-input frequency modulator - Google Patents
Double-input frequency modulator Download PDFInfo
- Publication number
- RU2248090C2 RU2248090C2 RU2003111222/09A RU2003111222A RU2248090C2 RU 2248090 C2 RU2248090 C2 RU 2248090C2 RU 2003111222/09 A RU2003111222/09 A RU 2003111222/09A RU 2003111222 A RU2003111222 A RU 2003111222A RU 2248090 C2 RU2248090 C2 RU 2248090C2
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- output
- elements
- input
- phase
- Prior art date
Links
Images
Landscapes
- Transmitters (AREA)
Abstract
Description
Изобретение относится к области радиосвязи и может быть использовано в цифровых системах, в частности в системах спутниковой и наземной подвижной радиосвязи для создания колебаний с угловой модуляцией с компактным спектром.The invention relates to the field of radio communications and can be used in digital systems, in particular in satellite and terrestrial mobile radio systems for creating angular modulated oscillations with a compact spectrum.
Аналогами заявляемого устройства являются частотные модуляторы, использующие квадратурные схемы формирования модулированного сигнала, к которым относятся, например, модулятор π /4-DQPSK и CQPSK (Овчинников М.А., Воробьев С.В., Сергеев С.И. Открытые стандарты цифровой транкинговой радиосвязи. Серия изданий “Связь и бизнес”, М.: МЦНТИ, ООО “Мобильные коммуникации”, 2000, - 166 с. См. с.73 и 158). Эти модуляторы выполнены по одинаковым структурным схемам (рис.9.1 на с.74 и 8.10 на с.159). Блок “Таблица перекодировки”, представленный на рис. 8.10, на рис.9.1 представлен более подробно. Различаются модуляторы π /4-DQPSK и CQPSK только фильтрами и скоростью передачи информации (с.160). Эти модуляторы включат в себя устройство перекодировки, два фильтра нижних частот (фильтры Найквиста), два амплитудных модулятора и сумматор, причем два выхода устройства перекодировки соединяются, соответственно, с входами фильтров нижних частот, выходы фильтров нижних частот соединяются с первыми входами амплитудных модуляторов, на вторые входы амплитудных модуляторов подается несущее колебание с взаимным сдвигом по фазе на π /2, выходы этих модуляторов соединяются с входами сумматора, выход которого является выходом частотного модулятора. Недостатком этих частотных модуляторов является наличие сопутствующей амплитудной модуляции выходного сигнала. Вследствие этого усилитель мощности передатчика такого сигнала должен работать в линейном режиме, что исключает возможность использования высокоэффективных режимов работы передатчика с высоким КПД (с.80, с.160). Причина появления сопутствующей AM заключается в используемом методе формирования модулирующих напряжений для модуляторов в квадратурных каналах (использование реакции фильтров нижних частот, в том числе фильтров Найквиста, при действии на их входах коротких импульсов возбуждения).Analogs of the claimed device are frequency modulators using quadrature circuits for generating a modulated signal, which include, for example, the π / 4-DQPSK and CQPSK modulator (Ovchinnikov M.A., Vorobyov S.V., Sergeev S.I. Open standards for digital trunking of radio communications. Series of publications “Communication and Business”, Moscow: ICSTI, LLC Mobile Communications, 2000, 166 pp. See p. 73 and 158). These modulators are made according to the same structural schemes (Fig. 9.1 on p. 74 and 8.10 on p. 159). The “Conversion Table” block shown in Fig. 8.10, Fig. 9.1 is presented in more detail. The π / 4-DQPSK and CQPSK modulators are distinguished only by filters and information transfer rate (p.160). These modulators will include a transcoding device, two low-pass filters (Nyquist filters), two amplitude modulators and an adder, and the two outputs of the transcoding device are connected, respectively, to the inputs of the low-pass filters, the outputs of the low-pass filters are connected to the first inputs of the amplitude modulators, on the second inputs of the amplitude modulators are supplied with a carrier wave with a mutual phase shift by π / 2, the outputs of these modulators are connected to the inputs of the adder, the output of which is the output of the frequency mode Yator. The disadvantage of these frequency modulators is the presence of concomitant amplitude modulation of the output signal. As a result, the transmitter power amplifier of such a signal must operate in a linear mode, which excludes the possibility of using high-performance transmitter operating modes with high efficiency (p. 80, p. 160). The reason for the appearance of concomitant AM is the method used to generate modulating voltages for modulators in quadrature channels (using the reaction of low-pass filters, including Nyquist filters, when short excitation pulses are applied to their inputs).
Наиболее близким по технической сущности является модулятор, осуществляющий частотную модуляцию без разрыва фазы Minimum Shift Keying (MSK) или, что то же самое, модуляцию минимальным частотным сдвигом (ММС) (см. книгу: Банкет В.Л., Дорофеев В.М. Цифровые методы в спутниковой связи. - М.: Радио и связь, 1988. - 240 с., ил., с. 39-40, рис.2.1б, 2.2).The closest in technical essence is a modulator that performs frequency modulation without phase disruption Minimum Shift Keying (MSK) or, what is the same, modulation with a minimum frequency shift (MMS) (see book: Banquet V.L., Dorofeev V.M. Digital methods in satellite communications. - M .: Radio and communications, 1988. - 240 p., Ill., Pp. 39-40, fig. 2.1b, 2.2).
Этот модулятор содержит переключатель посылок на два квадратурных канала (четные - в один канал, нечетные - в другой), блок формирования сглаживающих напряжений, два перемножителя, генератор несущей, фазовращатель, два амплитудно-фазовых модулятора и сумматор. Поочередное переключение посылок входного модулирующего сигнала на два канала обеспечивает увеличение в два раза длительности посылок в каждом канале. Сглаживание прямоугольных посылок длительностью 2Т0 по законамThis modulator contains a switch of packages to two quadrature channels (even in one channel, odd in the other), a block of smoothing voltage generation, two multipliers, a carrier generator, a phase shifter, two amplitude-phase modulators and an adder. Alternately switching the bursts of the input modulating signal to two channels provides a doubling of the duration of the bursts in each channel. Smoothing rectangular parcels with a duration of 2T 0 according to the laws
в каждом канале, соответственно, обеспечивает форму огибающих в.-ч. напряжений на выходах амплитудно-фазовых модуляторов в соответствии с напряжениями u1 и u2, вследствие чего осуществляется плавное изменение фазы в.-ч. колебаний на выходе сумматора за время Т0 на +π /2 или -π /2 в зависимости от посылки входного модулирующего сигнала (0 или 1). Такое изменение фазы соответствует индексу частотной модуляции выходного сигнала m=0,5. Выбранная форма напряжений u1 и u2 на входах квадратурных амплитудно-фазовых модуляторов обеспечивает отсутствие сопутствующей AM выходного сигнала, т.е. в данном модуляторе отсутствует основной недостаток модуляторов CQPSK и π /4-DQPSK. Кроме того, данный модулятор, благодаря увеличению в два раза длительности посылок в каналах и отсутствию скачков фазы на границах посылок, формирует на выходе модулированное по частоте напряжение с компактным спектром. В этом модуляторе нет прямого воздействия на генератор несущей, благодаря чему сохраняется высокая стабильность несущего колебания и возможность оперативной смены несущей частоты, что важно для систем со скачкообразным изменением частоты.in each channel, respectively, provides the shape of the envelopes of the r.h. the voltages at the outputs of the amplitude-phase modulators in accordance with the voltages u 1 and u 2 , as a result of which a smooth change in phase of the high-frequency oscillations at the output of the adder during the time T 0 by + π / 2 or -π / 2 depending on the sending of the input modulating signal (0 or 1). Such a phase change corresponds to the frequency modulation index of the output signal m = 0.5. The selected form of voltages u 1 and u 2 at the inputs of the quadrature amplitude-phase modulators ensures the absence of an accompanying AM output signal, i.e. this modulator lacks the main drawback of the CQPSK and π / 4-DQPSK modulators. In addition, this modulator, due to a doubling of the duration of the bursts in the channels and the absence of phase jumps at the burst boundaries, generates a frequency-modulated voltage with a compact spectrum at the output. In this modulator, there is no direct effect on the carrier generator, which maintains high stability of the carrier oscillation and the ability to quickly change the carrier frequency, which is important for systems with a frequency jump.
Недостатком модулятора ММС является возможность получения только одного значения индекса частотной модуляции (m=0,5) и невозможность осуществления двухканальной частотной модуляции с комбинационным уплотнением каналов. Причинами этого являются, во-первых, использование в модуляторе сглаживающих напряжений указанного выше вида, которые не позволяют получать модулированные сигналы с другими индексами модуляции, и, во-вторых, структура модулятора, не позволяющая осуществлять комбинационное уплотнение каналов.The disadvantage of the MMS modulator is the possibility of obtaining only one value of the frequency modulation index (m = 0.5) and the inability to implement two-channel frequency modulation with combinational channel multiplexing. The reasons for this are, firstly, the use of the smoothing voltages of the type indicated above in the modulator, which do not allow receiving modulated signals with other modulation indices, and, secondly, the modulator structure, which does not allow combinational channel multiplexing.
В заявляемом изобретении решается задача формирования фазовращающих напряжений для амплитудно-фазовых модуляторов квадратурных каналов частотного модулятора, обеспечивающих 4-частотную модуляцию без разрыва фазы с управлением двумя сигналами на входах модулятора. Это позволяет получить основной технический результат - возможность работы частотного модулятора в одноканальном режиме с выбором индекса модуляции m=0,5 или m=1,5 или в двухканальном режиме с частотной модуляцией при минимальном частотном сдвиге и без разрыва фазы. Такой технический результат расширяет функциональные возможности частотного модулятора и позволяет применять его в адаптивных системах связи, в том числе в сотовых.The claimed invention solves the problem of generating phase-shifting voltages for amplitude-phase modulators of the quadrature channels of the frequency modulator, providing 4-frequency modulation without phase discontinuity with the control of two signals at the inputs of the modulator. This allows you to get the main technical result - the ability to operate the frequency modulator in single-channel mode with a choice of modulation index m = 0.5 or m = 1.5 or in two-channel mode with frequency modulation with a minimum frequency shift and without phase discontinuity. This technical result extends the functionality of the frequency modulator and allows its use in adaptive communication systems, including cellular.
Решение этой задачи достигается тем, что в частотный модулятор, содержащий генератор несущей, фазовращатель, два амплитудно-фазовых модулятора и сумматор, причем выход генератора несущей соединяется с первым входом первого амплитудно-фазового модулятора и с входом фазовращателя, выход фазовращателя соединяется с первым входом второго амплитудно-фазового модулятора, выходы амплитудно-фазовых модуляторов соединяются, соответственно, с первым и вторым входами сумматора, выход которого является выходом двухвходового частотного модулятора, включаются анализатор состояния фазовращающих напряжений, блок формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, логический блок формирования управляющих напряжений для блока ключей и блок ключей, причем первые два входа логического блока формирования управляющих напряжений для блока ключей, на которые подаются двоичные модулирующие сигналы, являются входами двухвходового частотного модулятора, 4 других входа логического блока формирования управляющих напряжений для блока ключей соединяются, соответственно, с 4 выходами анализатора состояния фазовращающих напряжений, 8 выходов логического блока формирования управляющих напряжений для блока ключей соединяются с первыми 8 входами блока ключей, вторые 8 входов блока ключей соединяются с 8 выходами блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, первый выход блока ключей соединяется со вторым входом первого амплитудно-фазового модулятора и с первым входом анализатора состояния фазовращающих напряжений, второй выход блока ключей соединяется со вторым входом второго амплитудно-фазового модулятора и со вторым входом анализатора состояния фазовращающих напряжений, а 3-й и 4-й входы анализатора состояния фазовращающих напряжений соединяются, соответственно, с двумя другими выходами блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов.The solution to this problem is achieved by the fact that in the frequency modulator containing the carrier generator, phase shifter, two amplitude-phase modulators and an adder, the output of the carrier generator being connected to the first input of the first amplitude-phase modulator and to the input of the phase shifter, the output of the phase shifter is connected to the first input of the second amplitude-phase modulator, the outputs of the amplitude-phase modulators are connected, respectively, with the first and second inputs of the adder, the output of which is the output of a two-input frequency modulate The phase-voltage analyzer, the block for generating continuous periodic sequences of signals and sequences of clock pulses, the logic block for generating control voltages for the block of keys and the block of keys are turned on, the first two inputs of the logical block for generating control voltages for the block of keys to which binary modulating signals are supplied are the inputs of the two-input frequency modulator, 4 other inputs of the logical block of the formation of control voltages d I key block are connected, respectively, with 4 outputs of the phase-voltage analyzer, 8 outputs of the logic block for generating control voltages for the key block are connected to the first 8 inputs of the key block, the second 8 inputs of the key block are connected to 8 outputs of the block for generating continuous periodic sequences of signals and sequences clock pulses, the first output of the key block is connected to the second input of the first amplitude-phase modulator and to the first input of the state analyzer rotational voltages, the second output of the key block is connected to the second input of the second amplitude-phase modulator and to the second input of the phase-phase voltage state analyzer, and the 3rd and 4th inputs of the phase-phase voltage state analyzer are connected, respectively, with two other outputs of the continuous periodic generation unit sequences of signals and sequences of clock pulses.
Анализатор состояния фазовращающих напряжений включает в себя два компаратора, два элемента НЕ, 4 элемента И, один элемент ИЛИ и 4 расширителя импульсов, причем входы компараторов являются, соответственно, первым и вторым входами анализатора состояний, выход первого компаратора соединяется со входом первого элемента НЕ и с первым входом первого элемента И, выход второго компаратора соединяется со входом второго элемента НЕ и с первым входом третьего элемента И, вторые входы 1 и 2-го элементов И соединяются с первым входом элемента ИЛИ, который является третьим входом анализатора состояний, вторые входы 3 и 4-го элементов И соединяются со вторым входом элемента ИЛИ, который является четвертым входом анализатора состояния фазовращающих напряжений, выход первого элемента НЕ соединяется с первым входом второго элемента И, выход второго элемента НЕ соединяется с первым входом четвертого элемента И, выходы всех элементов И соединяются, соответственно, с первыми входами расширителей импульсов, выход элемента ИЛИ соединяется со вторыми входами всех расширителей импульсов, а выходы расширителей импульсов являются выходами анализатора состояния фазовращающих напряжений.The phase-voltage analyzer includes two comparators, two NOT elements, 4 AND elements, one OR element and 4 pulse expanders, the comparator inputs being the first and second inputs of the state analyzer, respectively, the output of the first comparator is connected to the input of the first element NOT and with the first input of the first AND element, the output of the second comparator is connected to the input of the second element NOT and with the first input of the third AND element, the second inputs of the 1st and 2nd elements AND are connected to the first input of the OR element, which the second is the third input of the state analyzer, the second inputs of the 3rd and 4th elements AND are connected to the second input of the OR element, which is the fourth input of the phase-voltage analyzer, the output of the first element is NOT connected to the first input of the second AND element, the output of the second element is NOT connected to the first input of the fourth AND element, the outputs of all AND elements are connected, respectively, with the first inputs of the pulse expanders, the output of the OR element is connected to the second inputs of all pulse expanders, and the output Pulse extenders are outputs of the phase-voltage analyzer.
Блок формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов содержит задающий генератор, 5 делителей частоты на два, делитель частоты на 6, блок предустановки триггеров делителей частоты, две дифференцирующие цепи с ограничением по минимуму, два элемента Исключающее ИЛИ, 4 формирователя напряжения пилообразной формы и 4 формирователя напряжения синусоидальной формы, причем выход задающего генератора соединяется с первыми входами первого делителя частоты на два и делителя частоты на 6, выходы первою делителя частоты на два соединяются, соответственно, с первыми входами второго и третьего делителей частоты на два, выходы которых соединяются, соответственно, с первыми входами элементов Исключающее ИЛИ, первый выход делителя частоты на 6 соединяется с входами первой дифференцирующей цепи с ограничением по минимуму, второго формирователя напряжения пилообразной формы и четвертого делителя частоты на два, второй выход делителя частоты на 6 соединяется с входами второй дифференцирующей цепи с ограничением по минимуму, третьего формирователя напряжения пилообразной формы и пятого делителя частоты на два, первый выход блока предустановки триггеров делителей частоты соединяется со вторым входом первого делителя частоты на два, второй выход блока предустановки триггеров делителей частоты соединяется со вторыми входами второго, третьего, четвертого и пятого делителей частоты на два и со вторым входом делителя частоты на 6, выходы дифференцирующих цепей с ограничением по минимуму являются первыми двумя выходами блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, а выход четвертого делителя частоты на два соединяется со вторым входом первого элемента Исключающее ИЛИ, выход пятого делителя частоты на два соединяется со вторым входом второго элемента Исключающее ИЛИ, выход первого элемента Исключающее ИЛИ соединяется со входом первого формирователя напряжения пилообразной формы, выход второго элемента Исключающее ИЛИ соединяется со входом четвертого формирователя напряжения пилообразной формы, выходы формирователей напряжения пилообразной формы соединяются, соответственно, с входами формирователей напряжения синусоидальной формы, прямой и инверсный выходы которых являются выходами блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов.The block for generating continuous periodic sequences of signals and sequences of clock pulses contains a master oscillator, 5 frequency dividers into two, a frequency divider by 6, a preset block for triggers of frequency dividers, two differentiating circuits with a minimum limit, two exclusive OR elements, 4 sawtooth voltage generators and 4 sinusoidal voltage shapers, and the output of the master oscillator is connected to the first inputs of the first frequency divider into two and the frequency divider by 6, the outputs of the first frequency divider into two are connected, respectively, to the first inputs of the second and third frequency dividers into two, the outputs of which are connected, respectively, to the first inputs of the exclusive OR elements, the first output of the frequency divider by 6 is connected to the inputs of the first differentiating circuit with by limiting the minimum of the second sawtooth voltage generator and the fourth frequency divider by two, the second output of the frequency divider by 6 is connected to the inputs of the second differentiating circuit with a minimum restriction, the third sawtooth voltage shaper and the fifth frequency divider into two, the first output of the preset block of triggers of the frequency dividers is connected to the second input of the first divider of frequency two, the second output of the preset of the block of triggers of frequency dividers is connected to the second inputs of the second, third, fourth and fifth frequency dividers by two and with a second input of the frequency divider by 6, the outputs of the differentiating circuits with a minimum restriction are the first two outputs of the block forming continuous sequences of signals and sequences of clock pulses, and the output of the fourth frequency divider into two is connected to the second input of the first exclusive-OR element, the output of the fifth frequency divider into two is connected to the second input of the second exclusive-OR element, the output of the first exclusive-OR element is connected to the input of the first voltage driver sawtooth, the output of the second exclusive-OR element is connected to the input of the fourth sawtooth voltage, the outputs of the shapers sawtooth voltages are connected, respectively, with the inputs of the sinusoidal voltage conditioners, the direct and inverse outputs of which are outputs of the unit for generating continuous periodic sequences of signals and sequences of clock pulses.
Логический блок формирования управляющих напряжений для блока ключей выполнен на двух элементах НЕ, 20 элементах И и восьми элементах ИЛИ, причем первый вход логического блока формирования управляющих напряжений для блока ключей соединяется со входом первого элемента НЕ и с первыми входами 3 и 4-го элементов И, второй вход логического блока формирования управляющих напряжений для блока ключей соединяется со входом второго элемента НЕ и со вторыми входами 2 и 4-го элементов И, выход первого элемента НЕ соединяется с первыми входами 1 и 2-го элементов И, выход второго элемента НЕ соединяется со вторыми входами 1 и 3-го элементов И, выход первого элемента И соединяется с первыми входами 5, 7, 9 и 11-го элементов И, выход второго элемента И соединяется с первыми входами 6, 8, 10 и 12-го элементов И, выход третьего элемента И соединяется с первыми входами 13, 15, 17 и 19-го элементов И, выход четвертого элемента И соединяется с первыми входами 14, 16, 18 и 20-го элементов И, третий вход логического блока формирования управляющих напряжений для блока ключей соединяется со вторыми входами 5, 6, 13 и 14-го элементов И, четвертый вход логического блока формирования управляющих напряжений для блока ключей соединяется со вторыми входами 7, 8, 15 и 16-го элементов И, пятый вход логического блока формирования управляющих напряжений для блока ключей соединяется со вторыми входами 9, 10, 17 и 18-го элементов И, шестой вход логического блока формирования управляющих напряжений для блока ключей соединяется со вторыми входами 11, 12, 19 и 20-го элементов И, выход 5-го элемента И соединяется с первыми входами 1 и 4-го элементов ИЛИ, выход 6-го элемента И соединяется с третьими входами 1 и 2-го элементов ИЛИ, выход 7-го элемента И соединяется с первыми входами 2 и 3-го элементов ИЛИ, выход 8-го элемента И соединяется с третьими входами 3 и 4-го элементов ИЛИ, выход 9-го элемента И соединяется со вторыми входами 1 и 2-го элементов ИЛИ, выход 10-го элемента И соединяется с четвертыми входами 2 и 3-го элементов ИЛИ, выход 11-го элемента И соединяется со вторыми входами 3 и 4-го элементов ИЛИ, выход 12-го элемента И соединяется с четвертыми входами 1 и 4-го элементов ИЛИ, выход 13-го элемента И соединяется с первыми входами 6 и 7-го элементов ИЛИ, выход 14-го элемента И соединяется со вторыми входами 7 и 8-го элементов ИЛИ, выход 15-го элемента И соединяется с четвертыми входами 5 и 8-го элементов ИЛИ, выход 16-го элемента И соединяется с вторыми входами 5 и 6-го элементов ИЛИ, выход 17-го элемента И соединяется с третьими входами 5 и 6-го элементов ИЛИ, выход 18-го элемента И соединяется с четвертыми входами 6 и 7-го элементов ИЛИ, выход 19-го элемента И соединяется с третьими входами 7 и 8-го элементов ИЛИ, выход 20-го элемента И соединяется с первыми входами 5 и 8-го элементов ИЛИ, а выходы элементов ИЛИ являются выходами анализатора состояний.The logic block for generating control voltages for the block of keys is made on two elements NOT, 20 elements AND and eight elements OR, and the first input of the logic block for generating control voltages for the block of keys is connected to the input of the first element NOT and to the first inputs of the 3rd and 4th elements AND , the second input of the logic block generating control voltages for the key block is connected to the input of the second element NOT and to the second inputs of the 2nd and 4th elements AND, the output of the first element is NOT connected to the first inputs of the 1st and 2nd electric cops AND, the output of the second element is NOT connected to the second inputs of the 1st and 3rd elements AND, the output of the first element AND is connected to the first inputs of the 5th, 7th, 9th and 11th elements of AND, the output of the second element And is connected to the first inputs of 6, 8 , 10 and 12th elements AND, the output of the third element And is connected to the first inputs of the 13th, 15th, 17th and 19th elements of And, the output of the fourth element And is connected to the first inputs of the 14th, 16th, 18th and 20th elements of And, the third the input of the logic block forming control voltages for the block of keys is connected to the second inputs of the 5th, 6th, 13th and 14th elements in And, the fourth input of the logical control voltage generating unit for the key block is connected to the second inputs of the 7, 8, 15 and 16th elements And, the fifth input of the logical control voltage generating unit for the block of keys is connected to the
Блок ключей состоит из 8 аналоговых ключей, причем каждый из 8 управляющих входов блока ключей подключается к управляющему входу соответствующего аналогового ключа, каждый из 8 сигнальных входов блока ключей подключается к сигнальному входу соответствующего аналогового ключа, выходы аналоговых ключей 1, 3, 5 и 7-го соединяются между собой и образуют первый выход блока ключей, выходы аналоговых ключей 2, 4, 6 и 8-го также соединяются между собой и образуют второй выход блока ключей.The key block consists of 8 analog keys, each of the 8 control inputs of the key block being connected to the control input of the corresponding analog key, each of the 8 signal inputs of the key block is connected to the signal input of the corresponding analog key,
Совокупность признаков, характеризующих двухвходовой частотный модулятор в целом, обеспечивает получение технического результата во всех случаях, на которые испрашивается объем правовой защиты, а признаки, относящиеся к анализатору состояния фазовращающих напряжений, блоку формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, логическому блоку формирования управляющих напряжений для блока ключей и блоку ключей, характеризуют его лишь в конкретной форме выполнения.The set of features that characterize the two-input frequency modulator as a whole provides a technical result in all cases for which the scope of legal protection is claimed, and the features related to the phase-voltage analyzer, the unit for generating continuous periodic sequences of signals and sequences of clock pulses, the logical unit for generating control voltages for the block of keys and block of keys, characterize it only in a specific form of execution.
Все существенные признаки заявляемого изобретения находятся в причинно-следственной связи с достигаемым техническим результатом. Анализатор состояния фазовращающих напряжений определяет состояние фазовращающих напряжений на входах амплитудно-фазовых модуляторов в квадратурных каналах в каждый тактовый момент времени, логический блок формирования управляющих напряжений для блока ключей на основе результатов этого анализа и входных модулирующих сигналов определяет форму фазовращающих напряжений, которые должны поступать в каждый квадратурный канал в течение последующего тактового интервала, чтобы посылка выходного напряжения имела соответствующую частоту, и открывает необходимую пару ключей в блоке ключей (по одному для каждого квадратурного канала). Через открытые ключи необходимые фазовращающие напряжения с выходов блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсова поступают на амплитудно-фазовые модуляторы квадратурных каналов. При этом на выходе двухканального частотного модулятора формируются либо 2-частотные модулированные сигналы без разрыва фазы с индексом модуляции 0,5 или 1,5, либо 4-частотный (двухканальный) сигнал, также без разрыва фазы.All the essential features of the claimed invention are in a causal relationship with the achieved technical result. The phase-phase voltage analyzer determines the state of phase-phase voltages at the inputs of amplitude-phase modulators in quadrature channels at each clock point in time, the logic block for generating control voltages for the block of keys on the basis of the results of this analysis and the input modulating signals determines the shape of phase-phase voltages that must be supplied to each quadrature channel during the next clock interval so that the output voltage has the corresponding frequency, and opens the necessary key pair in the key block (one for each quadrature channel). Through public keys, the necessary phase-shifting voltages from the outputs of the block for generating continuous periodic sequences of signals and sequences of clock pulses are supplied to amplitude-phase modulators of quadrature channels. In this case, either a 2-frequency modulated signals without phase discontinuity with a modulation index of 0.5 or 1.5, or a 4-frequency (two-channel) signal, also without phase discontinuity, is generated at the output of a two-channel frequency modulator.
На фиг.1 представлена структурная схема двухвходового частотного модулятора, на фиг.2 - структурная схема анализатора состояния фазовращающих напряжений, на фиг.3 - структурная схема блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, на фиг.4 - структурная схема логического блока формирования управляющих напряжений для блока ключей, на фиг.5 - структурная схема блока ключей, на фиг.6 - схема расширителя импульсов, ни фиг.7 - схема задающего генератора, на фиг.8 - схема блока предустановки триггеров делителей частоты, на фиг.9 - схема делителя частоты на 6, на фиг.10 - схема формирователя напряжения пилообразной формы и формирователя напряжения синусоидальной формы, на фиг.11 - схема дифференцирующей цепи с ограничением по минимуму, на фиг.12 - схема элементов 4ИЛИ, на фиг.13 - осциллограммы напряжений на выходах блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, на фиг.14 - осциллограммы напряжений в блоке формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, на фиг.15 - осциллограммы напряжений в двухвходовом частотном модуляторе.Figure 1 presents the structural diagram of a two-input frequency modulator, figure 2 is a structural diagram of a phase-voltage analyzer, figure 3 is a structural diagram of a block for generating continuous periodic sequences of signals and sequences of clock pulses, figure 4 is a structural diagram of a logical block generating control voltages for the key block, FIG. 5 is a block diagram of a key block, FIG. 6 is a diagram of a pulse expander, FIG. 7 is a diagram of a master oscillator, FIG. 8 is a block diagram of a pre the installation of the triggers of the frequency dividers, FIG. 9 is a diagram of a frequency divider by 6, FIG. 10 is a diagram of a sawtooth voltage shaper and a sinusoidal voltage shaper, FIG. 11 is a diagram of a differentiating circuit with a minimum limit, FIG. 12 - 4IR circuit diagram, FIG. 13 shows voltage waveforms at the outputs of a block for generating continuous periodic sequences of signals and sequences of clock pulses, FIG. 14 shows voltage waveforms in a block for generating continuous periodic sequences signals and sequences of clock pulses, Fig - waveforms of voltages in a two-input frequency modulator.
Двухвходовой частотный модулятор содержит анализатор 1 состояния фазовращающих напряжений, блок 2 формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, логический блок 3 формирования управляющих напряжений для блока ключей, блок 4 ключей, первый амплитудно-фазовый модулятор 5, второй амплитудно-фазовый модулятор 6, фазовращатель 7, генератор 8 несущей и сумматор 9. Анализатор 1 состояния фазовращающих напряжений содержит компараторы 10 и 11, элементы 12 и 13 НЕ, элементы 14-17 И, элемент 18 ИЛИ и расширители 19-22 импульсов. Блок 2 формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов содержит задающий генератор 23, блок 24 предустановки триггеров делителей частоты, делители 25, 26, 28, 29 и 33 частоты на два, делитель 27 частоты на 6, дифференцирующие цепи 31 и 32 с ограничением по минимуму, элементы 30 и 34 Исключающее ИЛИ, формирователи 35, 37, 39 и 41 напряжения пилообразной формы и формирователи 36, 38, 40 и 42 напряжения синусоидальной формы. Логический блок 3 формирования управляющих напряжений для блока ключей содержит элементы 43 и 44 НЕ, элементы 45-64 И и элементы 65-72 ИЛИ. Блок 4 ключей содержит аналоговые ключи 73-80.The two-input frequency modulator contains an
Первый и второй входы логического блока 3 формирования управляющих напряжений для блока ключей (см. фиг.4, входы элементов 43 и 44 НЕ), на которые подаются двоичные модулирующие сигналы, являются входами частотного модулятора. Четыре других входа логического блока формирования управляющих напряжений для блока ключей соединяются с 4 выходами анализатора 1 состояний, при этом выход расширителя 19 импульсов соединяется (см. фиг.2 и 4) со вторыми входами элементов 49, 50, 57 и 58 И, выход расширителя 20 импульсов соединяется со вторыми входами элементов 51, 52, 59 и 60 И, выход расширителя 21 импульсов соединяется со вторыми входами элементов 53, 54, 61 и 62 И, выход расширителя 22 импульсов соединяется со вторыми входами элементов 55, 56, 63 и 64 И. 8 выходов логического блока 3 формирования управляющих напряжений для блока ключей соединяются с 8 управляющими входами блока 4 ключей, при этом выходы элементов 65-72 ИЛИ соединяются, соответственно, с управляющими входами аналоговых ключей 73-80. Первый выход блока 4 ключей соединяется со вторым входом амплитудно-фазового модулятора 5 и с первым входом анализатора 1 состояния фазовращающих напряжений, при этом выходы ключей 73, 75, 77 и 79 соединяются с входом компаратора 10 и со вторым входом амплитудно-фазового модулятора 5. Второй выход блока 4 ключей соединяется со вторым входом амплитудно-фазового модулятора 6 и со вторым входом анализатора 1 состояния фазовращающих напряжений, при этом выходы ключей 74, 76, 78 и 80 соединяются с входом компаратора 11 и со вторым входом амплитудно-фазового модулятора 6. Входы 3 и 4 анализатора 1 состояния фазовращающих напряжений соединяются с двумя выходами блока 2 формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, при этом первый вход элемента 18 ИЛИ соединяется с выходом дифференцирующей цепи 32 с ограничением по минимуму, а второй вход элемента 18 ИЛИ соединяется с выходом дифференцирующей цепи 31 с ограничением по минимуму. Восемь других выходов блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов 2 соединяются с восемью входами блока 4 ключей, при этом первый выход формирователя 38 соединяется с сигнальным входом аналогового ключа 73, первый выход формирователя 40 соединяется с сигнальным входом аналогового ключа 74, второй выход формирователя 38 соединяется с сигнальным входом аналогового ключа 75, второй выход формирователя 40 соединяется с сигнальным входом аналогового ключа 76, первый выход формирователя 36 соединяется с сигнальным входом аналогового ключа 77, второй выход формирователя 42 соединяется с сигнальным входом аналоговою ключа 78, второй выход формирователя 36 соединяется с сигнальным входом аналогового ключа 79, первый выход формирователя 42 соединяется с сигнальным входом аналогового ключа 80.The first and second inputs of the
Первый вход анализатора 1 состояния фазовращающих напряжений соединяется (см. фиг.2) с входом компаратора 10, второй вход анализатора 1 состояния фазовращающих напряжений соединяется с входом компаратора 11, выход компаратора 10 соединяется с входом элемента 12 НЕ и с первым входом элемента 14 И, выход компаратора 11 соединяется с входом элемента 13 НЕ и с первым входом элемента 16 И, вторые входы элементов 14 и 15 И соединяются с первым входом элемента 18 ИЛИ, который является третьим входом анализатора 1 состояния фазовращающих напряжений, вторые входы элементов 16 и 17 И соединяются со вторым входом элемента 18 ИЛИ, который является четвертым входом анализатора состояния фазовращающих напряжений, выход элемента 12 НЕ соединяется с первым входом элемента 15 И, выход элемента 13 НЕ соединяется с первым входом элемента 17 И, выходы элементов 14-17 И соединяются, соответственно, с первыми входами расширителей 19-22 импульсов, выход элемента 18 ИЛИ соединяется со вторыми входами всех расширителей импульсов, а выходы расширителей импульсов являются выходами анализатора состояния фазовращающих напряжений.The first input of the phase-shifting
В блоке 2 формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов выход задающего генератора 23 (см. фиг.3) соединяется с входом делителя 25 частоты на два и с входом делителя 27 частоты на 6, выходы делителя 25 частоты на два соединяются, соответственно, с входами делителей 26 и 28 частоты на два, выходы которых соединяются, соответственно, с первыми входами элементов 30 и 34 Исключающее ИЛИ, первый выход делителя 27 частоты на 6 соединяется с входами дифференцирующей цепи 31 с ограничением по минимуму, формирователя 37 напряжения пилообразной формы и с первым входом делителя 29 частоты на два, второй выход делителя 27 частоты на 6 соединяется с входами дифференцирующей цепи 32 с ограничением по минимуму, формирователя 39 напряжения пилообразной формы и с первым входом делителя 33 частоты на два, первый выход блока 24 предустановки триггеров делителей частоты соединяется со вторым входом делителя 25 частоты на два, второй выход блока предустановки триггеров делителей частоты соединяется со вторыми входами делителей 26, 28, 29 и 33 частоты на два и вторым входом делителя 27 частоты на 6, выходы дифференцирующих цепей 31 и 32 с ограничением по минимуму являются первыми двумя выходами блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, выход делителя 29 частоты на два соединяется со вторым входом элемента 30 Исключающее ИЛИ, выход делителя 33 частоты на два соединяется со вторым входом элемента 34 Исключающее ИЛИ, выход элемента 30 Исключающее ИЛИ соединяется со входом формирователя 35 напряжения пилообразной формы, выход элемента 34 Исключающее ИЛИ соединяется с входом формирователя 41 напряжения пилообразной формы, выходы формирователей 35,37,39 и 41 напряжения пилообразной формы соединяются, соответственно, с входами формирователей 36, 38, 40 и 42 напряжения синусоидальной формы, прямой и инверсный выходы которых являются выходами блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов.In
Первый вход логического блока 3 формирования управляющих напряжений для блока ключей соединяется (см. фиг.4) с входом элемента 43 НЕ и с первыми входами элементов 47 и 48 И, второй вход логического блока 3 формирования управляющих напряжений для блока ключей соединяется с входом элемента 44 НЕ и с вторыми входами элементов 46 и 48 И, выход элемента 43 НЕ соединяется с первыми входами элементов 45 и 46 И, выход элемента 44 НЕ соединяется с вторыми входами элементов 45 и 47 И, выход элемента 45 И соединяется с первыми входами элементов 49, 51, 53 и 55 И, выход элемента 46 И соединяется с первыми входами элементов 50, 52, 54 и 56 И, выход элемента 47 И соединяется с первыми входами элементов 57, 59, 61 и 63 И, выход элемента 48 И соединяется с первыми входами элементов 58, 60, 62 и 64 И, вторые входы элементов 49, 50, 57 и 58 И соединяются между собой и являются третьим входом логического блока 3 формирования управляющих напряжений для блока ключей, вторые входы элементов 51, 52, 59 и 60 И соединяются между собой и являются четвертым входом логического блока 3 формирования управляющих напряжений для блока ключей, вторые входы элементов 53, 54, 61 и 62 И соединяются между собой и являются пятым входом логического блока 3 формирования управляющих напряжений для блока ключей, вторые входы элементов 55, 56, 63 и 64 И соединяются между собой и являются шестым входом логического блока 3 формирования управляющих напряжений для блока ключей, выход элемента 49 И соединяется с первыми входами элементов 65 и 68 ИЛИ, выход элемента 50 И соединяется с третьими входами элементов 65 и 66 ИЛИ, выход элемента 51 И соединяется с первыми входами элементов 66 и 67 ИЛИ, выход элемента 52 И соединяется с третьими входами элементов 67 и 68 ИЛИ, выход элемента 53 И соединяется со вторыми входами элементов 65 и 66 ИЛИ, выход элемента 54 И соединяется с четвертыми входами элементов 66 и 67 ИЛИ, выход элемента 55 И соединяется со вторыми входами элементов 67 и 68 ИЛИ, выход элемента 56 И соединяется с четвертыми входами элементов 65 и 68 ИЛИ, выход элемента 57 И соединяется с первыми входами элементов 70 и 71 ИЛИ, выход элемента 58 И соединяется со вторыми входами элементов 71 и 72 ИЛИ, выход элемента 59 И соединяется с четвертыми входами элементов 69 и 72 ИЛИ, выход элемента 60 И соединяется со вторыми входами элементов 69 и 70 ИЛИ, выход элемента 61 И соединяется с третьими входами элементов 69 и 70 ИЛИ, выход элемента 62 И соединяется с четвертыми входами элементов 70 и 71 ИЛИ, выход элемента 63 И соединяется с третьими входами элементов 71 и 72 ИЛИ, выход элемента 64 И соединяется с первыми входами элементов 69 и 72 ИЛИ, а выходы элементов ИЛИ являются выходами логического блока 3 формирования управляющих напряжений для блока ключей.The first input of the control voltage
Восемь управляющих входов блока 4 ключей (фиг.5) соединяются, соответственно, с управляющими входами аналоговых ключей 73-80, 8 сигнальных входов блока 4 ключей соединяются, соответственно, с сигнальными входами аналоговых ключей 73-80, выходы аналоговых ключей 73, 75, 77 и 79 соединяются между собой и образуют первый выход блока 4 ключей, выходы аналоговых ключей 74, 76, 78 и 80 также соединяются между собой и образуют второй выход блока 4 ключей.The eight control inputs of the key block 4 (Fig. 5) are connected, respectively, with the control inputs of the analog keys 73-80, 8 signal inputs of the
Большинство функциональных узлов частотного модулятора выполняется на ИМС: 2-входовые элементы 14-17, 45-64 И - К1533ЛИ1; 2-входовой элемент 18 ИЛИ - КР1533ЛЛ1; расширители 19-22 импульсов - на RSD-триггерах типа КР1533ТМ2 и инверторах КР1533ЛН1 по схеме фиг.6, задающий генератор 23 может быть выполнен на ИМС КР531ГГ1 по схеме фиг.7, блок 24 предустановки триггеров делителей частоты может быть выполнен по схеме фиг.8 на транзисторах КТ3102Г, делители 25, 26, 28, 29 и 33 частоты на два могут быть выполнены на RSD-триггерах К1533ТМ2; делитель 27 частоты на 6 для получения меандра на выходе выполняется в виде последовательного включения делителей на 3 и на 2 по схеме фиг.9 с использованием перед выходным делителем на два формирующих элементов 2ИЛИ-НЕ КР1533ЛЕ1; формирователь напряжения пилообразной формы (ФНП) выполняется на интегрирующей RC-цепи (с буферным усилителем на операционном усилителе, например, КР140УД8). Формирователь напряжения синусоидальной формы (ФНС) выполняется по схеме, представленной в книге: Граф Р. Электронные схемы: 1300 примеров: Пер. с англ. - М.: Мир, 1989, 688 с., ил., с.618; схема функционального узла, включающего в себя ФНП с буферным усилителем и ФНС, представлена на фиг.10; дифференцирующие цепи 31 и 32 с ограничением по минимуму можно выполнить на RC-цепях с элементами И К1533ЛИ1 в качестве ограничителей по минимуму, устраняющих отрицательные импульсы на выходах дифференцирующих цепей (фиг.11), 4-входовые элементы 65-72 ИЛИ - К155ЛЛ1 (объединяя выходы у двух элементов 2ИЛИ по схеме фиг.12), элементы 12, 13, 43 и 44 НЕ - КР1533ЛН1, элементы 30 и 34 Исключающее ИЛИ - К155ЛП5, аналоговые ключи 73-80 выполняются на ИМС КР590КН6, компараторы 10, 11 - К554САЗ.Most of the functional units of the frequency modulator are performed on the IC: 2-input elements 14-17, 45-64 AND - K1533LI1; 2-
Работа частотного модулятора осуществляется следующим образом.The frequency modulator is as follows.
Блок формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов 2 создает 8 непрерывных периодических последовательностей S1... S8, из элементов которых формируются фазовращающие напряжения u1 и u2, и две последовательности тактовых импульсов ТИ1 и ТИ2, следующих с периодом 2Т0 и взаимно смещенных на время T0. Форма сигналов, формируемых блоком формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов, показана на фиг.13. Сигналы S1-S4 имеют частоту Ω 1=π /(2· T0), а сигналы S5-S8 имеют частоту Ω 2=3π /(2· Т0). С тактовыми импульсами последовательности ТИ1 совпадают максимумы положительных и отрицательных значений сигналов S1, S3, S5 и S7, а с тактовыми импульсами последовательности ТИ2 совпадают максимумы положительных и отрицательных значений сигналов S2, S4, S6 и S8. Такое взаимное фазирование сигналов и тактовых импульсов, показанное на фиг.13, обеспечивается структурой построения блока 2 формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов (фиг.3) и использованием предварительной установки триггеров делителей частоты с помощью блока 24 предустановки триггеров делителей частоты. Форма сигналов в блоке 2 формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов представлена на временных диаграммах фиг.14. Задающий генератор 23 формирует меандр с длительностью элементов Т0/12, где Т0 - длительность посылок двоичного сигнала на входе модулятора (осциллограмма u23). Форма напряжений на выходах делителей частоты показана на фиг.14: u25-1 и u25-2 - напряжения на прямом и инверсном выходах делителя 25 частоты на два, u27-1 и u27-2 - напряжения на прямом и инверсном выходах делителя 27 частоты на 6; u26, u28, u29 и u33 - напряжения на выходах соответствующих делителей частоты на два. Дифференцирование с ограничением по минимуму напряжения u27-1 дает последовательность тактовых импульсов ТИ2, а дифференцирование с ограничением по минимуму напряжения u27-2 дает последовательность тактовых импульсов ТИ1. Осциллограммы u30 и u34 на фиг.14 показывают форму напряжений на выходах элементов 30 и 34 Исключающее ИЛИ. Формирователи напряжений пилообразной формы (ФНП) из прямоугольных посылок на их входах образуют напряжения, форма которых показана на осциллограммах u35, u37,u39 и u41. Из этих напряжений формирователи напряжений синусоидальной формы (ФНС) создают выходные напряжения блока формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов: на прямом и инверсном выходах ФНС 36 (u36-1 и u36-2) - сигналы S5 и S7, на прямом и инверсном выходах ФНС 38 (u38-1 и u38-2) - сигналы S1 и S3, на прямом и инверсном выходах ФНС 40 (u40-1 и u40-2) - сигналы S2 и S4, на прямом и инверсном выходах ФНС 42 (u42-1 и u42-2) - сигналы S8 и S6.The unit for generating continuous periodic sequences of signals and sequences of
Блок предустановки триггеров делителей частоты, схема которого показана на фиг.8, вместе с делителем 25 частоты на два обеспечивает синхронизацию первоначального срабатывания делителей 26, 28, 29 и 33 частоты на 2 и делителя 27 частоты на 6 и необходимое взаимное расположение выходных сигналов на оси времени в процессе работы. Это обеспечивается следующим образом. При включении питания заряжаются конденсаторы в базовых цепях транзисторов (фиг.8). Постоянная времени цепи заряда второго конденсатора меньше, чем первого, и заданный уровень положительного напряжения на выходе второго транзистора появляется раньше, чем первого. Напряжение с выхода второго транзистора поступает на входы R триггеров в делителях 26, 28, 29 и 33 частоты на 2 и в делителе 27 частоты на 6 и устанавливает эти триггеры в одинаковое (нулевое) исходное состояние. После этого заданный уровень выходного напряжения появляется на выходе первого транзистора, это напряжение подается на вход R делителя 25 частоты на два и обеспечивает его рабочий режим (режим деления частоты). Первые же положительные перепады напряжения на выходах этого делителя обеспечат переключение триггеров в остальных делителях частоты, т.е. синхронизм работы этих делителей.The preset block of the triggers of the frequency dividers, the circuit of which is shown in Fig. 8, together with the
Анализатор 1 состояния фазовращающих напряжений определяет напряжения u1 и u2 на выходах блока 4 ключей в тактовые моменты и по их значениям выносит решение о состоянии этих выходов. Выделяются 4 различающихся состояния, в том числе 2 состояния для тактового момента, когда действует импульс ТИ1, и 2 состояния для момента, когда действует ТИ2:An
1. ТИ1, u1=+a, u2=0; 2. ТИ1, u1=-а, u2=0;1. TI1, u 1 = + a, u 2 = 0; 2. TI1, u 1 = -a, u 2 = 0;
3. ТИ2, u1=0, u2=+a; 4. ТИ2, u1=0, u2=-а.3. TI2, u 1 = 0, u 2 = + a; 4. TI2, u 1 = 0, u 2 = -a.
При этом учитывается, что если в некоторый тактовый момент одно из напряжений u1 или u2 равно +a или -а, то второе напряжение обязательно равно нулю. В анализаторе 1 состояния фазовращающих напряжений (фиг.2) компараторы 10 и 11 преобразуют двухполярные сигналы u1 и u2 в однополярные импульсы с логическими уровнями. Порог срабатывания компараторов устанавливается на уровне логического нуля (0,2-0,4 В). Элементы 12 и 13 НЕ инвертируют сигналы на выходах компараторов; при этом на первые входы пары элементов 14 и 15 И и пары элементов 16 и 17 И поступают взаимно инверсные напряжения. Если в данный тактовый момент времени действует импульс тактовой последовательности ТИ1, а эта последовательность подается на верхний по схеме фиг.2 элемент 18 ИЛИ, то этот импульс поступает на выход одного из первой пары элементов И - 14 или 15. Если же в данный тактовый момент действует тактовый импульс последовательности ТИ2, то этот импульс выделится на выходе одного из элементов другой пары элементов И - 16 или 17. Таким образом, в каждый тактовый момент появляется короткий импульс на выходе одного из четырех (14-17) элементов И, определяющий одно из указанных выше 4 состояний напряжений u1 и u2 на выходах блока ключей. Последующие расширители 19-22 импульсов формируют из коротких импульсов единичные посылки длительностью Т0. Появление единичной посылки на выходе расширителя 19 импульсов свидетельствует о первом состоянии напряжений u1 и u2, появление единичной посылки на выходе расширителя 20 свидетельствует о втором состоянии напряжений u1 и u2, на выходе расширителя 21 - о третьем состоянии, на выходе расширителя 22 - о четвертом состоянии. В элементе 18 ИЛИ объединяются последовательности ТИ1 и ТИ2 и создается последовательность коротких тактовых импульсов, следующих с периодом Т0.It is taken into account that if at some clock moment one of the voltages u 1 or u 2 is + a or -a, then the second voltage is necessarily zero. In the
Непосредственное управление работой ключей блока 4 осуществляет логический блок 3 формирования управляющих напряжений для блока ключей. Исходя из значений напряжений u1 и u2 в заданный тактовый момент, определяющих значение фазы выходного напряжения модулятора в этот момент (это определяет анализатор состояния фазовращающих напряжений), и действующих модулирующих сигналов в последующий тактовый интервал времени, логический блок формирования управляющих напряжений для блока ключей 2 формирует управляющие напряжения, поступающие на управляющие входы аналоговых ключей 73-80, и обеспечивает открывание необходимой пары аналоговых ключей в блоке 4 ключей. При этом учитывается задаваемый манипуляционный код, определяющий соответствие между комбинацией посылок входных сигналов uc1 и uc2, передаваемых в заданный тактовый интервал, и частотой выходного напряжения модулятора. В частотном модуляторе принят следующий манипуляционный код:Direct control of the operation of the keys of
Здесь принято:Here it is accepted:
f1=f0-3· fд=f0-3/(4· Т0), f2=f0-fд=f0-1/(4· Т0),f 1 = f 0 -3 · f d = f 0 -3 / (4 · T 0 ), f 2 = f 0 -f d = f 0 -1 / (4 · T 0 ),
f3=f0+fд=f0+1/(4· T0), f4=f0+3· fд=f0+3/(4· T0),f 3 = f 0 + f d = f 0 + 1 / (4 · T 0 ), f 4 = f 0 + 3 · f d = f 0 + 3 / (4 · T 0 ),
f0 - несущая частота, обеспечиваемая генератором 8 несущей.f 0 is the carrier frequency provided by the
Достоинством этого манипуляционного кода является то, что при подаче на первый вход модулятора уровня логического нуля манипуляция по второму входу обеспечит использование только частот f2 и f3, т.е. одноканальную передачу с индексом модуляции m=0,5, а при подаче на первый вход уровня логической единицы и манипуляции по второму входу используются частоты f1 и f4, что обеспечивает одноканальную передачу с индексом m=1,5. При подаче на оба входа модулирующих сигналов обеспечится двухканальная передача с комбинационным уплотнением каналов.The advantage of this manipulation code is that when applying a logic zero level to the first input of the modulator, manipulation of the second input will ensure that only frequencies f 2 and f 3 are used , i.e. a single-channel transmission with a modulation index of m = 0.5, and when applying a logic unit level and manipulation of the second input to the first input, the frequencies f 1 and f 4 are used , which provides a single-channel transmission with an index of m = 1.5. When applying modulating signals to both inputs, a two-channel transmission with combinational channel multiplexing will be provided.
Для обеспечения своих функций при выбранном манипуляционном коде логический блок 3 формирования управляющих напряжений для блока ключей должен иметь следующую таблицу состояний.To ensure its functions with the selected manipulation code, the
Таблица состояний логического блока 3 формирования управляющих напряжений для блока ключейThe state table of the
В этой таблице X1 и Х2 - значения входных модулирующих посылок uc1 и uc2 на входах 1 и 2 логического блока 3 формирования управляющих напряжений для блока ключей, являющихся входами модулятора; Y1 - Y4 - логические уровни на выходах анализатора 1 состояния; Z1, Z3, Z5, Z7 - логические уровни на выходах элементов, соответственно, 65, 67, 69, 71 ИЛИ; Z2, Z4, Z6, Z8 - логические уровни на выходах элементов, соответственно, 66, 68, 70, 72 ИЛИ логического блока 3 формирования управляющих напряжений для блока ключей. Структура построения логического блока 3 формирования управляющих напряжений для блока ключей (фиг.4) обеспечивает реализацию этой таблицы состояний.In this table, X 1 and X 2 are the values of the input modulating packets u c1 and u c2 at the
Работа двухвходового частотного модулятора основана на плавном повороте вектора выходного напряжения без разрыва фазы на границах посылок в соответствии с двоичными сигналами на входе модулятора. За время одной посылки вектор выходного напряжения поворачивается на угол ±π /2, что соответствует девиации частоты fд=1/(4· Т0) и индексу частотной модуляции m=0,5 (минимальный сдвиг частоты, как в сигнале ММС), или на угол ±3π /2, что соответствует девиации частоты fд=3/(4-Т0) и индексу частотной модуляции m=1,5. Частоты посылок при этом принимают значения f0±1/(4· Т0) и f0±3/(4· Т0).The operation of the two-input frequency modulator is based on a smooth rotation of the output voltage vector without phase discontinuity at the boundaries of the packages in accordance with the binary signals at the input of the modulator. During one transmission, the output voltage vector is rotated through an angle ± π / 2, which corresponds to a frequency deviation f d = 1 / (4 · T 0 ) and a frequency modulation index m = 0.5 (the minimum frequency shift, as in the MMS signal), or by an angle of ± 3π / 2, which corresponds to a frequency deviation f d = 3 / (4-T 0 ) and a frequency modulation index m = 1.5. The frequency of the packages in this case take the values f 0 ± 1 / (4 · T 0 ) and f 0 ± 3 / (4 · T 0 ).
Необходимый поворот вектора осуществляется подбором формы фазовращающих напряжений u1 и u2 на входах амплитудно-фазовых модуляторов 5 и 6 (фиг.1). Если фазовращающие напряжения за время одной посылки изменяются с частотой π /(2· Т0) и имеют взаимный фазовый сдвиг на ±π /2, т.е., например,The necessary rotation of the vector is carried out by selecting the shape of the phase-shifting voltages u 1 and u 2 at the inputs of the amplitude-phase modulators 5 and 6 (Fig. 1). If the phase-shifting voltages during a single transmission change with a frequency π / (2 · T 0 ) and have a mutual phase shift of ± π / 2, i.e., for example,
u1=±a· sin(π · t/2· T0), u2=±a· cos(π · t/2· T0)u 1 = ± a · sin (π · t / 2 · T 0 ), u 2 = ± a · cos (π · t / 2 · T 0 )
илиor
u1=±a· cos(π · t/2· T0), u2=±a· sin(π · t/2· T0),u 1 = ± a · cos (π · t / 2 · T 0 ), u 2 = ± a · sin (π · t / 2 · T 0 ),
то за время одной посылки фаза выходного напряжения модулятора изменится на +π /2 или -π /2 (так же, как в модуляторе ММС). Если же фазовращающие напряжения изменяются с частотой 3π /(2· Т0) и также имеют взаимный фазовый сдвиг на ±π /2, то за время посылки Т0 фаза выходного напряжения изменится на +3π /2 или - 3π /2. Таким образом, выбором формы (частоты и фазы) пары фазовращающих напряжений u1 и u2 на входах амплитудно-фазовых модуляторов 5 и 6 осуществляется необходимый поворот фазы выходного напряжения за время каждой посылки и формируется посылка на выходе модулятора с необходимой частотой.then during one transmission phase of the output voltage of the modulator will change to + π / 2 or -π / 2 (the same as in the MMS modulator). If the phase-shifting voltages change with a frequency of 3π / (2 · T 0 ) and also have a mutual phase shift of ± π / 2, then during the sending of T 0 the phase of the output voltage will change by + 3π / 2 or - 3π / 2. Thus, by choosing the shape (frequency and phase) of the pair of phase-shifting voltages u 1 and u 2 at the inputs of the amplitude-
Принцип работы двухвходового частотного модулятора поясняется временными диаграммами фиг.15. При включении двухвходового частотного модулятора блок 2 формирования непрерывных периодических последовательностей сигналов и последовательностей тактовых импульсов формирует 8 последовательностей сигналов Si и две последовательности тактовых импульсов (фиг.14). Каждый из сигналов Si поступает на сигнальный вход соответствующего ключа в блоке 4 ключей. Первоначально все ключи закрыты, напряжения на их выходах u1 и u2 равны нулю. На выходах компараторов 10 и 11 напряжения также равны нулю, а на выходах инверторов 12 и 13 будут напряжения с уровнем логической единицы. При поступлении тактового импульса на вход 3 или 4 анализатора 1 состояния фазовращающих напряжений (входы элемента 18 ИЛИ) появится тактовый импульс на выходе одного из элементов И - 15 или 17, в зависимости от того, какой импульс (ТИ1 или ТИ2) поступит первым. Допустим, что первым пришел импульс последовательности ТИ2, и тактовый импульс появился на выходе элемента 17 И. При этом появится единичная посылка длительностью Т0 на выходе расширителя 22 импульсов, что соответствует, как указывалось выше, 4-му состоянию напряжений u1 и u2. Номера состояний в каждый тактовый момент указаны на фиг.15 (строка уi). С выхода расширителя 22 импульсов единичная посылка поступает на вторые входы элементов 55, 56, 63 и 64 И логического блока 3 формирования управляющих напряжений для блока ключей, и только эти четыре элемента активизированы в данный тактовый интервал. Предположим, что данный тактовый интервал соответствует первым посылкам модулирующих сигналов. В этот тактовый интервал на модулирующих входах Х1 и X2 (uc1 и uc2) действуют единичные посылки (см. фиг.15). Единичная посылка X1 через первый вход логического блока 3 формирования управляющих напряжений для блока ключей (вход элемента 43 НЕ) поступает на первые входы элементов 47 и 48 И, а единичная посылка Х2 через второй вход логического блока 3 формирования управляющих напряжений для блока ключей поступает на вторые входы элементов 46 и 48 И. Таким образом, единичные посылки окажутся на обоих входах элемента 48 И, и на выходе этого элемента появится единичная посылка, которая поступит на первые входы элементов 58, 60, 62 и 64 И. При этом единичные посылки окажутся на обоих входах элемента 64 И, поэтому с выхода этого элемента единичная посылка через элементы 69 и 72 ИЛИ поступит на 5-й и 8-й (по схеме) выходы логического блока 3 формирования управляющих напряжений для блока ключей. Далее эта посылка поступит на управляющие входы аналоговых ключей 77 и 80 в блоке 4 ключей; эти ключи откроются, и через них пройдут сигналы, соответственно, S5 и S8 в определенных фазах. Эти фазы определяются по временным диаграммам сигналов на фиг.13. Соответствующие сигналы отображены на диаграммах, соответственно, u1 и u2 (фиг.15) в первом тактовом интервале.The principle of operation of the two-input frequency modulator is illustrated by the timing diagrams of Fig.15. When you turn on the two-input frequency modulator, the
В конце первого тактового интервала, т.е. во второй тактовый момент, состояние напряжений u1 и u2 вновь оценивается в анализаторе 1 состояния фазовращающих напряжений. На входе 1 анализатора 1 состояния фазовращающих напряжений, куда подается напряжение u1, напряжение равно -а, поэтому на выходе компаратора 10 появится нулевое напряжение, на выходе элемента 12 НЕ появится единичное напряжение, которое активизирует элемент 15 И. В этот тактовый момент появляется тактовый импульс последовательности ТИ1, который через третий вход анализатора 1 состояния фазовращающих напряжений поступает на вторые входы элементов 14 и 15 И. На элементе 15 И окажется совпадение единичных напряжений, и тактовый импульс поступит на выход элемента 15 И. На выходе расширителя 20 импульсов при этом сформируется единичный импульс длительностью Т0 (второе состояние напряжений u1 и u2). Этот импульс поступает на 4-й вход логического блока 3 формирования управляющих напряжений для блока ключей и далее на вторые входы элементов 51, 52, 59 и 60 И этого блока. На 1-й и 2-й входы логического блока 3 формирования управляющих напряжений для блока ключей в этот тактовый интервал действуют входные модулирующие сигналы: нулевое напряжение X1 (uc1) действует на 1-й вход и единичное напряжение Х2 (uс2) - на 2-й вход. Нулевая посылка X1 через элемент 43 НЕ поступает на первые входы элементов 45 и 46 И. Единичная посылка Х2 воздействует на вторые входы элементов 46 и 48 И. На входах элемента 46 И окажется совпадение единичных напряжений, вследствие чего тактовый импульс с выхода этого элемента поступает на первые входы элементов 50, 52, 54 и 56 И. На входах элемента 52 И обеспечивается совпадение единичных напряжений, и на выходе этого элемента появится единичный импульс длительностью Т0; такие же импульсы появятся на выходах элементов 67 и 68 ИЛИ, т.е. на 3-м и 4-м (по схеме) выходах логического блока 3 формирования управляющих напряжений для блока ключей. Эти импульсы поступают на управляющие входы ключей 75 и 76 (3-го и 4-го по счету) и открывают эти ключи. Через ключ 75 пройдет элемент сигнала S3, а через ключ 76 - элемент сигнала S4. Форма этих сигналов, определенная согласно фиг.13 для тактового интервала, действующего после тактового момента ТИ1, показана на фиг.15 (u1 и u2, тактовый интервал 2).At the end of the first clock interval, i.e. at the second clock moment, the state of voltages u 1 and u 2 is again evaluated in the
Продолжая аналогичные рассуждения для последующих тактовых интервалов, получим временные диаграммы фазовращающих напряжений u1 и u2, поступающих на входы амплитудно-фазовых модуляторов 5 и 6 двухвходового частотного модулятора. Далее обычным образом работают элементы 5-9 двухвходового частотного модулятора, входящие в ограничительную часть формулы изобретения. При этом напряжение u1, воздействуя на модулирующий вход первого амплитудно-фазового модулятора 5, изменяет амплитуду и фазу в.ч. напряжения на его выходе; в зависимости от полярности u1 фаза выходного напряжения амплитудно-фазового модулятора 5 может принимать значения 0 или π , а амплитуда изменяется по закону модулирующего напряжения. Напряжение u2 воздействует на модулирующий вход второго амплитудно-фазового модулятора 6 и также изменяет его амплитуду и фазу; фаза, в зависимости от полярности u2, может принимать значения π /2 или 3 π /2. Сложение выходных напряжений амплитудно-фазовых модуляторов в сумматоре 9 дает выходное напряжение модулятора. Амплитуда этого напряжения постоянна, т.к. определяется соотношениями:Continuing similar considerations for subsequent clock intervals, we obtain time diagrams of phase-shifting voltages u 1 and u 2 supplied to the inputs of amplitude-
- на частоте фазовращающего напряжения Ω 1=π /2T0 - at the frequency of the phase-shifting voltage Ω 1 = π / 2T 0
- на частоте фазовращающего напряжения Ω 2=3π /2Т0 - at the frequency of the phase-shifting voltage Ω 2 = 3π / 2T 0
а фаза линейно изменяется во времени за время действия каждой посылки:and the phase varies linearly over time during the duration of each package:
- на частоте фазовращающего напряжения Ω 1=π /2T0 - at the frequency of the phase-shifting voltage Ω 1 = π / 2T 0
на частоте фазовращающего напряжения Ω 2=3π /2Т0 at the frequency of the phase-shifting voltage Ω 2 = 3π / 2T 0
В зависимости от частоты напряжений u1 и u2 на данном тактовом интервале фаза выходного напряжения за время одной посылки может измениться на угол π /2 или 3π /2, что соответствует смещению частоты посылки от значения f0 на 1/(4Т0) или, соответственно, на 3/(4Т0). Значения частот посылок выходного напряжения модулятора указаны на временной диаграмме uвых фиг.15. Сопоставление комбинации передаваемых символов с частотой выходного напряжения модулятора на каждом тактовом интервале Т0 показывает, что между ними существует однозначное соответствие, определяемое вышеприведенным манипуляционным кодом. Таким образом, предлагаемый двухвходовой частотный модулятор обеспечивает 4-частотную ЧМ без разрыва фазы при одновременной передаче двух двоичных цифровых сигналов на основе комбинационного уплотнения с заданным манипуляционным кодом. Кроме того, двухвходовой частотный модулятор обеспечивает работу и в одноканальном режиме. При установке на модуляционном входе X1 уровня логического нуля модулятор работает по второму входу (X2), используя фазовращающие напряжения только с низкими частотами Ω 1 и формируя при этом на выходе 2-частотное ЧМ колебание без разрыва фазы с индексом модуляции 0,5. Если на входе X1 установить уровень логической единицы, то модулятор работает по второму входу и использует фазовращающие напряжения с частотами Ω 2; на выходе модулятора при этом формируется 2-частотное ЧМ колебание без разрыва фазы с индексом модуляции 1,5. Во всех режимах двухвходовой частотный модулятор обеспечивает компактный спектр выходного сигнала. Расчеты показывают, что при работе в двухканальном режиме реальная ширина спектра (по уровню мощности 99%), приходящаяся на один канал, составляет 1,27-V (незначительное увеличение по сравнению с ММС). Работа с индексом модуляции 1,5 дает реальную ширину спектра 2,92-V, т.е. трехкратное увеличение индекса модуляции потребовало увеличения полосы менее чем в 2,5 раза. Предлагаемый частотный модулятор обладает и другими достоинствами модулятора ММС, которые указаны выше.Depending on the frequency of voltages u 1 and u 2 at a given clock interval, the phase of the output voltage during one transmission can change by an angle π / 2 or 3π / 2, which corresponds to a shift of the frequency of the package from f 0 by 1 / (4Т 0 ) or , respectively, at 3 / (4T 0 ). The values of the frequencies of the packages of the output voltage of the modulator are indicated on the time diagram u of the output of Fig. 15. Comparison of the combination of transmitted symbols with the frequency of the output voltage of the modulator at each clock interval T 0 shows that there is an unambiguous correspondence between them, determined by the above manipulation code. Thus, the proposed two-input frequency modulator provides a 4-frequency FM without phase disruption while simultaneously transmitting two binary digital signals based on combination combining with a given manipulation code. In addition, a two-input frequency modulator provides operation in a single-channel mode. When a logic zero level is set at the modulation input X 1 of the logic zero, the modulator operates on the second input (X 2 ), using phase-shifting voltages with only low frequencies Ω 1 and generating a 2-frequency FM oscillation without phase discontinuity with a modulation index of 0.5 at the output. If at the input X 1 to establish the level of a logical unit, the modulator operates on the second input and uses phase-shifting voltages with frequencies Ω 2 ; at the output of the modulator, a 2-frequency FM oscillation is formed without phase discontinuity with a modulation index of 1.5. In all modes, a two-input frequency modulator provides a compact spectrum of the output signal. Calculations show that when operating in two-channel mode, the real spectrum width (at a power level of 99%) per channel is 1.27-V (a slight increase compared to MMS). Working with a modulation index of 1.5 gives a real spectral width of 2.92-V, i.e. a three-fold increase in the modulation index required an increase in the band of less than 2.5 times. The proposed frequency modulator has other advantages of the MMS modulator, which are indicated above.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2003111222/09A RU2248090C2 (en) | 2003-04-21 | 2003-04-21 | Double-input frequency modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2003111222/09A RU2248090C2 (en) | 2003-04-21 | 2003-04-21 | Double-input frequency modulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2003111222A RU2003111222A (en) | 2004-11-20 |
| RU2248090C2 true RU2248090C2 (en) | 2005-03-10 |
Family
ID=35365045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2003111222/09A RU2248090C2 (en) | 2003-04-21 | 2003-04-21 | Double-input frequency modulator |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2248090C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2568786C2 (en) * | 2014-02-26 | 2015-11-20 | Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские космические системы") | High-speed on-board modulator |
-
2003
- 2003-04-21 RU RU2003111222/09A patent/RU2248090C2/en not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| БАНКЕТ В.Л., и др., Цифровые методы в спутниковой связи, Москва, Радио и связь, 1988, с.39-40, рис.2.1б, 2.2. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2568786C2 (en) * | 2014-02-26 | 2015-11-20 | Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские космические системы") | High-speed on-board modulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008412B1 (en) | Frequency detector | |
| US5193222A (en) | System for interrupting a transmitter output wave | |
| US3439283A (en) | Frequency shift keyed discriminating circuits | |
| US5027372A (en) | Differential phase shift keying modulator | |
| KR20080113083A (en) | Phase modulator | |
| KR0137529B1 (en) | Quadrature quadrature | |
| JPH03179939A (en) | Polyphase phase modulator | |
| RU2248090C2 (en) | Double-input frequency modulator | |
| US4311971A (en) | Apparatus for generating constant-envelope, angle-modulated pulse signals | |
| JPH06315039A (en) | Pi/4 shift dqpsk modulator | |
| US3378637A (en) | System for generating single sideband phase modulated telegraphic signals | |
| US3740669A (en) | M-ary fsk digital modulator | |
| RU2262802C1 (en) | Device for transmitting and receiving broadband signals, modulated by phase and frequency | |
| CN100385784C (en) | Single-phase bridge type inverter in high voltage frequency converter | |
| JPS6135743B2 (en) | ||
| RU2239939C1 (en) | Triple-frequency modulator | |
| RU2255415C1 (en) | Spectrum-division frequency modulator | |
| US3585503A (en) | Binary psk transmission using two closely related frequencies to eliminate phase discontinuity | |
| SU1388974A2 (en) | Phase modulator | |
| KR950003669B1 (en) | Four phase differential quardrature phase-shift keying modulator and demodulator | |
| RU2302700C2 (en) | Method and device for binary signal transmission | |
| RU2255414C1 (en) | Integer-index frequency modulator | |
| SU1327316A1 (en) | Device for synchronous radio reception of frequency-keyed signals | |
| GB1570840A (en) | Generation of modulated carrier waves for phase or phase- amplitude shift keying | |
| JPS5838018B2 (en) | Phase continuous FSK signal modulation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20090422 |