RU2209478C2

RU2209478C2 - Приемное устройство с двухэтапным поиском шумоподобного сигнала по частоте и задержке

Info

Publication number: RU2209478C2
Application number: RU2001117981/09A
Authority: RU
Inventors: И.Г. Безгинов; И.В. Давыдов; Г.Ф. Провоторов; В.И. Штефан
Original assignee: Федеральное государственное унитарное предприятие "Воронежский научно-исследовательский институт связи"
Priority date: 2001-06-27
Filing date: 2001-06-27
Publication date: 2003-07-27

Abstract

Предлагаемое изобретение относится к области техники связи и может быть использовано для приема информации по каналам связи, использующим шумоподобные сигналы. Введение в устройство-прототип дополнительных блоков позволяет работать с сигналами больших баз (8000, 10000 и более) и сократить время поиска. Устройство содержит смеситель, управляемый синтезатор частот, два ключа, два коррелятора, генератор опорной псевдослучайной последовательности, два пороговых блока, логический блок, синхронизатор, постоянно-запоминающее устройство, два счетчика, формирователь адреса, блок сравнения, блок совпадения, блок опроса. 3 ил., 1 табл.

Description

Предлагаемое устройство относится к области техники радиосвязи и может быть использовано для приема информации по каналам связи с использованием шумоподобных сигналов.

Известны приемные устройства шумоподобных сигналов, построенные на базе согласованных фильтров. Время поиска сигнала в таких устройствах соизмеримо с периодом используемой двоичной последовательности. Однако реализовать на практике такие приемные устройства при больших базах сигнала задача весьма проблематичная (см. А.И. Алексеев, А.Г. Шереметьев, Г.И. Тузов, Б.И. Глазов "Теория и применение псевдослучайных сигналов").

Известно также приемное устройство широкополосных сигналов по а.с. 1109915, Н 04 L 27/00, содержащее линейный тракт, квадратурный перемножитель, интегратор, блок выбора и запоминания на такт, фильтр нижних частот, управляемый фазовращатель, детектор огибающей, сумматор и решающий блок.

Недостатком этого устройства является то, что при наличии на его входе структурной помехи резко падает помехоустойчивость по отношению к другим видам помех, а при достаточно сильном уровне этой помехи наступает срыв связи.

Наиболее близким по технической сущности к предлагаемому устройству является устройство, представленное на рис.5.6.2, стр.183 книги "Шумоподобные сигналы в системах передачи информации" под ред. В.Б. Пестрякова, М., "Сов. радио", 1973, принятое за прототип.

На фиг.1 приведена схема устройства-прототипа, где обозначено:
1 - смеситель;
2 - управляемый синтезатор частоты (УСЧ);
3, 4 - первый и второй ключи;
5 - согласованный о сегментом фильтр (СФС);
6 - генератор опорной псевдослучайной последовательности (ГПСП);
7 - коррелятор;
8 - детектор огибающей;
9, 10 - первый и второй пороговые блоки;
11 - логический блок.

Устройство-прототип содержит последовательно соединенные смеситель 1, первый ключ 3, согласованный с сегментом фильтр (СФС) 5, детектор огибающей 8, первый пороговый блок 9, выход которого соединен с первыми входами логического блока 11 и ГПСП 6, второй вход которого соединен с пятым выходом логического блока 11. Кроме того, последовательно соединенные второй ключ 4, коррелятор 7 и второй пороговый блок 10, выход которого соединен со вторым входом логического блока 11, четвертый выход которого соединен с управляющим входом второго ключа 4, сигнальный вход которого соединен с выходом смесителя 1, первый вход которого является входом устройства. Первый выход логического блока 11 соединен с управляющим входом первого ключа 3. Третий выход логического блока 11 через управляемый синтезатор частоты 2 соединен со вторым входом смесителя 1. Второй выход логического блока является выходом устройства. При этом выход ГПСП 6 соединен со вторым входом коррелятора 7.

Устройство-прототип работает следующим образом.

В начале первый ключ 3 открыт, а второй ключ 4 закрыт. Входной сигнал поступает на смеситель 1, на второй вход которого подается опорный синусоидальный сигнал с управляемого синтезатора частоты 2, который может генерировать набор синусоидальных сигналов через каждые 1/T_c Гц в пределах всего интервала неопределенности по частоте.

Эти опорные сигналы соответствуют средним частотам расширенных частотных интервалов (1-V на фиг. 2) и элементарных частотных интервалов 1/T_s (1-6; фиг. 2). На смеситель 1 подается средняя частота некоторого расширенного интервала (например, 1). С выхода первого ключа 3 сигнал поступает на согласованный с сегментом фильтр 5, затем на детектор огибающей 8. Результат накопления подается на первый пороговый блок 9, имеющий порог П_I. Если напряжение на выходе фильтра 5 превысит пороговый уровень, импульс с выхода порогового блока 9 запустит ГПСП 6. Одновременно логический блок 11 закроет первый ключ 3 и откроет второй ключ 4, тем самым подаст сигнал на коррелятор 7, переключит управляемый синтезатор частот 2 на частоту, соответствующую некоторому элементарному частотному интервалу, расположенному в обследуемом расширенном интервале (на фиг.2 это интервал I). Через время, равное длительности сигнала, производится сравнение выходного напряжения коррелятора 7 с порогом П₂ второго порогового блока 10. Если накопленное напряжение превышает порог, поиск заканчивается. Если меньше порога, то частотный синтезатор переключается на частоту, соответствующую средней частоте следующего элементарного частотного интервала (интервал 2 на фиг.2), производится проверка по этой частоте и т.д., пока не будут проверены все m_f элементарных интервалов (на фиг. 2 m=6), лежащих внутри данного расширенного интервала 1/Т_с. Если предварительное решение о частоте и задержке сигнала было принято правильно, то с высокой степенью достоверности, практически безошибочно, проверка устанавливает это.

На одном из элементарных частотных интервалов порог второго порогового устройства 10 будет превышен, и система поиска закончит свою работу, определив и задержку, и частоту с точностью, достаточной для работы информационного канала и системы слежения по частоте и задержке. Если после просмотра всех дискретных значений задержки на данном расширенном частотном интервале поиск не заканчивается, то синтезатор частоты 2 переключается на частоту, соответствующую средней частоте следующего расширенного частотного интервала (интервал II фиг. 2), и поиск продолжается. Число проверок при просмотре Б = Nτ значений задержки является случайным и, следовательно, случайной величиной является время анализа каждого из расширенных частотных интервалов и время поиска Т_п. Простейшей характеристикой случайного времени поиска является его среднее значение.

Устройство-прототип имеет тот недостаток, что переход к следующим этапам поиска (к следующим временным сдвигам) происходит последовательно независимо от структуры принимаемого сигнала, что приводит к длительному поиску.

Кроме того, при использовании сигнала с большими базами (8000-10000 и более) реализовать согласованный фильтр практически невозможно.

Для устранения указанных недостатков в устройство, содержащее смеситель, первый вход которого является входом устройства, а выход соединен с сигнальными входами первого и второго ключей, выход второго ключа через последовательно соединенные второй коррелятор и второй пороговый блок соединен со вторым входом логического блока, четвертый выход которого соединен с управляющим входом второго ключа, первый выход логического блока соединен с управляющим входом первого ключа, а также первый пороговый блок, выход которого соединен с первым входом логического блока, генератор псевдослучайной последовательности (ГПСП), выход которого соединен со вторым входом второго коррелятора, и управляемый синтезатор частот, выход которого соединен со вторым входом смесителя, причем, второй выход логического блока является выходом устройства, введены первый коррелятор, последовательно соединенные формирователь адреса, постоянно-запоминающее устройство (ПЗУ) и синхронизатор, а также последовательно соединенные блок опроса, блок совпадения и блок сравнения, кроме того, первый и второй счетчики. При этом первый выход синхронизатора соединен с входом ГПСП, второй выход - с третьими входами первого коррелятора и логического блока, третий выход синхронизатора соединен с третьим входом второго коррелятора, четвертым входом логического блока и вторым входом блока совпадения. Выход первого ключа соединен с первым входом первого коррелятора, выход которого соединен с входом первого порогового блока.

Выход блока сравнения соединен с входом управляемого синтезатора частот. Входы первого и второго счетчиков соединены с выходами первого и второго пороговых блоков соответственно, при этом вход блока опроса соединен с выходом второго порогового блока, n выходов первого счетчика соединены с первыми n входами формирователя адреса, вторые n входы которого соединены с n выходами второго счетчика. Вход формирователя адреса соединен с пятым выходом логического блока. Выход ГПСП соединен со вторым входом первого коррелятора.

На фиг.3 представлена функциональная схема предлагаемого устройства, где обозначено:
1 - смеситель;
2 - управляемый синтезатор частот (УСЧ);
3, 4 - первый и второй ключи;
5, 7 - первый и второй корреляторы;
6 - генератор опорной псевдослучайной последовательности (ГПСП);
8, 13 - первый и второй перемножители;
9, 10 - первый и второй пороговые блоки;
11 - логический блок;
12, 14 - первый и второй интеграторы;
15 - синхронизатор;
16 - постоянно-запоминающее устройство (ПЗУ);
17, 19 - первый и второй счетчики;
18 - формирователь адреса;
20 - блок сравнения;
21 - блок совпадения;
22 - блок опроса.

Предлагаемое устройство содержит последовательно соединенные смеситель 1, первый ключ 3, первый коррелятор 5 (состоящий из последовательно соединенных первого перемножителя 8 и первого интегратора 12, причем, второй вход первого перемножителя 8 является вторым входом, а второй вход первого интегратора 12 - третьим входом коррелятора 5), первый пороговый блок 9, выход которого соединен с входом первого счетчика 17 и первым входом логического блока 11, второй выход которого является выходом устройства. Кроме того, содержит последовательно соединенные второй ключ 4, второй коррелятор 7 (состоящий из последовательно соединенных второго перемножителя 13 и второго интегратора 14, причем, второй вход второго перемножителя 13 является вторым входом, а второй вход второго интегратора 14 - третьим входом второго коррелятора 7), второй пороговый блок 10, выход которого соединен с входом второго счетчика 19 и вторым входом логического блока 11, четвертый выход которого соединен с управляющим входом второго ключа 4, сигнальный вход которого соединен с выходом смесителя I, первый вход которого является входом устройства. При этом пятый выход логического блока 11 соединен с первым входом формирователя адреса 18, n выходов которого соединены с n входами ПЗУ 16, n выходов которого соединены с n входами синхронизатора 15, первый выход которого через ГПСП 6 соединен со вторыми входами первого 8 и второго 13 перемножителей. Второй выход синхронизатора 15 соединен со вторым входом первого интегратора 12 и третьим входом логического блока 11. Третий выход синхронизатора 15 соединен со вторым входом второго интегратора 14 и четвертым входом логического блока 11. Причем, n выходов первого счетчика 17 соединены с первыми n входами формирователя адреса 18, вторые n выходов которого соединены с n выходами второго счетчика 19. При этом первый выход логического блока 11 соединен с управляющим входом первого ключа 3. Кроме того, выход второго порогового блока 10 через последовательно соединенные блок опроса 22, блок совпадения 21, блок сравнения 20 и управляемый синтезатор частот 2 соединен со вторым входом смесителя 1. Третий выход синхронизатора 15 соединен со вторым входом блока совпадений 21. Второй вход блока сравнения 20 является входом для сигнала порога П₃.

Работает предлагаемое устройство следующим образом.

Входной сигнал поступает на смеситель 1, на второй вход которого подается опорный синусоидальный сигнал с управляемого синтезатора частот 2, который может генерировать набор синусоидальных сигналов через каждые 1/Т_c Гц в пределах всего интервала неопределенности по частоте. Эти опорные сигналы соответствуют средним частотам расширенных частотных интервалов (1-V на фиг. 2) и элементарных частотных интервалов 1/Т_c (1-6 фиг.2). В начале на смеситель 1 подается средняя частота некоторого расширенного интервала (например, 1, фиг. 2). С выхода смесителя 1 принятый сигнал и преобразованный в промежуточную частоту поступает на сигнальные входы первого 3 и второго 4 ключей. На первом этапе поиска сигнала первый ключ 3 открыт, а второй ключ 4 закрыт. Сигнал и шум через открытый ключ 3 поступают на вход первого коррелятора 5. На второй вход перемножителя 8 поступает сигнал с ГПСП 6. С выхода первого интегратора 12, работой которого управляет синхронизатор 15, сигнал через первый пороговый блок 9 поступает на первый счетчик 17. Если измеренное время задержки не совпадает с истинным (напряжение на выходе первого интегратора 12 не превышает порога порогового блока 9), то значение первого счетчика 17 увеличивается на единицу и поступает на первые n входы формирователя адреса 18, который последовательно формирует адреса первого столбца матрицы, представленной в таблице. Значение элементов матрицы записаны в ПЗУ 16 для заданной базы фазоманипулированного (ФМ) сигнала.

В таблице приведено разложение на смежные классы для элементов ПСП с базой Б= 63. В первом столбце таблицы приведены наименьшие элементы смежных классов (лидеры смежных классов). При разложении несмежного класса получается log₂Б строк по m элементов в каждой, где m - степень проверочного полинома. При этом количество элементов поиска сокращается в Б/log₂Б раз.

Синхронизатор 15 меняет время задержки щумоподобного сигнала в ГПСП 6 на количество тактов К, считанное из первого столбца ПЗУ 16. Кроме этого, синхронизатор 15 обеспечивает включение и выключение первого интегратора 12 и подачу отсчетных импульсов на логический блок 11. При превышении сигналов с выхода первого интегратора 12 порога блока 9 включаются цепи проверки (второй этап), для этого блок 11 открывает второй ключ 4 и закрывает первый ключ 3, подает сигнал на формирователь адреса 18, который начинает формировать адреса строки матрицы (см. таблицу), для которой произошло превышение порога в первом пороговом блоке 9.

Сигнал с шумом поступает на вход второго коррелятора 7. На второй вход второго перемножителя 13 поступают копии сигнала с ГПСП 6 с задержкой, сформированной синхронизатором 15. Со второго коррелятора 7 сигнал поступает на второй пороговый блок 10 (его порог отличается от порога блока 9), с выхода которого - на второй счетчик 19 и логический блок 11.

После каждого непревышения порога во втором пороговом блоке 10 значение второго счетчика 19 увеличивается на единицу, и сигнал поступает на вторые n входы формирователя адреса 18, который формирует адрес строки матрицы (см. таблицу) с номером, при котором превышен порог на первом этапе поиска. Далее, как и на первом этапе, выбирается значение из ПЗУ 16 (соответствующая строка таблицы), по которому синхронизатор 15 управляет работой ГПСП 16.

Одновременно идет поиск по частоте. Частотный спектр кодовой последовательности ФМ сигнала имеет частотные составляющие одинаковой амплитуды дли номеров в соответствии со строками таблицы.

Для получения спектра кодовой последовательности в устройство введен блок опроса 22, с которого сигнал поступает на блок совпадения 21 и далее на блок сравнения 20, с выхода которого - на управляемый синтезатор частот 2.

Блок опроса 22 преобразует сигнал по закону f(Х)=x/sinx, то есть если на входе блока 22 амплитуда сигнала X, то на выходе его амплитуда сигнала f(Х)= x/sinx. Этот блок необходим для выделения спектра кодовой последовательности из полного спектра ФМ сигнала.

Блок совпадения 21 подсчитывает количество совпадающих по амплитуде значений сигналов блока 22 в моменты времени, поступающие с синхронизатора 15.

Блок 20 сравнивает количество совпадений с блока 21 с порогом П₃, величина которого П₃=log₂Б (Б - база сигнала). В случае, если сигнал ∠ П₃, частота на управляемом синтезаторе частот 2 увеличивается на

, где f_т - тактовая частота ФМ сигнала.

На этом синхронизация заканчивается и информационный сигнал подается на выход устройства.

Отметим, что на первом этапе поиска из ПЗУ 16 считываются значения первого столбца таблицы, на втором этапе - значения из соответствующей строки таблицы.

Таким образом, в предлагаемом устройстве с использованием двух корреляторов время поиска уменьшается примерно в Б/log₂Б раз за счет учета структурных свойств ПСП.

Claims

Приемное устройство с двухэтапным поиском шумоподобного сигнала по частоте и задержке, содержащее смеситель, первый вход которого является входом устройства, а выход соединен с сигнальными входами первого и второго ключей, выход второго ключа через последовательно соединенные второй коррелятор и второй пороговый блок соединен со вторым входом логического блока, четвертый выход которого соединен с управляющим входом второго ключа, первый выход логического блока соединен с управляющим входом первого ключа, а также первый пороговый блок, выход которого соединен с первым входом логического блока, генератор псевдослучайной последовательности (ГПСП), выход которого соединен со вторым входом второго коррелятора, и управляемый синтезатор частот, выход которого соединен со вторым входом смесителя, причем второй выход логического блока является выходом устройства, отличающееся тем, что введены первый коррелятор, последовательно соединенные формирователь адреса, постоянно-запоминающее устройство (ПЗУ) и синхронизатор, первый выход которого соединен со входом ГПСП, а также последовательно соединенные блок опроса, блок совпадения и блок сравнения, выход которого соединен с входом управляемого синтезатора частот, первый и второй счетчики, входы которых соединены с выходами первого и второго пороговых блоков соответственно, при этом вход блока опроса соединен с выходом второго порогового блока, n выходов первого счетчика соединены с первыми n входами формирователя адреса, вторые n входы которого соединены с n выходами второго счетчика, вход формирователя адреса соединен с пятым выходом логического блока, кроме того, второй выход синхронизатора соединен с третьими входами первого коррелятора и логического блока, третий выход синхронизатора соединен с третьим входом второго коррелятора, четвертым входом логического блока и вторым входом блока совпадения, при этом выход первого ключа соединен с первым входом первого коррелятора, выход которого соединен с входом первого порогового блока, выход ГПСП соединен со вторым входом первого коррелятора.