RU2178617C2 - Flip-flop device - Google Patents
Flip-flop device Download PDFInfo
- Publication number
- RU2178617C2 RU2178617C2 RU2000101673A RU2000101673A RU2178617C2 RU 2178617 C2 RU2178617 C2 RU 2178617C2 RU 2000101673 A RU2000101673 A RU 2000101673A RU 2000101673 A RU2000101673 A RU 2000101673A RU 2178617 C2 RU2178617 C2 RU 2178617C2
- Authority
- RU
- Russia
- Prior art keywords
- trigger
- inputs
- resistors
- flip
- flop
- Prior art date
Links
Abstract
Description
Изобретение относится к области импульсной техники и может быть использовано в устройствах вычислительной техники и систем управления. The invention relates to the field of pulsed technology and can be used in computing devices and control systems.
Известно триггерное устройство (см. патент Российской Федерации N 2053593 от 06.12.90, МКИ H 03 К 3/037, "Триггерное устройство", Г. И. Шишкин, опубл. 27.01.96, Бюл. N 3), содержащее триггер, входы установки и сброса которого соединены с выходами соответственно первого и второго элементов И-НЕ, первые входы которых соединены с входом устройства, а второй вход первого элемента И-НЕ соединен с выходом первой интегрирующей RC-цепи. Первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входом устройства, вторые входы - соответственно с инверсным и прямым выходами триггера, а выходы - с входами соответственно первой и второй интегрирующих RC-цепей, выход второй интегрирующей RC-цепи соединен со вторым входом второго элемента И-НЕ. Known trigger device (see patent of the Russian Federation N 2053593 from 06.12.90, MKI H 03 K 3/037, "Trigger device", G. I. Shishkin, publ. 01.27.96, Bull. N 3), containing the trigger, the installation and reset inputs of which are connected to the outputs of the first and second AND-NOT elements, respectively, the first inputs of which are connected to the input of the device, and the second input of the first AND-NOT element is connected to the output of the first integrating RC circuit. The first inputs of the first and second elements EXCLUSIVE OR are connected to the input of the device, the second inputs are respectively with the inverse and direct outputs of the trigger, and the outputs are with the inputs of the first and second integrating RC circuits, respectively, the output of the second integrating RC circuit is connected to the second input of the second element AND NOT.
Основными недостатками данного триггерного устройства являются низкая устойчивость к воздействию помех по питанию, поскольку напряжение на заряженном конденсаторе не должно снижаться ниже максимального из порогов срабатывания элементов И-НЕ, а также сложность схемной реализации, обусловленная необходимостью использования большого числа логических элементов. The main disadvantages of this trigger device are low resistance to interference from power supply, since the voltage on a charged capacitor should not fall below the maximum of the operating thresholds of the NAND elements, as well as the complexity of the circuit implementation, due to the need to use a large number of logic elements.
Известно триггерное устройство (см. авторское свидетельство СССР N 970650 от 03.04.81, МКИ H 03 К 3/286, "Триггерное устройство (третий вариант)", Г. И. Шишкин, опубл. 30.10.82, Бюл. N 40), выбранное в качестве прототипа и содержащее триггер, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй конденсаторы, первый и второй резисторы, входы установки и сброса триггера соединены с первыми обкладками соответственно первого и второго конденсаторов и через соответственно первый и второй резисторы - с одной из шин питания. Первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входной шиной устройства, вторые входы соединены соответственно с прямым и инверсным выходами триггера, а выходы - со вторыми обкладками соответственно первого и второго конденсаторов. A trigger device is known (see USSR author's certificate N 970650 of 04/03/81, MKI H 03 K 3/286, "Trigger device (third option)", G. I. Shishkin, publ. 30.10.82, Bull. N 40) selected as a prototype and containing a trigger, the first and second elements EXCLUSIVE OR, the first and second capacitors, the first and second resistors, the inputs of the installation and reset of the trigger are connected to the first plates of the first and second capacitors, respectively, and through the first and second resistors respectively to one from power tires. The first inputs of the first and second EXCLUSIVE OR elements are connected to the input bus of the device, the second inputs are connected respectively to the direct and inverse outputs of the trigger, and the outputs are connected to the second plates of the first and second capacitors, respectively.
Недостатком данного устройства является низкая помехоустойчивость к воздействию помех по питанию из-за малой величины допустимого спада напряжения питания во время действия помехи. The disadvantage of this device is the low noise immunity to interference from power supply due to the small value of the allowable drop in the supply voltage during the operation of the interference.
Задачей, решаемой предлагаемым изобретением, является создание триггерного устройства, обладающего повышенной помехоустойчивостью по питанию. The problem solved by the invention is the creation of a trigger device having high noise immunity for power.
Технический результат, заключающийся в повышении помехоустойчивости по питанию, достигается тем, что в триггерное устройство, содержащее триггер, входы установки и сброса которого соединены через соответственно первый и второй резисторы с общей шиной, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых соединены с входной шиной, вторые входы соединены соответственно с прямым и инверсным выходами триггера, а выходы - с первыми обкладками соответственно первого и второго конденсаторов, введены третий и четвертый резисторы, включенные между вторыми обкладками соответственно первого и второго конденсаторов и входами соответственно установки и сброса триггера, а сопротивление третьего (четвертого) резистора
где R0 - сопротивление первого (второго) резистора;
Umax - максимальное значение порога срабатывания логических элементов триггера;
E - напряжение питания.The technical result, which consists in increasing the noise immunity in the power supply, is achieved by the fact that in the trigger device containing the trigger, the installation and reset inputs of which are connected through the first and second resistors to the common bus, the first and second elements are EXCLUSIVE OR, the first inputs of which are connected to the input bus, the second inputs are connected respectively to the direct and inverse outputs of the trigger, and the outputs are connected to the first plates of the first and second capacitors respectively, the third and fourth resistors are introduced, incl. connected between the second plates of the first and second capacitors, respectively, and the inputs of the installation and reset of the trigger, respectively, and the resistance of the third (fourth) resistor
where R 0 is the resistance of the first (second) resistor;
U max - the maximum value of the trigger threshold of the logical elements of the trigger;
E is the supply voltage.
Указанная совокупность признаков позволяет повысить помехоустойчивость по питанию за счет снижения напряжения заряженного конденсатора запоминающего элемента во время действия помехи. The specified set of features allows to increase the noise immunity for power by reducing the voltage of the charged capacitor of the storage element during the operation of the interference.
На чертеже приведена принципиальная схема триггерного устройства. The drawing shows a schematic diagram of a trigger device.
Триггерное устройство содержит триггер 1, первый 2 и второй 3 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 4 и второй 5 конденсаторы, первый 6, второй 7, третий 8 и четвертый 9 резисторы, входную шину 10. The trigger device contains trigger 1, first 2 and second 3 elements EXCLUSIVE OR, first 4 and second 5 capacitors, first 6, second 7, third 8 and fourth 9 resistors, input bus 10.
Первые входы элементов 2 и 3 ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с шиной 10, вторые входы - соответственно с прямым и инверсным выходами триггера 1, а выходы - с первыми обкладками соответственно первого 4 и второго 5 конденсаторов, вторые обкладки которых через соответственно третий 8 и четвертый 9 резисторы соединены соответственно с входами установки и сброса триггера 1, которые через соответственно первый 6 и второй 7 резисторы соединены с общей шиной. The first inputs of elements 2 and 3 are EXCLUSIVE OR connected to bus 10, the second inputs are respectively with direct and inverse outputs of trigger 1, and the outputs are with the first plates of the first 4 and second 5 capacitors, respectively, the second plates of which are through the third 8 and fourth 9 resistors, respectively connected respectively to the inputs of the installation and reset trigger 1, which, respectively, through the first 6 and second 7 resistors are connected to a common bus.
Триггерное устройство работает следующим образом. The trigger device operates as follows.
Допустим, что триггер 1 находится в состоянии логического "0", на шине 10 присутствует уровень логической "1". При этом на выходе элемента 1 ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует уровень логической "1", а на выходе элемента 3 ИСКЛЮЧАЮЩЕЕ ИЛИ - уровень логического "0". На входах установки и сброса триггера 1 присутствует уровень логического "0" вследствие привязки их через соответственно резисторы 6 и 7 к общей шине. При этом конденсатор 5 разряжен, а конденсатор 4 заряжен до уровня напряжения питания с выхода элемента 2 ИСКЛЮЧАЮЩЕЕ ИЛИ. Suppose that trigger 1 is in a logical "0" state, a logical "1" level is present on bus 10. In this case, at the output of element 1, EXCLUSIVE OR, there is a logical level of “1”, and at the output of element 3, EXCLUSIVE OR, there is a level of logical “0”. At the inputs of the installation and reset trigger 1 there is a logical level of "0" due to their binding through the resistors 6 and 7, respectively, to the common bus. In this case, the capacitor 5 is discharged, and the capacitor 4 is charged to the level of the supply voltage from the output of the element 2 EXCLUSIVE OR.
При поступлении на шину 10 уровня логического "0" на выходе элемента 2 ИСКЛЮЧАЮЩЕЕ ИЛИ устанавливается уровень логического "0", а на выходе элемента 3 ИСКЛЮЧАЮЩЕЕ ИЛИ - уровень логической "1". Перепады напряжения на выходах элементов 2 и 3 ИСКЛЮЧАЮЩЕЕ ИЛИ дифференцируются соответственно конденсаторами 4 и 5. При этом на входе установки триггера 1 формируется отрицательный импульс, не влияющий на состояние триггера 1, а на входе сброса - положительный импульс, подтверждающий его исходное состояние. Амплитуда отрицательного импульса ограничивается диодом входной защитной цепи логического элемента триггера 1 (см. книгу "Е. А. Зельдин. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. - Л. : Энергоатомиздат. Ленингр. отд-ние, 1986, с. 65, рис. 6.4"). Длительности формируемых импульсов определяются соответственно временем разряда конденсатора 4 и временем заряда конденсатора 5. Процессы перезаряда конденсаторов 4 и 5 происходят одновременно. When logic level “0” is received on bus 10, the output of element 2 EXCLUSIVE OR sets the level of logic “0”, and at the output of element 3 EXCLUSIVE OR sets the level of logic “1”. The voltage drops at the outputs of elements 2 and 3 EXCLUSIVE OR are differentiated respectively by capacitors 4 and 5. At the same time, a negative pulse is generated at the input of the trigger 1 installation, which does not affect the state of trigger 1, and a positive pulse at the reset input confirms its initial state. The amplitude of the negative pulse is limited by the diode of the input protective circuit of the trigger 1 logic element (see the book "E. A. Zeldin. Digital Integrated Circuits in Information and Measuring Equipment. - L.: Energoatomizdat. Leningrad Department, 1986, p. 65, Fig. 6.4 "). The durations of the generated pulses are determined respectively by the discharge time of the capacitor 4 and the charge time of the capacitor 5. The processes of recharging the capacitors 4 and 5 occur simultaneously.
После перезаряда конденсаторов 4 и 5 на шине 10 устанавливается уровень логической "1". На выходе элемента 2 ИСКЛЮЧАЮЩЕЕ ИЛИ устанавливается уровень логической "1", а на выходе элемента 3 ИСКЛЮЧАЮЩЕЕ ИЛИ - уровень логического "0". При этом на входе сброса триггера 1 формируется отрицательный импульс, не влияющий на его состояние, а на входе установки - положительный импульс, вызывающий переключение триггера 1 в состояние логической "1". На выходе элемента 2 ИСКЛЮЧАЮЩЕЕ ИЛИ устанавливается уровень логического "0", а на выходе элемента 3 ИСКЛЮЧАЮЩЕЕ ИЛИ - уровень логической "1". Переключение триггерного устройства закончено. After recharging the capacitors 4 and 5 on the bus 10, the logical level is set to "1". At the output of element 2, EXCLUSIVE OR, the logical level is set to “1”, and at the output of element 3, EXCLUSIVE OR, the level is set to logical “0”. At the same time, a negative pulse is generated at the reset input of trigger 1, which does not affect its state, and a positive pulse is generated at the input of the installation, causing trigger 1 to switch to logical "1" state. At the output of element 2, EXCLUSIVE OR, the logical level is set to “0”, and at the output of element 3, EXCLUSIVE OR, the level is set to logical “1”. Switching trigger device completed.
Переключение триггерного устройства в состояние логического "0" происходит аналогичным образом. Switching the trigger device to the logical "0" state occurs in a similar way.
При воздействии на триггерное устройство в режиме хранения информации в состоянии логического "0" помехи по питанию в виде снижения напряжения Е до величины Emin, вызывающей соответствующее снижение напряжения на заряженном конденсаторе 4 и переключение триггера 1 после окончания помехи в состояние логической "1", на выходе элемента 3 ИСКЛЮЧАЮЩЕЕ ИЛИ формируется положительный перепад напряжения с амплитудой, равной напряжению питания E, вызывающий формирование на входе сброса триггера 1 положительного импульса с амплитудой
где R0 - сопротивление резистора 7;
Rд - сопротивление резистора 9.When exposed to a trigger device in the information storage mode in a logical "0" state, power interference in the form of a decrease in voltage E to a value of E min causing a corresponding decrease in voltage on a charged capacitor 4 and trigger 1 switches after the end of the interference into a logical "1" state, at the output of element 3 EXCLUSIVE OR a positive voltage drop is formed with an amplitude equal to the supply voltage E, causing a positive pulse with amplitude to be generated at the reset input of trigger 1
where R 0 is the resistance of the resistor 7;
R d - the resistance of the resistor 9.
Для гарантированного восстановления состояния триггера необходимо, чтобы амплитуда указанного импульса была не меньше максимального значения Umax порога срабатывания по входу сброса триггера 1
Из данного условия можно определить максимальное сопротивление
После восстановления состояния триггера 1 положительный перепад напряжения формируется на выходе элемента 2 ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом на входе установки триггера 1 формируется положительный импульс амплитудой
где Emin - остаточное напряжение на конденсаторе 4. Для сохранения восстановленного состояния триггера 1 необходимо, чтобы амплитуда импульса U2 не превышала минимальное значение порога срабатывания Umin по входу установки триггера 1:
или с учетом выражения (1):
откуда
При построении триггерного устройства на основе КМОП логических элементов с Umin = 0,3E и Umax = 0,7E в заявленном устройстве допустимый спад напряжения питания ΔEдоп = 0,43Е.For guaranteed restoration of the state of the trigger, it is necessary that the amplitude of the specified pulse is not less than the maximum value U max of the threshold for the trigger reset input 1
From this condition, you can determine the maximum resistance
After restoration of the state of trigger 1, a positive voltage drop is formed at the output of element 2 EXCLUSIVE OR. In this case, a positive pulse with an amplitude is generated at the input of the trigger 1 installation
where E min is the residual voltage at the capacitor 4. To maintain the restored state of trigger 1, it is necessary that the amplitude of the pulse U 2 does not exceed the minimum value of the threshold U min at the input of the trigger 1 setting:
or taking into account the expression (1):
where from
When constructing a trigger device based on CMOS logic elements with U min = 0.3E and U max = 0.7E in the claimed device, the allowable drop in supply voltage ΔE add = 0.43E.
В прототипе амплитуда импульса U2 = E-Emin и допустимый спад напряжения питания ΔEдоп = 0,3E. Следовательно, допустимая амплитуда помехи по питанию в заявленном устройстве на 43% выше, чем в прототипе, что позволяет, в частности, снизить требования по стабильности напряжения батарей резервного питания.In the prototype, the pulse amplitude U 2 = EE min and the allowable drop in the supply voltage ΔE add = 0.3E. Therefore, the allowable amplitude of the noise in the power supply in the claimed device is 43% higher than in the prototype, which allows, in particular, to reduce the stability requirements for the voltage of the backup batteries.
Одновременно в заявленном устройстве производится ограничение тока разряда конденсаторов через диоды входных защитных цепей логических элементов триггера, что исключает перегрузку диодов и способствует повышению надежности устройства. At the same time, in the claimed device, the discharge current of the capacitors is limited through the diodes of the input protective circuits of the trigger logic elements, which eliminates the overload of the diodes and improves the reliability of the device.
Изготовлен лабораторный макет триггерного устройства на микросхемах серии 564. Испытания макета подтвердили работоспособность заявленного устройства и его практическую ценность. A laboratory prototype of the trigger device on the 564 series microcircuits was manufactured. Tests of the prototype confirmed the operability of the claimed device and its practical value.
Claims (1)
где R0 - сопротивления первого и второго резисторов;
Umax - максимальное значение порога срабатывания логических элементов триггера;
Е - напряжение питания.A trigger device containing a trigger, the installation and reset inputs of which are connected through the first and second resistors to the common bus, the first and second elements are EXCLUSIVE OR, the first inputs of which are connected to the input bus, the second inputs are connected respectively to the direct and inverse outputs of the trigger, and the outputs connected to the first plates of the first and second capacitors, respectively, characterized in that the third and fourth resistors are inserted, connected between the second plates of the first and second condos, respectively sensors and inputs, respectively, setting and resetting the trigger, and the resistance R d of the third and fourth resistors is selected from the condition
where R 0 - resistance of the first and second resistors;
U max - the maximum value of the trigger threshold of the logical elements of the trigger;
E is the supply voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2000101673A RU2178617C2 (en) | 2000-01-26 | 2000-01-26 | Flip-flop device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2000101673A RU2178617C2 (en) | 2000-01-26 | 2000-01-26 | Flip-flop device |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2000101673A RU2000101673A (en) | 2001-12-10 |
RU2178617C2 true RU2178617C2 (en) | 2002-01-20 |
Family
ID=20229711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2000101673A RU2178617C2 (en) | 2000-01-26 | 2000-01-26 | Flip-flop device |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2178617C2 (en) |
-
2000
- 2000-01-26 RU RU2000101673A patent/RU2178617C2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201813147U (en) | Short circuit protection circuit of switching power | |
CN108023577B (en) | Pulse width filter circuit | |
US6297751B1 (en) | Low-voltage joystick port interface | |
JPH07255174A (en) | Ac/dc converter for multi-specification alternating current | |
US9742403B2 (en) | State-retaining logic cell | |
US6507221B2 (en) | Circuit for the filtering of parasitic logic signals | |
RU2178617C2 (en) | Flip-flop device | |
CN203537356U (en) | Power on reset circuit | |
RU2210178C1 (en) | Flip-flop facility | |
RU2212095C1 (en) | Flip-flop device | |
RU2106056C1 (en) | Noise-immune flip-flop device | |
RU2250554C1 (en) | Flip-flop device | |
RU2237969C1 (en) | Trigger device | |
RU2211528C2 (en) | Flip-flop device | |
RU2237970C1 (en) | Trigger device | |
CN217689990U (en) | Low-level effective delay control reset circuit | |
RU2250557C1 (en) | Flip-flop device | |
CN217689991U (en) | High-level effective delay control reset circuit | |
JP4653222B2 (en) | Capacitance judgment device and judgment method for authentication | |
RU2250558C1 (en) | Flip-flop device | |
RU2234798C1 (en) | Pulse generator | |
RU2123232C1 (en) | Flip-flop | |
RU2123233C1 (en) | Flip-flop | |
RU2095939C1 (en) | Single-phase d flip-flop | |
RU2207716C2 (en) | Flip-flop facility |