RU216511U1 - Диджитайзер - Google Patents

Диджитайзер Download PDF

Info

Publication number
RU216511U1
RU216511U1 RU2022130902U RU2022130902U RU216511U1 RU 216511 U1 RU216511 U1 RU 216511U1 RU 2022130902 U RU2022130902 U RU 2022130902U RU 2022130902 U RU2022130902 U RU 2022130902U RU 216511 U1 RU216511 U1 RU 216511U1
Authority
RU
Russia
Prior art keywords
digitizer
channel
connectors
signal
calculating
Prior art date
Application number
RU2022130902U
Other languages
English (en)
Inventor
Иван Сергеевич Бредихин
Александр Владимирович Пашков
Original Assignee
Общество с ограниченной ответственностью "Диджитайзер"
Filing date
Publication date
Application filed by Общество с ограниченной ответственностью "Диджитайзер" filed Critical Общество с ограниченной ответственностью "Диджитайзер"
Application granted granted Critical
Publication of RU216511U1 publication Critical patent/RU216511U1/ru

Links

Images

Abstract

Полезная модель относится к вычислительной технике. Технический результат заключается в обеспечении возможности выполнения калибровки каналов диджитайзера без применения дополнительных приборов. Диджитайзер включает закрепленные на общей плате и связанные между собой системой электропроводящих элементов разъемы, программируемую логическую интегральную схему, аналого-цифровые преобразователи, блок памяти и процессорную систему. Дополнительно содержит блок компенсации, связанный электропроводящими элементами с процессорным ядром процессорной системы и разъемами на выходе диджитайзера. 1 ил.

Description

Полезная модель относится к вычислительной технике и может быть использована в качестве входного устройства цифровых вычислительных комплексов для регистрации быстропротекающих электрических процессов в исследованиях в области фундаментальной физики, а также в аэрокосмической и телекоммуникационной технике и атомной энергетике.
Для автоматизации процессов передачи и обработки данных используются аналого-цифровые преобразователи (далее - АЦП). При этом для ряда практических приложений необходимо выполнение цифровой обработки сигналов в режиме реального времени.
Более ранняя оцифровка сигнала стала возможной в связи с появлением более сложных технических устройств - диджитайзеров - которые позволяют осуществлять захват и преобразование электрических сигналов, хранение данных в быстродействующей памяти DDR (от англ. Double Data Rate), а также их потоковую обработку, например, с использованием программируемой логической интегральной схемы (далее - ПЛИС). Применение методов цифровой обработки данных с помощью диджитайзеров 1-го поколения позволило уменьшить габариты и стоимость электронных узлов, обеспечив дальнейшее наращивание плотности и количества применяемых детекторов. Однако при этом обнаружилась новая проблема, связанная не с оцифровкой данных, а с их потоковой обработкой и хранением.
В системах 1-го поколения данные обрабатывались лишь минимально. Все необходимые математические операции с данными выполнялись на так называемой постобработке: например, данные от нескольких измерений могли храниться на персональном компьютере, где они могли обрабатываться после проведения эксперимента. Потоковая обработка требует построения мощных серверов, которые по стоимости будут превышать стоимость самой экспериментальной/технологической установки.
Актуальной задачей является одновременный непрерывный сбор и обработка данных с тем, чтобы хранить лишь уже обработанные/выделенные фрагменты или предпринимать действия в зависимости от результатов их анализа. Ввиду уникальности каждого эксперимента/установки - такая обработка должна быть полностью настраиваемой пользователем.
Известен цифровой диджитайзер МОС2, предназначенный для преобразования мгновенных значений напряжения электрического сигнала в цифровой код, измерения мгновенных значений напряжения и использования в высокочастотных и сверхвысокочастотных системах в качестве оконечного устройства оцифровки сигналов промежуточной частоты до 200 МГц (URL:/ https://www.informtest.ru/produktsiya/ostsillografy_i_didzhitayzery/mos2/ (дата опубл.: 24.08.2020). Совместно с преобразователем частоты DOWNCONVERTER 10 GHz LXI производства холдинга «Информтест» известное решение под управлением общей программной оболочки АСМ2 составляет синтетический инструмент - анализатор спектра, готовое решение для тестирования СВЧ-устройств и каналов радиоприема.
К недостаткам известного решения относится его достаточно узкая специализация и невозможность применения для отличающихся задач.
Наиболее близким по совокупности существенных признаков - прототипом заявляемой полезной модели - является диджитайзер серии M4i.44xx компании Spectrum, включающий закрепленные на общей плате и связанные между собой системой электропроводящих элементов программируемую логическую интегральную схему, несколько аналогово-цифровых преобразователей, блок памяти и процессорную систему (Широкополосные дигитайзеры высокого разрешения. - URL:/ https://www.cta.ru/cms/f/455839.pdf (дата опубл.: 27.06.2014). По известному решению, диджитайзер включает четыре аналогово-цифровых преобразователя, эталонный источник напряжения и блок калибровочных данных. От детекторной аппаратуры в диджитайзер поступают сигналы по проводам. Так как провода имеют разную длину (разница может колебаться от 0,1 мм до 1 м.), то сигнал приходит в разное время на входы (каналы) диджитайзера (в диджитайзерах кол-во каналов может варьироваться от 1 до 32 и более). При обработке пришедших сигналов важно не перепутать события (сигналы), и поэтому важно синхронизовать приход сигналов на каждый канал посредством калибровки каналов: устанавливать определенное время задержки на каждый канал, кроме первого (он считается эталонным). Используя обычные диджитайзеры для этой процедуры калибровки, персоналу приходится использовать дополнительные приборы (симуляторы сигналов, осциллограф и т.д.).
К общим недостаткам известных решений относится необходимость синхронизации приходящих сигналов посредством калибровки каналов. Это требует затрат времени.
Технической задачей, на решение которой направлена предлагаемая полезная модель, является обеспечение автоматической калибровки прихода сигналов по разным каналам.
Техническим результатом осуществления предлагаемой полезной модели является выполнение калибровки каналов диджитайзера без применения дополнительных приборов.
Поставленная техническая задача решается за счет введения в конструкцию диджитайзера блока компенсация времени прохода сигналов по проводам от детекторной системы, включающего отдельные дополнительные разъемы и блок расчета компенсации, соединенного с процессором и памятью диджитайзера.
Конструкция диджитайзера, предлагаемого в качестве настоящей полезной модели, поясняется функциональной схемой (фиг.), где позициями обозначены:
1 - плата,
2 - разъемы (входы),
3 - аналого-цифровой преобразователь,
4 - блок LVDS,
5 - блок SPI,
6 - программируемая логическая интегральная схема,
7- процессорная система,
8 - контроллер интерфейса SPI,
9 - контроллер прямого доступа к памяти,
10 - процессорное ядро,
11 - контроллер интерфейсов Ethernet, UART,
12 - блок компенсации,
13 - память DDR3,
14 - выходы,
15 - персональный компьютер.
Компоненты диджитайзера, обозначенные позициями с 2 по 12, размещены и закреплены на общей плате 1 с использованием технологий поверхностного монтажа, известных из уровня техники и применяемых при изготовлении подобных технических устройств, и соединены между собой токопроводящими элементами (далее условно - проводами) в соответствии с функциональным предназначением.
Предпочтительным является применение в качестве разъемов 2 разъемы МСХ (micro coaxial connector).
Предпочтительным является применение в качестве аналогово-цифровых преобразователей 3 АЦП LTM9011-14.
Предпочтительным является применение в качестве программируемой логической интегральной схемы процессора Zynq 7000 (xc7z020clg400-2).
Предпочтительным является применение в качестве процессорного ядра 32-разрядный многоядерный процессор ARM Cortex A9.
Предпочтительным является применение в качестве блока памяти 13 оперативной памяти DDR3 (синхронная динамическая память с произвольным доступом и удвоенной скоростью передачи данных, третье поколение).
Персональный компьютер 15 имеет предварительно установленное прикладное программное обеспечение.
На фигуре в качестве примера, не исключающего другое количество выходов 14. показаны четыре выхода 14, от которых показаны провода, ведущие к блоку компенсации 12. В общем случае количество выходов 14 может быть 32 и более.
Компоненты, обозначенные позициями с 8 по 12, образуют процессорную систему 7.
На фигуре показаны и обозначены позициями компоненты диджитайзера, важные, по мнению заявителя, с точки зрения раскрытия полезной модели. Диджитайзер включает, кроме упомянутых, другие компоненты, присущие известным конструкциям, например, детектор импульсов, десериализатор и др. Их номенклатура, а также модель персонального компьютера и программное обеспечение не являются предметом охраны по настоящей заявке.
Предлагаемый в качестве настоящей полезной модели диджитайзер работает следующим образом.
Внешнее устройство (например, сцинтилляционный детектор, на фигуре не показано) подключается к диджитайзеру посредством N проводов (1-16 шт.) в разъемы 2. Каждый из N проводов (как правило) имеет разную длину. Для калибровки входных сигналов от детектора к диджитайзеру по N проводам разной длины производится следующая операция:
каждый провод отключается от разъемов на детекторе и подключает к разъемам 14 (если N больше четырех, по операция производится по очереди). При включении диджитайзера запускается работа блока компенсации 12. Для этого на персональном компьютере 15 посредством предварительно установленного программного обеспечения запускается соответствующая утилита. Блок компенсации 12 создает тестовый сигнал на своем первом разъеме 14 (на фигуре позицией не выделен), сигнал проходит по проводам и поступает обратно в диджитайзер в первый входной канал (на фигуре отдельной позицией не выделен) через разъемы 2, блок 4 LVDS, блок 5 SPI. Работой блока 5 управляет контроллер 8 интерфейса SPI. Блок компенсации 12 рассчитывает время прихода сигнала в первый канал (t1). Далее блок компенсации 12 создает сигнал на остальные (вторые, третьи и т.д.) провода, и процессорное ядро 10 регистрирует их на соответствующих каналах (второй, третий и т.д.). Блок компенсации 12 рассчитывает время прихода на каждый канал (t2, t3, t4 и т.д.), сравнивает с первым и считает задержку для каждого канала (t2-t1, t3-t1, t4-t1 и т.д.). Величины задержки через контроллер 9 прямого доступа к памяти записываются в блок памяти 13. Калибровка закончена.
Дальнейшая работа диджитайзера происходит в соответствии с поставленной задачей и не является предметом охраны по настоящей заявке.

Claims (1)

  1. Диджитайзер, включающий закрепленные на общей плате и связанные между собой системой электропроводящих элементов разъемы, программируемую логическую интегральную схему, несколько аналого-цифровых преобразователей, блок памяти и процессорную систему, отличающийся тем, что дополнительно содержит блок компенсации, связанный электропроводящими элементами с процессорным ядром процессорной системы и разъемами на выходе диджитайзера, выполненный с возможностью создания тестового сигнала на первом разъеме выхода диджитайзера, проходящего по проводам и поступающего обратно в диджитайзер в первый входной канал через разъемы входа диджитайзера, расчёта время прихода сигнала в первый канал, создания сигнала на остальные N проводов, и регистрации процессорным ядром их на соответствующих N каналах, расчёта времени прихода на каждый N канал, сравнения с первым тестовым сигналом и расчёта задержки для каждого N канала, записи величины задержки в блок памяти и расчёта компенсации времени прохода сигналов по проводам.
RU2022130902U 2022-11-28 Диджитайзер RU216511U1 (ru)

Publications (1)

Publication Number Publication Date
RU216511U1 true RU216511U1 (ru) 2023-02-14

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2823798C1 (ru) * 2024-05-24 2024-07-30 Общество с ограниченной ответственностью "Диджитайзер" Диджитайзер с модулем универсальной триггерной логики

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269317B1 (en) * 1997-04-30 2001-07-31 Lecroy Corporation Self-calibration of an oscilloscope using a square-wave test signal
RU33237U1 (ru) * 2003-06-20 2003-10-10 Заборовский Владимир Сергеевич Многофункциональный цифровой вычислительный прибор для измерения и генерации сигналов "ОСЦИГЕН"
US20040183517A1 (en) * 2003-03-17 2004-09-23 Reilly James P. Generation and measurement of timing delays by digital phase error compensation
US20120095713A1 (en) * 2010-10-15 2012-04-19 Tektronix, Inc. Method of Calibrating Interleaved Digitizer Channels
RU2620881C1 (ru) * 2016-04-11 2017-05-30 Федеральное государственное унитарное предприятие "18 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации Одноканальное устройство измерения амплитудно-временных и частотных параметров сигналов с цифровым детектированием

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269317B1 (en) * 1997-04-30 2001-07-31 Lecroy Corporation Self-calibration of an oscilloscope using a square-wave test signal
US20040183517A1 (en) * 2003-03-17 2004-09-23 Reilly James P. Generation and measurement of timing delays by digital phase error compensation
RU33237U1 (ru) * 2003-06-20 2003-10-10 Заборовский Владимир Сергеевич Многофункциональный цифровой вычислительный прибор для измерения и генерации сигналов "ОСЦИГЕН"
US20120095713A1 (en) * 2010-10-15 2012-04-19 Tektronix, Inc. Method of Calibrating Interleaved Digitizer Channels
RU2620881C1 (ru) * 2016-04-11 2017-05-30 Федеральное государственное унитарное предприятие "18 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации Одноканальное устройство измерения амплитудно-временных и частотных параметров сигналов с цифровым детектированием

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU228992U1 (ru) * 2024-01-30 2024-09-19 Общество с ограниченной ответственностью "Диджитайзер" Высокоскоростной программируемый диджитайзер с время-цифровым преобразователем
RU2823798C1 (ru) * 2024-05-24 2024-07-30 Общество с ограниченной ответственностью "Диджитайзер" Диджитайзер с модулем универсальной триггерной логики

Similar Documents

Publication Publication Date Title
Zheng et al. Low-cost FPGA TDC with high resolution and density
CN107634762B (zh) 随机时钟域到固定时钟域之间的数据切换
JP2008510967A (ja) 位相シフトした周期波形を使用する時間測定
US10006964B2 (en) Chip performance monitoring system and method
Wang et al. General-purpose readout electronics for white neutron source at China Spallation Neutron Source
CN103713174A (zh) 测试和测量仪器上的多信号协方差和相关处理
JP7502244B2 (ja) データ・サンプル生成方法
RU216511U1 (ru) Диджитайзер
Zhang et al. FPGA implementation of Toeplitz hashing extractor for real time post-processing of raw random numbers
Amrutur et al. 0.84 ps resolution clock skew measurement via subsampling
US7143323B2 (en) High speed capture and averaging of serial data by asynchronous periodic sampling
WO2022105059A1 (zh) 示波器的触发系统、触发方法、示波器以及存储介质
CN113985251A (zh) 数字通道的延迟偏差测量方法、装置、电子装置
US8060343B2 (en) Semiconductor device and noise measuring method
CN109240981B (zh) 多通道数据的同步采集方法、设备和计算机可读存储介质
US10326465B1 (en) Analog to digital converter device and method for generating testing signal
Gao et al. Theory of quantization-interleaving ADC and its application in high-resolution oscilloscope
Egea et al. Design and test of a high-speed flash ADC mezzanine card for high-resolution and timing performance in nuclear structure experiments
Madden et al. Development of ROACH firmware for microwave multiplexed x-ray TES microcalorimeters
Li et al. Research on a step delay method in sequential equivalent time sampling (ETS)
Zhijian et al. Design of acquisition system with real time sampling rate of 5Gsps
Gupta et al. Data Capture via High Speed ADCs Using FPGA
RU228992U1 (ru) Высокоскоростной программируемый диджитайзер с время-цифровым преобразователем
Bekbalanova et al. Data Acquisition System for Microwave Kinetic Inductance Detectors
Haibo et al. Design of a two-channel ultra high frequence data acquisition system based on FPGA