RU2108658C1 - Low-noise microwave amplifier - Google Patents

Low-noise microwave amplifier Download PDF

Info

Publication number
RU2108658C1
RU2108658C1 RU95120828A RU95120828A RU2108658C1 RU 2108658 C1 RU2108658 C1 RU 2108658C1 RU 95120828 A RU95120828 A RU 95120828A RU 95120828 A RU95120828 A RU 95120828A RU 2108658 C1 RU2108658 C1 RU 2108658C1
Authority
RU
Russia
Prior art keywords
input
output
inputs
outputs
amplifier
Prior art date
Application number
RU95120828A
Other languages
Russian (ru)
Other versions
RU95120828A (en
Inventor
А.М. Лихачев
А.В. Селезнев
С.В. Сорокоумов
Г.Л. Швиденко
В.И. Якшин
Original Assignee
Военная академия связи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная академия связи filed Critical Военная академия связи
Priority to RU95120828A priority Critical patent/RU2108658C1/en
Publication of RU95120828A publication Critical patent/RU95120828A/en
Application granted granted Critical
Publication of RU2108658C1 publication Critical patent/RU2108658C1/en

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

FIELD: electric communications; microwave radio receivers. SUBSTANCE: amplifier uses variable redundancy circuit arrangement and can operate in quasi-redundant mode at uniform expenditure of amplifier life. Amplifier has three amplifiers 1,2,3, adjustable amplifier 4, two matched loads 5,6, three switching units 7,8,9, addition bridge 10, three switches 11,12, 13, control unit 14, and detector 15. Series circuit is used instead of balanced one. EFFECT: reduced noise of ratio receiving channel, improved reliability of amplifier which remains serviceable in case of failure of one or even two amplifiers. 4 cl, 6 dwg

Description

Изобретение относится к технике электрической связи и предназначено для использования в радиоприемных устройствах сверхвысоких частот повышенной надежности. The invention relates to techniques for electrical communications and is intended for use in radio receivers of ultra-high frequencies with increased reliability.

Известны малошумящие усилители (Полупроводниковые приборы в технике электросвязи. Сб. статей. Вып. 6, 1970; вып. 14, 1974. М.: Связь.; Полупроводниковые приборы и их применение. Сб. статей. Вып. 25. М.: Советское радио, 1971; Сравнительное исследование шумовых свойств IMPATT-диодов. "ТИИЭР", N 6, 1972), содержащие мост деления, два усилителя, мост сложения и две согласованные нагрузки. Low-noise amplifiers are known (Semiconductor devices in the telecommunication technique. Collection of articles. Issue 6, 1970; issue 14, 1974. M .: Communication; Semiconductor devices and their application. Collection of articles. Issue 25. M .: Soviet radio, 1971; Comparative study of the noise properties of IMPATT diodes. TIIER, N 6, 1972) containing a fission bridge, two amplifiers, an addition bridge and two matched loads.

Для повышения надежности используются два усилителя с двумя активными элементами, при выходе одного из которых малошумящий усилитель продолжает функционировать, но снижается его коэффициент усиления. To increase reliability, two amplifiers with two active elements are used, at the output of one of which the low-noise amplifier continues to function, but its gain is reduced.

Общим недостатком аналогов является низкая надежность в работе, так как при выходе из строя одного из усилителей отказывает весь усилительный тракт в целом. A common disadvantage of analogues is the low reliability in operation, since when one of the amplifiers fails, the entire amplifier path as a whole fails.

Наиболее близким к изобретению по технической сущности является система, описанная в книге "Полупроводниковые приборы и устройства СВЧ" Киев: КВВИДКУС, 1976, с. 118 - 119, рис. 4.4.1. Closest to the invention in technical essence is the system described in the book "Semiconductor devices and microwave devices" Kiev: KVVIDKUS, 1976, p. 118 - 119, fig. 4.4.1.

Данное устройство состоит из двух гибридных соединений (мостов, трехдецибельных направленных ответвителей и т.д.) и двух усилителей, включенных между этими соединениями. Мощность усиливаемого сигнала, поступая на первый вход первого моста, делится пополам и сигнал со взаимным сдвигом фаз, равным π/2 , попадает на входы первого и второго усилителей. Усиленный сигнал, складываясь в фазе на первом выходе второго моста, поступает в нагрузку. На третий выход усиленный сигнал не проходит, так как он поступает туда в противофазе. К этому выходу, также как и к развязанному третьему плечу, подключаются согласованные нагрузки. Для реализации положительных свойств прототипа необходимо подбирать усилители по амплитудно-частотным и фазочастотным характеристикам. This device consists of two hybrid connections (bridges, three-decibel directional couplers, etc.) and two amplifiers connected between these connections. The power of the amplified signal, arriving at the first input of the first bridge, is divided in half and the signal with a mutual phase shift equal to π / 2 goes to the inputs of the first and second amplifiers. The amplified signal, folding in phase at the first output of the second bridge, enters the load. The amplified signal does not pass to the third output, since it enters there in antiphase. To this output, as well as to the untied third arm, coordinated loads are connected. To implement the positive properties of the prototype, it is necessary to select amplifiers according to the amplitude-frequency and phase-frequency characteristics.

Недостатком прототипа является его низкая надежность. Это обусловлено тем, что при отказе одного из усилительных элементов снижается коэффициент усиления прототипа и, следовательно, повышается коэффициент шума приемного тракта. The disadvantage of the prototype is its low reliability. This is due to the fact that when one of the amplifying elements fails, the gain of the prototype decreases and, therefore, the noise figure of the receiving path increases.

Цель изобретения - разработка малошумящего усилителя (МШУ) сверхвысоких частот (СВЧ) с более высокими надежными характеристиками при одновременном снижении коэффициента шума. The purpose of the invention is the development of low-noise amplifier (LNA) ultra-high frequencies (microwave) with higher reliable characteristics while reducing noise figure.

Цель достигается тем, что в известное устройство, содержащее мост сложения (МС), первый и второй усилители (У), первую и вторую согласованные нагрузки, при этом вторая согласованная нагрузка соединена со вторым выходом МС, дополнительно введены первый, второй и третий блоки коммутации (БК), третий У, первый, второй и третий ключи, блок управления (БУ), регулируемый усилитель (РУ) и детектор (Д), при этом первый вход первого БК является входом МШУ СВЧ, а ко второму входу подключена первая согласованная нагрузка, первый выход первого, второго и третьего БК соединены со входами первого, второго и третьего У соответственно, второй выход первого и второго БК подключены ко второму входу второго и третьего БК, выходы первого и второго У соединены соответственно с первыми входами второго и третьего БК, выход третьего У соединен с первым входом МС, второй выход третьего БК соединен со вторым входом МС, первый выход МС подключен к входу РУ, выход РУ, соединенный с входом Д, является выходом МШУ СВЧ, выход Д соединен параллельно со входом БУ и вторым входом РУ, первые три выхода БУ соединены с управляющими входами первого, второго и третьего БК, а четвертый, пятый и шестой выходы БУ соединены с управляющими входами первого, второго и третьего ключей, выходы которых подключены к входу питания первого, второго и третьего У, входы всех ключей соединены с входом питания РУ и подключены к питающему входу МШУ СВЧ. БУ состоит из элемента сравнения (ЭС), вход которого является входом БУ, реверсивного счетчика (РС), первого и второго генераторов импульсов (ГИ), элемента сравнения кодов (ЭСК), элемента развязки (ЭР), первого, второго, третьего и четвертого элементов И, элемента ИЛИ, первого и второго элементов НЕ, счетчика (Сч), блока определения (БО), дешифратора (Дш) и регистра (Рг), три выхода Дш является первыми тремя выходами БУ, три выхода Рг является четвертым, пятым и шестым выходами БУ и параллельно подключены к трем входам Дш, первый выход ЭС параллельно подключен к первому входу РС, выходу ЭР и первому дополнительному входу второго ГИ, выход которого параллельно соединен с третьим входом четвертого элемента И и третьим входом РС, второй вход последнего параллельно подключен ко второму выходу ЭС, второму дополнительному входу второго ГИ, второму входу второго элемента И, второму входу четвертого элемента И и входу первого элемента НЕ, выход первого элемента НЕ соединен со вторым входом третьего элемента И, первый вход которого параллельно подключен к первому входу второго элемента И и первому выходу ЭС, выход третьего элемента И соединен со входом ЭР, первый вход четвертого элемента и соединен со вторым входом ЭСК, третий выход которого соединен с первым входом элемента ИЛИ, второй и третий входы которого являются выходами соответственно второго и четвертого элементов И, выходы элемента ИЛИ параллельно подключен ко входу второго элемента НЕ и первому входу первого элемента И, второй вход которого является выходом первого ГИ и параллельно соединен с шестым входом Рг, выход первого элемента И подключен к входу Сч, три выхода которого параллельно соединены со входами БО и первым, вторым и третьим входами Рг, пятый вход последовательно соединен с выходом второго элемента НЕ, выход БО соединен с первым входом ЭСК, второй вход которого является выходом РС. БК состоит из моста деления (МД), первый и второй вход которого являются первым и вторым входами БК, МС, первый и второй выходы которого являются первым и вторым выходами БК, управляемого фазовращателя (УФ), управляющий вход которого является управляющим входом БК, причем первый выход МД подключен к первому входу МС, второй выход МД соединен со входом УФ, выход которого подключен ко второму входу МС. БО состоит из первого и второго двоичных сумматоров, причем входы первого двоичного сумматора являются первым и вторым входами БО, третий вход второго двоичного сумматора является третьим входом БО, выходы первого двоичного сумматора соединены с первым и вторым входами второго двоичного сумматора соответственно, а выход второго двоичного сумматора является выходом БО. The goal is achieved by the fact that in the known device containing the addition bridge (MS), the first and second amplifiers (U), the first and second matched loads, the second matched load connected to the second output of the MS, the first, second and third switching units are additionally introduced (BC), the third U, the first, second and third keys, the control unit (BU), an adjustable amplifier (RU) and a detector (D), while the first input of the first BC is the input of the microwave LNA, and the first matched load is connected to the second input , the first exit of the first, second and tert its BC is connected to the inputs of the first, second and third BC, respectively, the second output of the first and second BC is connected to the second input of the second and third BC, the outputs of the first and second U are connected respectively to the first inputs of the second and third BC, the output of the third U is connected to the first input MS, the second output of the third BC is connected to the second input of the MS, the first output of the MS is connected to the input of the RU, the output of the RU connected to the input D is the output of the LNA microwave, the output D is connected in parallel with the input of the BU and the second input of the RU, the first three outputs of the BU are connected with control main inputs of the first, second and third BC, and the fourth, fifth and sixth outputs of the control unit are connected to the control inputs of the first, second and third keys, the outputs of which are connected to the power input of the first, second and third U, the inputs of all keys are connected to the power input of the switchgear and connected to the power input of the LNA microwave. The control unit consists of a comparison element (ES), the input of which is the input of the control unit, a reverse counter (RS), first and second pulse generators (GU), a code comparison element (ESC), an isolation element (ER), the first, second, third and fourth AND elements, OR element, first and second elements NOT, counter (MF), determination unit (BO), decoder (Дш) and register (Рг), three outputs Дш are the first three outputs of the control unit, three outputs of Рг are the fourth, fifth and the sixth outputs of the control unit and are connected in parallel to the three inputs Дш, the first ES output is parallel connected to the first input of the PC, the output of the ER and the first additional input of the second GI, the output of which is connected in parallel with the third input of the fourth element And the third input of the PC, the second input of the last is connected in parallel to the second output of the ES, the second additional input of the second GI, the second input of the second element And, the second input of the fourth element AND and the input of the first element is NOT, the output of the first element is NOT connected to the second input of the third element And, the first input of which is connected in parallel to the first input of the second element And and ES output, the output of the third AND element is connected to the input of the ER, the first input of the fourth element and connected to the second input of the ESC, the third output of which is connected to the first input of the OR element, the second and third inputs of which are outputs of the second and fourth AND elements, respectively, the outputs of the element OR is connected in parallel to the input of the second element NOT and the first input of the first element AND, the second input of which is the output of the first GI and connected in parallel with the sixth input Pr, the output of the first element And is connected to the input MF, three outputs which is connected in parallel with the inputs of the BO and the first, second and third inputs of Pr, the fifth input is connected in series with the output of the second element NOT, the output of the BO is connected with the first input of the ESC, the second input of which is the output of the PC. The BC consists of a fission bridge (MD), the first and second input of which are the first and second inputs of the BC, MS, the first and second outputs of which are the first and second outputs of the BC, a controlled phase shifter (UV), the control input of which is the control input of the BC, the first MD output is connected to the first input of the MS, the second MD output is connected to the UV input, the output of which is connected to the second input of the MS. The BO consists of the first and second binary adders, the inputs of the first binary adder being the first and second inputs of the BO, the third input of the second binary adder is the third input of the BO, the outputs of the first binary adder are connected to the first and second inputs of the second binary adder, respectively, and the output of the second binary the adder is the output of the BO.

На фиг. 1 представлена структурная схема малошумящего усилителя сверхвысокой частоты; на фиг. 2 - структурная схема блока управления; на фиг. 3 - структурная схема блока коммутации; на фиг. 4 - структурная схема блока определения; на фиг. 5 - вариант структурной схемы дешифратора; на фиг. 6 - вариант структурной схемы регистра. In FIG. 1 is a structural diagram of a low-noise microwave amplifier; in FIG. 2 is a block diagram of a control unit; in FIG. 3 is a block diagram of a switching unit; in FIG. 4 is a block diagram of a determination unit; in FIG. 5 is a variant of the structural diagram of the decoder; in FIG. 6 is a variant of the structural diagram of the register.

Устройство (фиг. 1) состоит из первого, второго и третьего У 1, 2 и 3 соответственно, РУ 4, первой и второй согласованных нагрузок 5 и 6, первого, второго и третьего БК 7, 8 и 9 соответственно, МС 10, при этом вторая согласованная нагрузка 6 соединена со вторым выходом МС 10, первого, второго и третьего ключей 11, 12 и 13 соответственно, БУ 14 и Д 15, при этом первый вход БК 7 является входом МШУ СВЧ, а ко второму входу подключена первая согласованная нагрузка 5, первые выходы БК 7, 8 и 9 соединены с входами У 1, 2 и 3 соответственно, вторые выходы БК 7 и 8 подключены ко вторым входам БК 8 и 9, выходы У 1 и 2 соединены соответственно с первыми входами БК 8 и 9, выход У 3 соединен с первым входом МС 10, второй выход БК 9 соединен со вторым входом МС 10, первый выход МС 10 подключен к входу РУ 4, выход РУ 4, соединенный с входом Д 15, является выходом МШУ СВЧ, выход Д 15 соединен параллельно со входом БУ 14 и вторым входом РУ 4, первые три выхода БУ 14 соединены с управляющими входами БК 7, 8 и 9, а четвертый, пятый и шестой выходы БУ 14 соединены с управляющими входами ключей 11, 12 и 13, выходы которых подключены к входам питания У 1, 2 и 3, входы всех ключей 11, 12 и 13 соединены с входом питания РУ 4 и подключены к питающему входу МШУ СВЧ. The device (Fig. 1) consists of the first, second and third U 1, 2 and 3, respectively, RU 4, the first and second coordinated loads 5 and 6, the first, second and third BC 7, 8 and 9, respectively, MS 10, with this second matched load 6 is connected to the second output of the MS 10, the first, second and third keys 11, 12 and 13, respectively, BU 14 and D 15, while the first input of the BC 7 is the input of the LNA microwave, and the first matched load is connected to the second input 5, the first outputs of the BC 7, 8 and 9 are connected to the inputs U 1, 2 and 3, respectively, the second outputs of the BC 7 and 8 are connected to the second the input inputs BK 8 and 9, the outputs Y 1 and 2 are connected respectively to the first inputs of the BK 8 and 9, the output Y 3 is connected to the first input of the MS 10, the second output of the BK 9 is connected to the second input of the MS 10, the first output of the MS 10 is connected to the input RU 4, the output of RU 4 connected to the input D 15, is the output of the LNA microwave, the output D 15 is connected in parallel with the input of the BU 14 and the second input of the RU 4, the first three outputs of the BU 14 are connected to the control inputs of the BC 7, 8 and 9, and the fourth, fifth and sixth outputs of the BU 14 are connected to the control inputs of the keys 11, 12 and 13, the outputs of which are connected to the power inputs U 1, 2 and 3, the inputs are all Ex keys 11, 12 and 13 are connected to the power input RU 4 and connected to the power input of the LNA microwave.

БУ 14 (фиг. 2) состоит из ЭС 14.1, вход которого является входом БУ 14, первого, второго, третьего и четвертого элементов И 14.2, 14.3, 14.4 и 14.5, элемента ИЛИ 14.6, первого и второго элементов НЕ 14.7 и 14.8, РС 14.9, первого и второго ГИ 14.10 и 14.11, ЭСК 14.12, ЭР 14.13, Сч 14.14, БО 14.15, Дш 14.16 и Рг 14.17, три выхода Дш 14.16 является первыми тремя выходами БУ 14, три выхода Рг 14.17 являются четвертыми, пятым и шестым выходами БУ 14 и параллельно подключены к трем входам Дш 14.16, первый выход ЭС 14.1 параллельно подключен к первому входу РС 14.9, выходу ЭР 14.13 и первому дополнительному входу ГИ 14.11, выход которого параллельно соединен с третьим входом элемента И 14.5 и третьим входом РС 14.9, второй вход последнего параллельно подключен ко второму выходу ЭС 14.1, второму дополнительному входу ГИ 14.11, второму входу элемента И 14.3, второму входу элемента И 14.5 и входу элемента НЕ 14.3, второму входу элемента И 14.5 и входу элемента НЕ 14.7, выход элемента НЕ 14.7 соединен со вторым входом элемента И 14.4, первый вход которого параллельно подключен к первому входу элемента И 14.3 и первому выходу ЭС 14.1, выход третьего элемента И 14.4 соединен со входом ЭР 14.13, первый вход элемента И 14.5 соединен со вторым входом ЭСК 14.12, третий выход которого соединен с первым входом элемента ИЛИ 14.6, второй и третий входы которого являются выходами соответственно элементов И 14.3 и 14.5, выход элемента ИЛИ 14.6 параллельно подключен ко входу элемента НЕ 14.8 и первому входу элемента И 14.2, второй вход которого является выходом первого ГИ 14.10 и параллельно соединен с шестым входом Рг 14.17, выход элемента И 14.2 подключен к входу Сч 14.14, три выхода которого параллельно соединены со входом БО 14.15 и первым, вторым и третьим входами Рг 14.17, пятый вход последнего соединен с выходом элемента НЕ 14.8, выход БО 14.15 соединен с первым входом ЭСК 14.12, второй вход которого является выходом РС 14.9. BU 14 (Fig. 2) consists of ES 14.1, the input of which is the input of BU 14, the first, second, third and fourth elements AND 14.2, 14.3, 14.4 and 14.5, OR element 14.6, the first and second elements NOT 14.7 and 14.8, PC 14.9, the first and second GIs 14.10 and 14.11, ESK 14.12, ER 14.13, Sch 14.14, BO 14.15, Dsh 14.16 and Rg 14.17, three outputs Dsh 14.16 are the first three outputs of BU 14, three outputs of Rg 14.17 are the fourth, fifth and sixth outputs Control unit 14 and are connected in parallel to the three inputs Дш 14.16, the first output of ES 14.1 is connected in parallel to the first input of RS 14.9, the output of ЭР 14.13 and the first additional input of ГИ 14.11, the stroke of which is connected in parallel with the third input of the AND element 14.5 and the third input of the PC 14.9, the second input of the latter is connected in parallel to the second output of the ES 14.1, the second additional input of the GI 14.11, the second input of the element And 14.3, the second input of the element And 14.5 and the input of the element NOT 14.3, the second input of the AND element 14.5 and the input of the element NOT 14.7, the output of the element NOT 14.7 is connected to the second input of the element And 14.4, the first input of which is connected in parallel to the first input of the element And 14.3 and the first output of the ES 14.1, the output of the third element And 14.4 is connected to the input of the ER 14.13 , the first the input of the AND element 14.5 is connected to the second input of the ESC 14.12, the third output of which is connected to the first input of the OR element 14.6, the second and third inputs of which are outputs of the And elements 14.3 and 14.5, respectively, the output of the OR element 14.6 is connected in parallel to the input of the element NOT 14.8 and the first input element And 14.2, the second input of which is the output of the first GI 14.10 and is connected in parallel with the sixth input of Rg 14.17, the output of element And 14.2 is connected to the input Sch 14.14, the three outputs of which are connected in parallel with the input of BO 14.15 and the first, second and third inputs of Rg 14.17, fifth the first input of the latter connected to the output of NOT circuit 14.8, 14.15 BO output coupled to a first input of ESC 14.12, the second input of which is the output of RS 14.9.

Блоки коммутации 7, 8 и 9 выполнены идентично, изображены на фиг. 3 и состоят из МД 7.1, первый и второй вход которого являются первым и вторым входами БК 7, МС 7.2, первый и второй выходы которого являются первым и вторым выходами БК 7, УФ 7.3, управляющий вход которого является управляющим входом БК 7, причем первый выход МД 7.1 подключен к первому входу МС 7.2, второй выход МД 7.1 соединен со входом УФ 7.3, выход которого подключен ко второму входу МС 7.2. The switching units 7, 8 and 9 are identical, are shown in FIG. 3 and consist of MD 7.1, the first and second inputs of which are the first and second inputs of BC 7, MS 7.2, the first and second outputs of which are the first and second outputs of BC 7, UV 7.3, the control input of which is the control input of BC 7, the first MD 7.1 output is connected to the first input of MS 7.2, the second MD 7.1 output is connected to UV 7.3 input, the output of which is connected to the second input of MS 7.2.

БО 14.15 (фиг. 4) состоит из двоичных сумматоров 14.15.1 и 14.15.2, причем входы двоичного сумматора 14.15.1 являются первым и вторым входами БО 14.15, третий вход сумматора 14.15.2 является третьим входом БО 14.15, выходы двоичного сумматора 14.15.1 соединены с первым и вторым входами двоичного сумматора 14.15.2 соответственно, а выход двоичного сумматора 14.15.2 является выходом БО 14.15. BO 14.15 (Fig. 4) consists of binary adders 14.15.1 and 14.15.2, the inputs of the binary adder 14.15.1 being the first and second inputs of BO 14.15, the third input of the adder 14.15.2 is the third input of BO 14.15, the outputs of the binary adder 14.15 .1 connected to the first and second inputs of the binary adder 14.15.2, respectively, and the output of the binary adder 14.15.2 is the output of the BO 14.15.

В качестве У1, 2 и 3 может быть использован малошумящий усилитель высокой частоты описанный в книге Б.И.Горшкова "Элементы радиоэлектронных устройств". Справочник. М.: Радио и связь, 1988, с.73, рис. 4.37. As U1, 2 and 3, a low-noise high-frequency amplifier described in the book by B. I. Gorshkov “Elements of electronic devices” can be used. Directory. M .: Radio and communication, 1988, p. 73, fig. 4.37.

РУ 4 предназначен для поддержания постоянного требуемого уровня сигнала на выходе МШУ СВЧ. В качестве РУ 4 может быть использован усилитель с управляемым коэффициентом усиления, описанный в книге Б.И.Горшкова "Элементы радиоэлектронных устройств". Справочник. М. : Радио и связь, 1988, с.65, рис. 4.10. Второй вход РУ является выходом устройства. RU 4 is designed to maintain a constant required signal level at the output of the LNA microwave. As RU 4, an amplifier with a controlled gain can be used, described in the book by B.I. Gorshkov "Elements of electronic devices". Directory. M.: Radio and communications, 1988, p. 65, fig. 4.10. The second input of the switchgear is the output of the device.

В качестве МС 10 может быть использован самоуправляемый сумматор мощности (авт. св. N 1530048, кл. H 03 F 3/60 от 15.08.89г., приоритет от 02.10.87). As MS 10, a self-controlled power adder can be used (ed. St. N 1530048, class H 03 F 3/60 of 08/15/89, priority from 10/02/87).

Ключи 11, 12 и 13 предназначены для включения и выключения питания соответствующих У по командам БУ 14, могут быть реализованы на интегральных микросхемах (ИМС) (Вениаминов В. Н., Лебедев О.Н., Мирошниченко А.И. Микросхемы и их применение: Справочное пособие. 3-е изд., перераб. и доп. М.: Радио и связь, 1989, с.66). The keys 11, 12 and 13 are designed to turn on and off the power supply of the corresponding U according to the instructions of BU 14, can be implemented on integrated circuits (ICs) (Veniaminov V.N., Lebedev ON, Miroshnichenko A.I. Chips and their application : Reference manual. 3rd ed., Revised and revised M: Radio and communications, 1989, p.66).

В качестве Д 15 может быть использован двойной пиковый детектор (Горшков Б. И. Элементы радиоэлектронных устройств. Справочник. М.: Радио и связь, 1988, с.98, рис. 6.19). As D 15, a double peak detector can be used (B. Gorshkov. Elements of electronic devices. Handbook. M: Radio and communications, 1988, p. 98, Fig. 6.19).

ЭСП 14.1 может быть реализован на ИМС и описан в книге В.Н.Вениаминова, О.Н.Лебедева, А.И.Мирошниченко "Микросхемы и их применение". Справочное пособие. 3-е изд. , перераб. и доп. М.: Радио и связь, 1989, с.56-58. Первый выход ЭСП 14.1 является выходом БОЛЬШЕ ЭСП, второй выход - выход МЕНЬШЕ ЭСП. ESP 14.1 can be implemented on IMS and is described in the book by V.N. Veniaminov, O.N. Lebedev, A.I. Miroshnichenko "Microcircuits and their application." Reference manual. 3rd ed. , reslave. and add. M .: Radio and communications, 1989, p. 56-58. The first output of ESP 14.1 is the output of MORE ESP, the second output is the output of LESS ESP.

Элементы И 14.2. ..14.5 могут быть реализованы на ИМС (Шило В.Л. Популярные цифровые микросхемы: Справочник. 1987 М.: Радио и связь, с.40, табл. 1.11). Elements AND 14.2. ..14.5 can be implemented on the IMS (Shilo VL Popular digital microcircuits: Handbook. 1987 M .: Radio and communications, p.40, table 1.11).

Элемент ИЛИ 14.6 может быть реализован на ИМС (Вениаминов В.Н., Лебедев О. Н., Мирошниченко А.И. Микросхемы и их применение. Справочное пособие. 3-е изд., перераб. и доп. М.: Радио и связь, 1989, с.20, табл. 1.2). The OR element 14.6 can be implemented on the IMS (Veniaminov V.N., Lebedev O.N., Miroshnichenko A.I. Chips and their application. Reference manual. 3rd ed., Revised and additional M: Radio and communication, 1989, p. 20, table 1.2).

Элементы НЕ 14.7 и 14.8 могут быть реализованы на ИМС и описаны в книге В. Л. Шило "Популярные цифровые микросхемы". Справочник. М.: Радио и связь, 1987, с.27). Elements NOT 14.7 and 14.8 can be implemented on the integrated circuit and are described in the book by V. L. Shilo "Popular digital circuits." Directory. M .: Radio and communications, 1987, p.27).

РС 14.9 и Сч 14.14 могут быть реализованы на ИМС (Шило В.Л. Популярные цифровые микросхемы. Справочник. М.: Радио и связь, 1987, с.90, рис. 1.67; Вениаминов В.Н., Лебедев О.Н., Мирошниченко А.И. Микросхемы и их применение. Справочное пособие. 3-е изд., перераб. и доп. М.: Радио и связь, 1989, с. 131, рис. 4.24). Первый вход РС 14.9 является входом ВЫЧИТАНИЕ, второй вход - СЛОЖЕНИЕ, третий вход является входом счетных импульсов. RS 14.9 and Sch 14.14 can be implemented on IMS (Shilo V.L. Popular digital microcircuits. Reference book. M: Radio and communications, 1987, p.90, Fig. 1.67; Veniaminov V.N., Lebedev O.N. , Miroshnichenko A.I. Chips and their use.Handbook. 3rd ed., Revised and enlarged M: Radio and communications, 1989, p. 131, p. 4.24). The first input of PC 14.9 is the subtraction input, the second input is ADDITION, the third input is the input of the counting pulses.

ГИ 14.10 и 14.11 могут быть реализованы на ИМС Вениаминов В.Н. Лебедев О. Н., Мирошниченко А.И. Микросхемы и их применение. Справочное пособие. 3-е изд., перераб. и доп. М.: Радио и связь, 1989, с.211, рис. 7.10). GI 14.10 and 14.11 can be implemented on IMS Veniaminov V.N. Lebedev O.N., Miroshnichenko A.I. Microcircuits and their application. Reference manual. 3rd ed., Revised. and add. M .: Radio and communications, 1989, p. 211, fig. 7.10).

ЭСК 14.12 может быть реализован на ИМС (Шило В.Л. Популярные цифровые микросхемы. Справочник. М. : Радио и связь, 1987, с. 183, рис. 1.134 и Вениаминов В. Н., Лебедев О.Н., Мирошниченко А.И. Микросхемы и их применение: Справочное пособие. 3-е изд., перераб. и доп. М.: Радио и связь, 1989, с. 113, рис. 4.12, б. Первый выход ЭСК 14.12 является входом СИГНАЛ НА ПЕРВОМ ВХОДЕ БОЛЬШЕ СИГНАЛА НА ВТОРОМ ВХОДЕ, второй - РАВНО, а третий - СИГНАЛ НА ПЕРВОМ ВХОДЕ МЕНЬШЕ СИГНАЛА НА ВТОРОМ ВХОДЕ. ESC 14.12 can be implemented on the IMS (Shilo V.L. Popular digital microcircuits. Reference book. M.: Radio and communications, 1987, p. 183, Fig. 1.134 and Veniaminov V.N., Lebedev O.N., Miroshnichenko A .I. Microcircuits and their application: Reference manual. 3rd ed., Revised and supplemented M: Radio and communications, 1989, p. 113, Fig. 4.12, b. The first output of the ESC 14.12 is the SIGNAL ON THE FIRST THE ENTRANCE IS MORE THAN THE SIGNAL ON THE SECOND ENTRANCE, the second is EQUAL, and the third is the SIGNAL ON THE FIRST ENTRANCE LESS THE SIGNAL ON THE SECOND ENTRANCE.

В качестве ЭР 14.13 может быть использован полупроводниковый диод. As an ER 14.13, a semiconductor diode can be used.

На фиг.5 приведен вариант структурной схемы Рг 14.17, состоящего из трех счетных триггеров, резистора, конденсатора. В качестве триггеров могут быть использованы DV двухступенчатые триггеры (Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. М.: Энергия, 1978, с.121, рис. 4.15, а). Четвертый вход Рг 14.17 является стробирующим входом, а пятый его вход - тактовым. Figure 5 shows a variant of the structural diagram of Pr 14.17, consisting of three countable triggers, a resistor, a capacitor. As triggers, DV two-stage triggers can be used (Batushev V.A., Veniaminov V.N., Kovalev V.G. et al. Microcircuits and their application. M: Energy, 1978, p. 121, Fig. 4.15, a). The fourth input of Pr 14.17 is a gate input, and its fifth input is a clock input.

На фиг.6 изображен вариант структурный схемы Дш 14.16, состоящего из четырех элементов И, элемента НЕ, трех элементов ИЛИ, элемента ИЛИ-НЕ и элемента И-НЕ. Figure 6 shows a variant of the structural diagram Дш 14.16, consisting of four AND elements, an NOT element, three OR elements, an OR-NOT element and an AND-NOT element.

МС 7.2 и МД 7.1 могут быть реализованы на основе трехдецибельных направленных ответвителей (Звягинцев В.В., Капустин В.И., Лондон С.Е., Модель З. И. Устройство сложения и распределения мощностей высокочастотных колебаний. М.: Советское радио, 1980). MS 7.2 and MD 7.1 can be implemented on the basis of three-decibel directional couplers (Zvyagintsev V.V., Kapustin V.I., London S.E., Model Z. I. Device for adding and distributing high-frequency oscillation powers. M .: Soviet radio , 1980).

В качестве УФ 7.3 может использоваться управляемый фазовращатель на две градации (Справочник по радиолокации) Под ред. М. Скольникова. Нью-Йорк, 1970, пер. с англ. (в 4-х тт.)/ Под общей ред. К.Н.Трофимова, т.т.2 и 3 М: Советское радио, 1978; Сканирующие антенные системы СВЧ. Пер. с англ./ Под ред. Г.Т.Маркова и А.Ф. Чаплина, т.3. М.: Советское радио, 1971). Кроме того, в этих же источниках описывается согласованная нагрузка 5 (6). As UV 7.3, a controlled phase shifter with two gradations can be used (Radar Reference) Ed. M. Skolnikova. New York, 1970, trans. from English (in 4 vols.) / Under the general ed. K.N. Trofimova, vols. 2 and 3 M: Soviet Radio, 1978; Microwave Scanning Antenna Systems. Per. from English / Ed. G.T. Markova and A.F. Chaplin, t. 3. M .: Soviet Radio, 1971). In addition, the same sources describe the agreed load 5 (6).

Двоичный сумматор 14.15.1 (14.15.2) может быть реализован на ИМС (Вениаминов В. Н., Лебедев О.Н., Мирошниченко А.И. Микросхемы и их применение. Справочное пособие. 3-е изд. перераб. доп. М.: Радио и связь, 1989, с. 113, рис. 4.11). The binary adder 14.15.1 (14.15.2) can be implemented on the IC (Veniaminov V.N., Lebedev ON, Miroshnichenko A.I. Chips and their application. Reference manual. 3rd ed. Revised rev. M .: Radio and communications, 1989, p. 113, Fig. 4.11).

Предлагаемое устройство МШУ СВЧ построено по принципу скользящего резервирования и имеет два основных и один резервный У, при этом коммутация высокочастотных сигналов осуществляется без механических переключателей за счет использования трех БК, что обеспечивает высокую надежность работы МШУ. При выходе из строя одного из У, выключение его из работы осуществляется БУ 14, который работает на основе анализа уровня сигнала на выходе РУ 4. БУ 14 и Д 15 предназначены для обеспечения работы МШУ СВЧ в режимах скользящего резервирования и квазирезервирования, обеспечивают равномерное использование У в процессе эксплуатации, формируют управляющие воздействия на БК 7,8,9 и ключи 11, 12 или 13, решают задачу восстановления работоспособности МШУ СВЧ при отказе одного из У 1,2 и 3, а в случаях использования на линиях связи с улучшенными энергетическими характеристиками заявляемое устройство сохранит работоспособность и при отказе двух У. При этом БУ 14 обеспечивает равномерное использование У, что обеспечивает увеличение средней наработки до отказа всего устройства, а следовательно, повышает его надежность. Кроме того, при использовании данного МШУ СВЧ на линиях с улучшенными энергетическими характеристиками, когда для качественного приема СВЧ сигнала достаточно включения одного У, МШУ СВЧ переходит с помощью БУ 14 в режим работы с квазирезервированием, т. е. имеет один основной и два резервных У, что обеспечивает уменьшение расхода ресурса последних и приводит к увеличению средней наработки на отказ МШУ СВЧ. Применение РУ позволяет компенсировать потери энергии сигнала в фидерном тракте. Применение последовательного соединения У обеспечивает снижение коэффициента шума радиоприемного тракта по сравнению с прототипом, так как он образуется шумами первого У, который в заявляемом устройстве снижается в два раза. Кроме того, предлагаемое устройство МШУ СВЧ по сравнению с прототипом не критично к совместимости У по электрическим характеристикам. The proposed microwave LNA device is built on the principle of rolling redundancy and has two main and one redundant U, while high-frequency signals are switched without mechanical switches due to the use of three BC, which ensures high reliability of the LNA. If one of U fails, it is turned off by the BU 14, which operates on the basis of the analysis of the signal level at the output of the RU 4. BU 14 and D 15 are designed to ensure the operation of the LNA microwave in sliding reservation and quasi-reservation modes, ensure uniform use of the U during operation, form control actions on the BC 7,8,9 and keys 11, 12 or 13, solve the problem of restoring the functionality of the LNA microwave in case of failure of one of U 1,2 and 3, and in cases of use on communication lines with improved energy The characteristics of the claimed device will remain operational even in case of failure of two U. At the same time, BU 14 ensures uniform use of U, which ensures an increase in the mean time between failure of the entire device, and therefore increases its reliability. In addition, when using this LNA microwave on lines with improved energy characteristics, when one U is sufficient for high-quality reception of the microwave signal, the LNA microwave switches with the help of BU 14 to the mode of operation with quasi-reservation, i.e. it has one main and two reserve U that provides a decrease in the resource consumption of the latter and leads to an increase in the mean time between failures of the LNA microwave. The use of switchgear allows you to compensate for the loss of signal energy in the feeder path. The use of a serial connection U provides a reduction in the noise figure of the radio receiving path in comparison with the prototype, since it is formed by the noise of the first U, which is halved in the inventive device. In addition, the proposed device LNA microwave compared with the prototype is not critical to the compatibility of U electrical characteristics.

Малошумящий усилитель сверхвысоких частот работает следующим образом. В рабочем режиме при исправном состоянии всех У БУ 14 формирует команды на включение любых двух У, а третий У остается отключенным и находится в резерве. При этом, поскольку на входе Сч 14.14 комбинация включения двух из трех У равновероятны, то при каждом включении возможны различные их наборы, следовательно в процессе эксплуатации будет обеспечен равномерный расход ресурса У. Пусть для определенности от Сч 14.14 поступила команда через Дш 14.16 на включение У 2 и 3, а У 1 находится в резерве. В этом случае на выходе Рг 14.17 будет комбинация 011, а на выходе ДШ 14.16 - 001. Тогда СВЧ сигнал поступит на первый вход МД 7.1 БКВС 7, который делит мощность сигнала пополам, причем с первого выхода МД 7.1 сигнал поступит на первый вход МС 7.2 непосредственно, а со второго выхода МД 7.1 на второй вход МС 7.2 через УФ 7.3. Поскольку в качестве МД 7.1 и МС 7.2 используется трехдецибельные направленные ответвители, то для обеспечения сложения сигналов на втором выходе МС 7.2 с целью обхода выключенного У 1 (на входе управления ключа 11 сигнал 0 с выхода 1 Рг 14.17) УФ 7.3 должен иметь фазовый сдвиг 0 град., для чего на его управляющий вход подается сигнал логического 0 с выхода Дш 14.16. Это обеспечивает формирование СВЧ сигнала на втором выходе МС 7.2 равного сумме мощностей сигналов на его входе, то есть равного мощности сигнала на первом входе МД 7.1. Со второго выхода БК 7 СВЧ сигнал поступает на второй вход БК 8 и должен поступить на вход У 2 (включенного подачей логической 1 на управляющий вход ключа 12). Для этого УФ 8.3 БК 8 должен обеспечивать фазовый сдвиг 0 град., для чего на его управляющий вход с выхода Дш 14.16 подается сигнал логического 0. В этом случае СВЧ сигнал, равный по мощности сигналу на первом входе БК 7, поступает на первый вход БК 9, который должен его скоммутировать на свой первый выход для подачи на включенный 3 (подачей логической 1 на управляющий вход ключа 13). В этом случае УФ 9.3 БК 9 должен обеспечивать фазовый сдвиг 180 град., поэтому с выхода Дш 14.16 на его управляющий вход подается логическая 1. Таким образом, включение У и управление работой БК 7, 8 и 9 осуществляется разными цифровыми комбинациями, (табл. 1). Low-noise amplifier microwave operates as follows. In operating mode, when all U are in good condition, the BU 14 generates commands to turn on any two U, and the third Y remains disabled and is in reserve. Moreover, since at the input of SC 14.14 a combination of switching on two of the three Ys is equally probable, their different sets are possible at each switch-on, therefore, during the operation, a uniform resource consumption U will be provided. For definiteness, from SC 14.14 a command was received through Ls 14.16 to turn on Y 2 and 3, and U 1 is in reserve. In this case, at the output of Pr 14.17 there will be a combination 011, and at the output LH 14.16 - 001. Then the microwave signal will go to the first input of MD 7.1 BKVS 7, which divides the signal power in half, and from the first output of MD 7.1 the signal will go to the first input of MS 7.2 directly, and from the second output of MD 7.1 to the second input of MS 7.2 through UV 7.3. Since three-decibal directional couplers are used as MD 7.1 and MS 7.2, then to ensure the addition of signals at the second output of MS 7.2 in order to bypass off U 1 (at the control input of key 11, signal 0 from output 1 of Rg 14.17) UV 7.3 should have a phase shift of 0 hail., for which a logic 0 signal from the output Дш 14.16 is fed to its control input. This ensures the formation of a microwave signal at the second output of MS 7.2 equal to the sum of the signal powers at its input, that is, equal to the signal power at the first input of MD 7.1. From the second output of the BK 7, the microwave signal is fed to the second input of the BK 8 and should go to the input U 2 (switched on by supplying a logical 1 to the control input of the key 12). For this, UV 8.3 BK 8 must provide a phase shift of 0 degrees, for which a logic 0 signal is supplied to its control input from the output Дш 14.16. In this case, a microwave signal, equal in power to the signal at the first input of BK 7, is fed to the first input of BK 9, which should switch it to its first output for supplying the switched-on 3 (by supplying a logical 1 to the control input of the key 13). In this case, UV 9.3 BC 9 must provide a phase shift of 180 degrees. Therefore, from the output Дш 14.16, logic 1 is supplied to its control input. Thus, turning on U and controlling the operation of BC 7, 8 and 9 is carried out by different digital combinations, (table. one).

При работе МШУ СВЧ на линиях связи с улучшенными энергетическими характеристиками он переходит в режим квазирезервирования (т.е. возникает дополнительная избыточность У), когда в работу включается один У, а другой находится в резерве. В этом случае управление включением У и работой БК осуществляется следующими цифровыми комбинациями (табл.2). When the LNA microwave is operating on communication lines with improved energy characteristics, it switches to the quasi-reservation mode (i.e., an additional redundancy of V occurs) when one V is switched on and the other is in reserve. In this case, the inclusion of U and the operation of the BC are controlled by the following digital combinations (Table 2).

Управление работой МШУ СВЧ осуществляется БУ 14 на основе сигнала, поступающего с выхода РУ через Д 15 на вход ЭС 14.1. Число состояний Сч 14.14 равно 6, так как комбинации 111 и 000 являются запрещенными, что соответствует двум возможным режимам работы МШУ СВЧ: 1) включено два У (режим скользящего резервирования); 2) включен один У (режим квазирезервирования). Число состояний РС 14.9 соответствует числу режимов работы МШУ СВЧ: 01 и 10, где 01-включение 1-го У, 10-включение двух У. Состояние РС 14.9 совпадают с числом включенных У в двоичном коде. Для устранения кольцевых эффектов и сокращения времени управления состояния 11 и 00 в РС 14.9 блокируются. Устойчивость работы БУ 14 обеспечивается выбором периода следования импульсов ГИ 14.11 и постоянной времени регулировки усиления У 4. Они должны быть равны, а период следования импульсов ГИ 14.10 выбирается значительно меньше периода следования импульсов ГИ 14.11. При этом время полного цикла Сч 14.14 будет значительно меньше периода следования ГИ 14.10. Это обеспечивает возможность с помощью элемента И 14.5 распозновать наличие неисправного У в схеме. В нормальном режиме работы в исходном состоянии РС 14.9 находится в состоянии 10, что соответствует включению двух У. Если после включения Сч 14.14 находился в одном из состояний 011, 110, 101, то на выходе ЭС 14.1 сигналы отсутствуют, на втором выходе ЭСК 14.12 сигнал 1, который поступает на пятый вход Рг 14.17 и по сигналу ГИ 14.11 на выходе Рг 14.17 будет комбинация соответствующая состоянию Сч 14.14, обеспечивающая включение (выключение) ключей 11, 12, 13 (в соответствии с табл.1), а на выходе Дш 14.16 сформируется соответствующая комбинация для управления БК 001, 110 или 100 (табл. 1), что обеспечивает подключение требуемого количества У. Если устройство работает на линиях связи с улучшенными характеристиками, то МШУ СВЧ перейдет в режим квазирезервирования. В этом случае после включения на первом выходе ЭС 14.1 появится сигнал логической 1, который запустит ГИ 14.11 и поступит на первый вход РС 14.9. В результате РС 14.9 перейдет в состояние 01, что соответствует включению одного У. На втором входе ЭСК 14.12 будет сигнал в двоичном коде меньше, чем на первом входе. Следовательно, на третьем выходе ЭСК 14.12 появится логическая 1, которая через элемент ИЛИ 14.6 разрешит подачу импульсов управления на вход Сч 14.14 и через элемент НЕ 14.8 подачей логического 0 на четвертый вход Рг 14.17 запретит изменение структуры МШУ СВЧ до момента, когда на втором выходе ЭСК 14.12 не появится логическая 1, что будет соответствовать переходу Сч 14.14 в одно из состояний 100, 010, 001. Тогда на выходе ИЛИ 14.6 будет 0, на выходе НЕ 14.8 логический 0. На выходе Рг 14.17 будет одна из комбинаций включения-выключения ключей 11, 12, 13 (табл.2), соответствующая состоянию Сч 14.14, а на выходе Дш 14.16 будет 101, 000 или 010 в зависимости от комбинации на выходе Рг 14.17 (табл. 2), что обеспечит включение только одного У. В этом случае МШУ СВЧ будет работать в режиме квазирезервирования. Если в момент включения Сч 14.14 оказался в одном из состояний 100, 010, 001, соответствующих включению одного У, то это приведет к тому, что на третьем выходе ЭСК 14.12 появится логическая 1, которая поступит на первые входы И 14.3 и 14.4 и на второй выход ЭС 14. 1, так как включен только один У. Тогда на выходе И 14.3 будет 1, которая обеспечит появление 1 на выходе ИЛИ 14.6 и подключит ГИ 14.11, который переведет Сч 14.14 в одно из состояний 011, 110 или 101. Тогда на втором выходе ЭСК 14.12 будет логическая 1, на выходе ИЛИ 14.6 логический 0 и Рг 14.17 и Дш 14.16 обеспечат включение двух У. Для повышения устойчивости работы БУ 14 используются элементы НЕ 14.8, И 14.4 и элемент развязки 14.13. В момент включения РС 14.9 может оказаться в состоянии 10, а на выходах ЭС 14.1 сигнала нет, тогда РС 14.9 переводится из состояния 10 в 01 подачей импульса с выхода элемента развязки 14.13. Переход МШУ СВЧ (при ухудшении характеристик линий связи) из режима квазирезервирования в режим скользящего резервирования по сигналу МЕНЬШЕ на выходе ЭС 14.1, который поступает на второй вход РС 14.9 и запускает ГИ 14.11. Тогда РС 14.9 переходит из состояния 01 в состояние 10, что обеспечивает включение двух У. The control of the microwave LNA is carried out by BU 14 based on the signal from the output of the switchgear through D 15 to the input of ES 14.1. The number of SCH 14.14 states is 6, since combinations 111 and 000 are prohibited, which corresponds to two possible operating modes of the LNA microwave: 1) two U are turned on (sliding reservation mode); 2) one U is switched on (quasi-reservation mode). The number of states of RS 14.9 corresponds to the number of operating modes of the LNA microwave: 01 and 10, where 01 is the inclusion of the 1st U, 10 is the inclusion of two U. The state of the RS 14.9 coincides with the number of included U in the binary code. To eliminate ring effects and reduce control time, states 11 and 00 in PC 14.9 are blocked. The stability of the BU 14 operation is ensured by the choice of the pulse repetition period of the GI 14.11 pulses and the gain adjustment time constant Y 4. They must be equal, and the pulse repetition period of the GI 14.10 pulses is chosen much less than the pulse repetition period of the GI 14.11. In this case, the time of the full cycle of SC 14.14 will be significantly less than the period of following the GI 14.10. This makes it possible with the help of AND element 14.5 to recognize the presence of a faulty Y in the circuit. In normal operation, in the initial state, PC 14.9 is in state 10, which corresponds to the inclusion of two U. If, after switching on, SC 14.14 was in one of the states 011, 110, 101, then there are no signals at the output of ES 14.1, at the second output of ESK 14.12 1, which arrives at the fifth input of Rg 14.17 and according to the signal of GI 14.11, at the output of Rg 14.17 there will be a combination corresponding to the state of Sch 14.14, which enables the keys 11, 12, 13 to be turned on (off) (in accordance with Table 1), and at the output Дш 14.16 the appropriate combination will be formed to control BK 001, 110 or 100 (tab l. 1), which ensures the connection of the required number of U. If the device operates on communication lines with improved characteristics, then the LNA microwave will go into quasi-reservation mode. In this case, after switching on, the logical 1 signal will appear at the first output of ES 14.1, which will start the GI 14.11 and will go to the first input of RS 14.9. As a result, RS 14.9 will go into state 01, which corresponds to the inclusion of one U. At the second input of ESK 14.12 there will be a signal in binary code less than at the first input. Consequently, logical 1 will appear on the third output of ESK 14.12, which through the OR 14.6 element will allow the supply of control pulses to the input MF 14.14 and through the element NOT 14.8 by supplying a logical 0 to the fourth input Rg 14.17 will prohibit changing the structure of the microwave LNA until the second output of the ESK On December 14, logical 1 will not appear, which will correspond to the transition of Sch 14.14 to one of the states 100, 010, 001. Then, at the output OR 14.6 will be 0, at the output NOT 14.8 it will be logical 0. At the output of Pr 14.17 there will be one of the key on / off combinations 11 , 12, 13 (Table 2), corresponding to Standby SC 14.14, and at the exit Дш 14.16 there will be 101, 000 or 010, depending on the combination at the exit Рг 14.17 (Table 2), which will ensure the inclusion of only one U. In this case, the LNA microwave will operate in quasi-reservation mode. If at the moment of switching on MF 14.14 turned out to be in one of the states 100, 010, 001, corresponding to the inclusion of one U, then this will lead to the logical 1 appearing on the third output of ESK 14.12, which will go to the first inputs AND 14.3 and 14.4 and to the second the output of ES 14. 1, since only one U is turned on. Then at the output AND 14.3 there will be 1, which will ensure the appearance of 1 at the output OR 14.6 and connect the GU 14.11, which will switch Sch 14.14 to one of the states 011, 110 or 101. Then to the second output of ESK 14.12 will be logical 1, at the output of OR 14.6, logical 0 and Pr 14.17 and Dsh 14.16 will ensure the inclusion of two U. D To increase the stability of the BU 14 operation, the elements NOT 14.8, AND 14.4 and the isolation element 14.13 are used. At the moment of switching on, the PC 14.9 may be in state 10, but there is no signal at the outputs of the ES 14.1, then the PC 14.9 is transferred from state 10 to 01 by applying a pulse from the output of the isolation element 14.13. The transition of the microwave LNA (in case of deterioration of the characteristics of the communication lines) from the quasi-reservation mode to the sliding reservation mode by a signal LESS on the output of the ES 14.1, which goes to the second input of the RS 14.9 and starts the GI 14.11. Then RS 14.9 passes from state 01 to state 10, which ensures the inclusion of two U.

При выходе из строя одного из У при работе МШУ СВЧ в режиме скользящего резервирования РС 14.9 находится в состоянии 10 и не изменит его по сигналу МЕНЬШЕ со второго выхода ЭСП 14.1, поступающего на второй вход РС 14.9. На всех входах элемента И 14.5 логическая 1 и Сч 14.14 изменит свое состояние и максимум за два цикла работы Сч 14.14 восстановит работоспособность МШУ СВЧ. Например: если были включены У 2 и 3, на выходе Сч 14.14 комбинация 011. В случае, если произошел отказ У 2, то Сч 14.14 перейдет в состояние 101 на первом цикле. При отказе же У 3 Сч 14.14 перейдет в состояние 110 на втором цикле, что будет соответствовать восстановлению работоспособности МШУ СВЧ. При работе МШУ СВЧ в режиме квазирезервирования и отказе У восстановление работоспособности будет осуществляться через режим скользящего резервирования. If one of the U fails during operation of the microwave LNA in the rolling backup mode, the RS 14.9 is in state 10 and will not change it on a signal LESS from the second output of the ESP 14.1, which arrives at the second input of the RS 14.9. At all inputs of the And 14.5 element, the logical 1 and Mid 14.14 will change its state and, in a maximum of two cycles of operation, Mid 14.14 will restore the functionality of the LNA microwave. For example: if Y 2 and 3 were turned on, the combination 011 is the output of Mt. 14.14. In the event that Y 2 fails, Mt. 14.14 will go to state 101 on the first cycle. In case of failure, the U 3 SC 14.14 will go into state 110 on the second cycle, which will correspond to the restoration of the functionality of the LNA microwave. When the LNA microwave is operating in the quasi-reservation and failure mode, the recovery of functionality will be carried out through the rolling reservation mode.

Рг 14.17 работает следующим образом. При подаче питающего напряжения на R-выходы DV-триггеров подается сигнал 1, а на S-входы - кратковременно 0. В результате все элементы памяти устанавливаются в нулевое состояние. По мере запуска конденсатора на S-входах формируется сигнал 1 и триггеры готовы к управлению по D-входам. Если с выхода элемента НЕ 14.8 поступает сигнал 1, то на V-входах элементов памяти - 1 и Рг 14.17 транслирует сигнал с выхода Сч 14.14 на выходы БУ 14 по фронту импульса, поступающего на C-входы элементов памяти от ГИ 14.11. При появлении на выходе элемента НЕ 14.8 сигнала 0 на V-входы элементов памяти поступает 0 и триггеры сохраняют свое состояние до тех пор, пока на выходах Сч 14.14 не образуется требуемая разрешающая комбинация. WP 14.17 works as follows. When supplying voltage to the R-outputs of DV-flip-flops, signal 1 is applied, and to the S-inputs it is briefly 0. As a result, all memory elements are set to zero. As the capacitor starts up, a signal 1 is formed at the S-inputs and the triggers are ready for control over the D-inputs. If signal 1 arrives from the output of element NOT 14.8, then at the V-inputs of memory elements - 1 and Pr 14.17 it transmits a signal from the output of Sch 14.14 to the outputs of the control unit 14 along the edge of the pulse supplied to the C-inputs of the memory elements from GU 14.11. When signal 0 appears at the output of element NOT 14.8, signal 0 goes to the V-inputs of the memory elements and the triggers remain in effect until the required permissive combination is formed at the outputs of MF 14.14.

Дш 14.16 преобразует сигналы управления БК 7, 8, 9 в соответствие с табл. 1 и 2. Дш 14.16 converts control signals of БК 7, 8, 9 in accordance with table. 1 and 2.

Оценку технико-экономической эффективности заявляемого технического решения проведем по сравнению с прототипом - двухкаскадным балансным усилителем. Если элементы, составляющие данную схему, стареющие, то

Figure 00000002

где
λi -интенсивность отказов i-го элемента;
T - среднее время наработки на отказ i-го элемента.Evaluation of the technical and economic efficiency of the proposed technical solution will be carried out in comparison with the prototype - two-stage balanced amplifier. If the elements that make up this circuit are aging, then
Figure 00000002

Where
λ i is the failure rate of the i-th element;
T is the mean time between failures of the i-th element.

Тогда

Figure 00000003

где
λу -интенсивность отказов одного каскада (У).Then
Figure 00000003

Where
λ у is the failure rate of one cascade (V).

Для предлагаемого устройства, учитывая равномерное использование У:

Figure 00000004

Разделив (2) на (1), получим выигрыш по средней наработке на отказ
Figure 00000005

т.е. средняя наработка на отказ МШУ СВЧ увеличивается на 20%, при этом в два раза снижается коэффициент шума приемного тракта.For the proposed device, given the uniform use of:
Figure 00000004

Dividing (2) by (1), we get the average time between failures
Figure 00000005

those. the mean time between failures of the LNA microwave is increased by 20%, while the noise figure of the receiving path is halved.

Кроме того, в ряде случаев возможна работа МШУ СВЧ при отказе двух У. Учитывая, что предлагаемое устройство позволяет автоматически определять отказавший У, то при срочном ремонте существенно сказывается коэффициент простоя МШУ СВЧ, а следовательно, и всего приемного тракта по причине отказов У. In addition, in some cases, it is possible to operate the LNA microwave in the event of a failure of two U. Given that the proposed device allows you to automatically identify a failed U, during emergency repairs, the downtime coefficient of the LNA microwave, and consequently the entire receiving path due to failures of U, is significantly affected.

Таким образом, новая совокупность существенных признаков заявляемого устройства обеспечивает повышение надежности функционирования радиоприемного тракта при снижении коэффициента шума. Thus, a new set of essential features of the claimed device provides increased reliability of the functioning of the radio receiving path while reducing the noise figure.

Claims (4)

1. Малошумящий усилитель сверхвысоких частот, содержащий мост сложения, первый и второй усилители, первую и вторую согласованные нагрузки, при этом вторая согласованная нагрузка соединена с вторым выходом моста сложения, отличающийся тем, что дополнительно введены первый, второй и третий блоки коммутации, третий усилитель, первый, второй и третий ключи, блок управления, регулируемый усилитель и детектор, при этом первый вход первого блока коммутации является входом малошумящего усилителя сверхвысоких частот, а к второму входу подключена первая согласованная нагрузка, первый выход первого, второго и третьего блоков коммутации соединены с входом первого, второго и третьего усилителей соответственно, второй выход первого и второго блоков коммутации подключены к второму входу второго и третьего блоков коммутации, выходы первого и второго усилителей соединены соответственно с первыми входами второго и третьего блоков коммутации, выход третьего усилителя соединен с первым входом моста сложения, второй выход третьего блока коммутации соединен с вторым входом моста сложения, первый выход моста сложения подключен к входу регулируемого усилителя, выход регулируемого усилителя, соединенный с входом детектора, является выходом малошумящего усилителя сверхвысоких частот, выход детектора соединен параллельно с входом блока управления и вторым входом регулируемого усилителя, первые три выхода блока управления соединены с управляющими входами первого, второго и третьего блоков коммутации, а четвертый, пятый и шестой выходы блока управления соединены с управляющими входами первого, второго и третьего ключей, выходы которых подключены к входу питания первого, второго и третьего усилителей, входы всех ключей соединены с входом питания регулируемого усилителя и подключены к питающему входу малошумящего усилителя сверхвысоких частот. 1. Low-noise microwave amplifier containing the addition bridge, the first and second amplifiers, the first and second matched loads, the second matched load connected to the second output of the addition bridge, characterized in that the first, second and third switching units, the third amplifier are additionally introduced , the first, second and third keys, a control unit, an adjustable amplifier and a detector, while the first input of the first switching unit is the input of a low-noise microwave amplifier, and is connected to the second input the first matched load, the first output of the first, second and third switching units are connected to the input of the first, second and third amplifiers, respectively, the second output of the first and second switching units are connected to the second input of the second and third switching units, the outputs of the first and second amplifiers are connected respectively to the first the inputs of the second and third switching units, the output of the third amplifier is connected to the first input of the addition bridge, the second output of the third switching unit is connected to the second input of the addition bridge , the first output of the addition bridge is connected to the input of the adjustable amplifier, the output of the adjustable amplifier connected to the input of the detector is the output of a low-noise microwave amplifier, the output of the detector is connected in parallel with the input of the control unit and the second input of the adjustable amplifier, the first three outputs of the control unit are connected to the control inputs the first, second and third switching units, and the fourth, fifth and sixth outputs of the control unit are connected to the control inputs of the first, second and third keys, you the moves of which are connected to the power input of the first, second and third amplifiers, the inputs of all keys are connected to the power input of the adjustable amplifier and connected to the power input of a low-noise microwave amplifier. 2. Усилитель по п.1, отличающийся тем, что блок управления состоит из элемента сравнения, вход которого является входом блока управления, реверсивного счетчика, первого и второго генераторов импульсов, элемента сравнения кодов, элемента развязки, первого, второго, третьего и четвертого элементов И, элемента ИЛИ, первого и второго элементов НЕ, счетчика, блока определения, дешифратора и регистра, три выхода дешифратора являются первыми тремя выходами блока управления, три выхода регистра являются четвертым, пятым и шестым выходом блока управления и параллельно подключены к трем входам дешифратора, первый выход элемента сравнения параллельно подключен к первому входу реверсивного счетчика, выходу элемента развязки и первому дополнительному входу второго генератора импульсов, выход которого параллельно соединен с третьим входом четвертого элемента И и третьим входом реверсивного счетчика, второй вход последнего параллельно подключен ко второму выходу элемента сравнения, второму дополнительному входу второго генератора импульсов, второму входу второго элемента И, второму входу четвертого элемента И и входу первого элемента НЕ, выход первого элемента НЕ соединен с вторым входом третьего элемента И, первый вход которого параллельно подключен к первому входу второго элемента И и первому выходу элемента сравнения, выход третьего элемента И соединен с входом элемента развязки, первый вход четвертого элемента И соединен с вторым входом элемента сравнения кодов, третий выход которого соединен с первым входом элемента ИЛИ, второй и третий входы которого являются выходами соответственно второго и четвертого элементов И, выход элемента ИЛИ параллельно подключен к входу второго элемента НЕ и первому входу первого элемента И, второй вход которого является выходом первого генератора импульсов и параллельно соединен с пятым входом регистра, выход первого элемента И подключен к входу счетчика, три выхода которого параллельно соединены с входами блока определения и первым, вторым и третьим входами регистра, пятый вход последнего соединен с выходом второго элемента НЕ, выход блока определения соединен с первым входом элемента сравнения кодов, второй вход которого является выходом реверсивного счетчика. 2. The amplifier according to claim 1, characterized in that the control unit consists of a comparison element, the input of which is the input of the control unit, a reverse counter, the first and second pulse generators, the code comparison element, the decoupling element, the first, second, third and fourth elements And, an OR element, the first and second elements NOT, a counter, a determination unit, a decoder and a register, the three outputs of the decoder are the first three outputs of the control unit, the three outputs of the register are the fourth, fifth and sixth outputs of the control unit are connected in parallel to the three inputs of the decoder, the first output of the comparison element is connected in parallel to the first input of the reversible counter, the output of the isolation element and the first additional input of the second pulse generator, the output of which is connected in parallel with the third input of the fourth element And and the third input of the reversible counter, the second input the latter is connected in parallel to the second output of the comparison element, the second additional input of the second pulse generator, the second input of the second element And, the second at the input of the fourth AND element and the input of the first element NOT, the output of the first element is NOT connected to the second input of the third AND element, the first input of which is connected in parallel to the first input of the second AND element and the first output of the comparison element, the output of the third AND element is connected to the input of the isolation element, the first input of the fourth AND element is connected to the second input of the code comparison element, the third output of which is connected to the first input of the OR element, the second and third inputs of which are outputs of the second and fourth of AND elements, the output of the OR element is connected in parallel to the input of the second element NOT and the first input of the first AND element, the second input of which is the output of the first pulse generator and connected in parallel with the fifth input of the register, the output of the first AND element is connected to the counter input, the three outputs of which are connected in parallel with the inputs of the determination unit and the first, second and third inputs of the register, the fifth input of the latter is connected to the output of the second element NOT, the output of the determination unit is connected to the first input of the code comparison element, the second whose input is the output of a reversible counter. 3. Усилитель по п.1 или 2, отличающийся тем, что блок коммутации состоит из моста деления, первый и второй вход которого являются первым и вторым входами блока коммутации, моста сложения, первый и второй выходы которого являются первым и вторым выходами блока коммутации, управляемого фазовращателя, управляющий вход которого является управляющим входом блока коммутации, причем первый выход моста деления подключен к первому входу моста сложения, второй выход моста деления соединен с входом управляемого фазовращателя, выход которого подключен к второму входу моста сложения. 3. The amplifier according to claim 1 or 2, characterized in that the switching unit consists of a division bridge, the first and second inputs of which are the first and second inputs of the switching unit, the addition bridge, the first and second outputs of which are the first and second outputs of the switching unit, controlled phase shifter, the control input of which is the control input of the switching unit, the first output of the division bridge connected to the first input of the addition bridge, the second output of the division bridge connected to the input of the controlled phase shifter, the output of which is connected n to the second entrance of the addition bridge. 4. Усилитель по п.2, отличающийся тем, что блок определения состоит из первого и второго двоичных сумматоров, причем входы первого двоичного сумматора являются первым и вторым входами блока определения, третий вход второго двоичного сумматора является третьим входом блока определения, выходы первого двоичного сумматора соединены с первым и вторым входами второго двоичного сумматора соответственно, а выход второго двоичного сумматора является выходом блока определения. 4. The amplifier according to claim 2, characterized in that the determination unit consists of the first and second binary adders, the inputs of the first binary adder being the first and second inputs of the determination unit, the third input of the second binary adder is the third input of the determination unit, the outputs of the first binary adder connected to the first and second inputs of the second binary adder, respectively, and the output of the second binary adder is the output of the determination unit.
RU95120828A 1995-12-04 1995-12-04 Low-noise microwave amplifier RU2108658C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU95120828A RU2108658C1 (en) 1995-12-04 1995-12-04 Low-noise microwave amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU95120828A RU2108658C1 (en) 1995-12-04 1995-12-04 Low-noise microwave amplifier

Publications (2)

Publication Number Publication Date
RU95120828A RU95120828A (en) 1998-02-20
RU2108658C1 true RU2108658C1 (en) 1998-04-10

Family

ID=20174563

Family Applications (1)

Application Number Title Priority Date Filing Date
RU95120828A RU2108658C1 (en) 1995-12-04 1995-12-04 Low-noise microwave amplifier

Country Status (1)

Country Link
RU (1) RU2108658C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU220144U1 (en) * 2023-07-04 2023-08-29 Акционерное общество "Научно-производственное предприятие "Салют" (АО "НПП "Салют") Ultra high frequency adjustable power amplifier

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Полупроводниковые приборы и устройства СВЧ. - Киев: КВВИДКУС, 1976, с.118, 119, рис.4.4.1. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU220144U1 (en) * 2023-07-04 2023-08-29 Акционерное общество "Научно-производственное предприятие "Салют" (АО "НПП "Салют") Ultra high frequency adjustable power amplifier

Similar Documents

Publication Publication Date Title
KR100527397B1 (en) Delay Locked Loop having small jitter in semiconductor memory device
CN100492914C (en) Apparatus and method for controlling the state variable of an integrator stage in a modulator
US7365663B2 (en) Flux-quantizing superconducting analog to digital converter (ADC)
KR20120005013A (en) Techniques for non-overlapping clock generation
CN110333767B (en) Multiphase power converter
US20060170506A1 (en) Capacitive tuning network for low gain digitally controlled oscillator
JPH07202649A (en) Multiplier circuit
KR20000056764A (en) Analog dll circuit
CN102916713A (en) Automatic step variable attenuator and radio communication device
JP2010252094A (en) Pll circuit
KR20100045186A (en) Wideband delay locked loop circuit
AU2003281924A1 (en) Circuit arrangement for bridging high voltages using a switching signal
US4803610A (en) Switching power supply
JP3827403B2 (en) Current switch circuit and PLL circuit using the same
RU2108658C1 (en) Low-noise microwave amplifier
US5644262A (en) Digitally controlled capacitive load
KR100617489B1 (en) Variable division method and variable divider
CN109818411B (en) Power switch circuit, chip and power supply system suitable for power supply sudden change
JP3345603B2 (en) Optical A / D converter
US10984336B2 (en) Superconducting clock conditioning system
US20200321870A1 (en) Voltage converter
US20010045902A1 (en) Skewless differential switching scheme for current-mode digital-to-analog converters
CN106788432A (en) D/A converting circuit
JPS58194425A (en) Digital-analog converting circuit
EP1134894A2 (en) Improvements in or relating to digital-to-analog converters