RU2103735C1 - Relay commutator - Google Patents

Relay commutator Download PDF

Info

Publication number
RU2103735C1
RU2103735C1 RU96108178A RU96108178A RU2103735C1 RU 2103735 C1 RU2103735 C1 RU 2103735C1 RU 96108178 A RU96108178 A RU 96108178A RU 96108178 A RU96108178 A RU 96108178A RU 2103735 C1 RU2103735 C1 RU 2103735C1
Authority
RU
Russia
Prior art keywords
switch
inputs
input
output
analog
Prior art date
Application number
RU96108178A
Other languages
Russian (ru)
Other versions
RU96108178A (en
Inventor
Д.В. Андреев
Л.И. Волгин
Original Assignee
Ульяновский государственный технический университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ульяновский государственный технический университет filed Critical Ульяновский государственный технический университет
Priority to RU96108178A priority Critical patent/RU2103735C1/en
Application granted granted Critical
Publication of RU2103735C1 publication Critical patent/RU2103735C1/en
Publication of RU96108178A publication Critical patent/RU96108178A/en

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

FIELD: automation and computer engineering, in particular, design of functional units of analog computer equipment, automatic control systems, analog processors. SUBSTANCE: device has three differential voltage comparators, analog OFF gate, two analog ON gates and three XOR gates. EFFECT: increased load, decreased transmission error. 2 dwg

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. The invention relates to automation and analog computing, and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.

Известны реляторные коммутаторы (см. например рис. 60а на с. 97 в книге Волгин Л. И. Синтез устройств для обработки и преобразования информации в элементном базисе реляторов. - Таллинн: Валгус, 1989, 179 с.; А.с. СССР 1693614, кл. G 06 G 7/25, 1991), каждый из которых определяет на какой из трех его управляющих входов воздействует медианный сигнал. Relator switches are known (see, for example, Fig. 60a on page 97 in the book of L. I. Volgin. Synthesis of devices for processing and converting information in the element base of relators. - Tallinn: Valgus, 1989, 179 pp .; AS USSR 1693614 , class G 06 G 7/25, 1991), each of which determines which of its three control inputs is affected by the median signal.

Недостатком известных реляторных коммутаторов является низкая нагрузочная способность, так как их выходное сопротивление равно сумме сопротивления нескольких замкнутых аналоговых ключей, и большая погрешность коэффициента передачи, которая обусловлена нестабильностью сопротивлений нескольких замкнутых аналоговых ключей. A disadvantage of the known relator switches is the low load capacity, since their output resistance is equal to the sum of the resistance of several closed analog keys, and a large error in the transmission coefficient, which is due to the instability of the resistance of several closed analog keys.

Наиболее близким по технической сущности к заявляемому изобретению является выбранный в качестве прототипа реляторный коммутатор (А.с. СССР 1674168, кл. G 06 G 7/25, 1991), который определяет, на какой из трех его управляющих входов воздействует медианный сигнал, и содержит реляторы, состоящие из дифференциальных компараторов напряжения и аналоговых переключателей. The closest in technical essence to the claimed invention is a relator switch selected as a prototype (A.S. USSR 1674168, class G 06 G 7/25, 1991), which determines which of its three control inputs is affected by a median signal, and contains relators consisting of differential voltage comparators and analog switches.

Прототип обладает тем же недостатком, т.е. его выходное сопротивление равно сумме сопротивлений двух замкнутых аналоговых ключей, а погрешность коэффициента передачи обусловлена нестабильностью сопротивлений двух замкнутых аналоговых ключей. The prototype has the same drawback, i.e. its output resistance is equal to the sum of the resistances of two closed analog keys, and the error in the transmission coefficient is due to the instability of the resistances of two closed analog keys.

Целью изобретения является повышение нагрузочной способности и уменьшение погрешности коэффициента передачи. The aim of the invention is to increase the load capacity and reduce the error of the transmission coefficient.

Поставленная цель достигается тем, что в реляторный коммутатор, содержащий три дифференциальных компаратора напряжения, причем неинвертирующие входы второго и третьего компараторов подключены к второму управляющему входу коммутатора, инвертирующие входы первого и третьего компараторов подключены к третьему управляющему входу комутатора, а неинвертирующий вход первого и инвертирующий вход второго компараторов подключены к первому управляющему входу коммутатора, введены аналоговый размыкающий ключ, два аналоговых замыкающих ключа и три булевых логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы первого и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к выходу первого компаратора, вторые входы второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к выходу третьего компаратора, второй вход первого и первый вход второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к выходу второго компаратора, выходы второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к управляющим входам первого и второго замыкающих ключей соответственно, а выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к управляющему входу размыкающего ключа, вход которого является первым информационным входом коммутатора, а выход - первым выходом коммутатора, входы первого и второго замыкающих ключей являются соответственно вторым и третьим информационными входами коммутатора, а выходы - соответственно вторым и третьим выходам коммутатора. This goal is achieved by the fact that in a relator switch containing three differential voltage comparators, the non-inverting inputs of the second and third comparators are connected to the second control input of the switch, the inverting inputs of the first and third comparators are connected to the third control input of the commutator, and the non-inverting input of the first and inverting input the second comparators are connected to the first control input of the switch, an analog disconnecting key, two analog closing keys are entered and three Boolean logic elements EXCLUSIVE OR, the first inputs of the first and third elements EXCLUSIVE OR connected to the output of the first comparator, the second inputs of the second and third elements EXCLUSIVE OR connected to the output of the third comparator, the second input of the first and first input of the second elements EXCLUSIVE OR connected to the output of the second comparator, the outputs of the second and third EXCLUSIVE elements are connected to the control inputs of the first and second closing keys, respectively, and the output of the first element EXCLUSIVE OR it is connected to the control input of the disconnecting key, the input of which is the first information input of the switch, and the output is the first output of the switch, the inputs of the first and second closing keys are the second and third information inputs of the switch, respectively, and the outputs are respectively the second and third outputs of the switch.

По имеющимся у авторов сведениям совокупность существенных признаков, характеризующих сущность заявляемого изобретения, неизвестна из уровня техники, что позволяет сделать вывод о соответствии изобретения критерию "новизна". According to the information available to the authors, the set of essential features characterizing the essence of the claimed invention is unknown from the prior art, which allows us to conclude that the invention meets the criterion of "novelty."

По мнению авторов сущность заявляемого изобретения не следует для специалиста явным образом из известного уровня техники, так как из него не выявляется вышеуказанное влияние на получаемый технический результат (новое свойство объекта) - совокупности признаков, которые отличают от прототипа заявляемое изобретение, что позволяет сделать вывод о его соответствии критерию "изобретательский уровень". According to the authors, the essence of the claimed invention does not follow explicitly from the prior art for a specialist, since the above effect on the obtained technical result (a new property of the object) is not revealed from it - a set of features that distinguish the claimed invention from the prototype, which allows us to conclude its compliance with the criterion of "inventive step".

Совокупность существенных признаков, характеризующих сущность изобретения, может быть многократно использована в автоматике и аналоговой вычислительной технике для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. с получением технического результата, заключающегося в том, что выходное сопротивление реляторного коммутатора равно сопротивлению замкнутого аналогового ключа, а также в том, что погрешность коэффициента передачи коммутатора обусловлена нестабильностью сопротивления замкнутого аналогового ключа, обуславливающего обеспечение достижения поставленной цели - повышение нагрузочной способности и уменьшение погрешности коэффициента передачи, что позволяет сделать вывод о соответствии изобретения критерию "промышленная применимость". The set of essential features that characterize the essence of the invention can be repeatedly used in automation and analog computing to build functional units of analog computers, automatic control and management tools, analog processors, etc. to obtain a technical result, namely, that the output resistance is relative the switch is equal to the resistance of the closed analog switch, and also that the error of the transfer coefficient of the switch pa is due to the instability of the resistance of the closed analog switch, which ensures the achievement of the goal - increasing load capacity and reducing the error of the transmission coefficient, which allows us to conclude that the invention meets the criterion of "industrial applicability".

На фиг. 1 приведена схема предлагаемого реляторного коммутатора; на фиг. 2 - условное обозначение коммутатора и несколько вариантов схем его включения. In FIG. 1 shows a diagram of the proposed relator switch; in FIG. 2 - symbol of the switch and several options for its inclusion.

Схема предлагаемого реляторного коммутатора (фиг. 1) содержит три дифференциальных компаратора напряжения 1 - 3; три булевых логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 - 6; размыкающий 7 и два замыкающих 8 и 9 аналоговых ключа. Неинвертирующий вход компаратора 1 и инвертирующий вход компаратора 2 объединены и образуют первый управляющий вход компаратора, неинвертирующие входы компараторов 2 и 3 подключены к второму управляющему входу коммутатора, а инвертирующие входы компараторов 1 и 3 - к третьему управляющему входу коммутатора, выходы компараторов 1 и 3 подключены соответственно к первым входам элементов 4 и 6 и к вторым входам элементов 5 и 6, а выход компаратора 2 подключен к второму входу элемента 4 и к первому входу элемента 5, выход которого подключен к управляющему входу ключа 8, выходы элементов 4 и 6 подключены к управляющим входам ключей 7 и 9 соответственно, выходы ключей 7 - 9 являются выходами (z1-z3), а входы - информационными входами коммутатора, x1-x3 и y1-y3 - аналоговые сигналы соответственно на управляющих и информационных входах коммутатора.The proposed relay switch circuit (Fig. 1) contains three differential voltage comparators 1-3; Three Boolean gates EXCLUSIVE OR 4-6; opening 7 and two closing 8 and 9 analog keys. The non-inverting input of the comparator 1 and the inverting input of the comparator 2 are combined and form the first control input of the comparator, the non-inverting inputs of the comparators 2 and 3 are connected to the second control input of the switch, and the inverting inputs of the comparators 1 and 3 are connected to the third control input of the switch, the outputs of the comparators 1 and 3 are connected respectively, to the first inputs of the elements 4 and 6 and to the second inputs of the elements 5 and 6, and the output of the comparator 2 is connected to the second input of the element 4 and to the first input of the element 5, the output of which is connected to the control the input input of key 8, the outputs of elements 4 and 6 are connected to the control inputs of keys 7 and 9, respectively, the outputs of keys 7 - 9 are outputs (z 1 -z 3 ), and the inputs are information inputs of the switch, x 1 -x 3 and y 1 -y 3 - analog signals respectively on the control and information inputs of the switch.

Работа предлагаемого релятора коммутатора (фиг.1) осуществляется следующим образом. Воспроизводимая коммутатором операция определяется выражением:

Figure 00000002
.The work of the proposed relay relays (figure 1) is as follows. The operation reproduced by the switch is determined by the expression:
Figure 00000002
.

При x1 = med(x1, x2, x3) на входах элементов 4, 5, 6 будут одинаковые логические сигналы, на их выходах будет логический "0", ключ 7 будет замкнут, ключи 8 и 9 - разомкнуты, т.е. Z1 = y1, Z2 = Z3 = 0. При x2=med(x1, x2, x3) на входах элемента 6 будут одинаковые логические сигналы, на его выходе будет логический "0", на входах элементов 4 и 5 будут разные логические сигналы, на их выходах будет логическая "1", ключ 8 будет замкнут, ключи 7 и 9 - разомкнуты, т.е. z2=y2, z1=z3=0. При x3=med(x1, x2, x3) на входах элементов 4 и 6 будут разные логические сигналы, на их выходах будет логическая "1", на входах элемента 5 будут одинаковые логические сигналы, на его выходе будет логический "0", ключ 9 будет замкнут, ключи 7 и 8 - разомкнуты, т.е. z3=y3, z1=z2=0.When x 1 = med (x 1 , x 2 , x 3 ), the inputs of elements 4, 5, 6 will have the same logical signals, their outputs will have a logical “0”, key 7 will be closed, keys 8 and 9 will be open, t .e. Z 1 = y 1 , Z 2 = Z 3 = 0. When x 2 = med (x 1 , x 2 , x 3 ), the inputs of element 6 will have the same logical signals, its output will have a logical "0", at the inputs of the elements 4 and 5 there will be different logical signals, at their outputs there will be a logical "1", key 8 will be closed, keys 7 and 9 will be open, i.e. z 2 = y 2 , z 1 = z 3 = 0. When x 3 = med (x 1 , x 2 , x 3 ), the inputs of elements 4 and 6 will have different logical signals, their outputs will have a logical "1", the inputs of element 5 will have the same logical signals, its output will be logical " 0 ", key 9 will be closed, keys 7 and 8 will be open, i.e. z 3 = y 3 , z 1 = z 2 = 0.

Таким образом, реляторный коммутатор определяет на какой из трех его управляющих входов воздействует медианный сигнал, при этом выходное сопротивление коммутатора по сравнению с прототипом уменьшено в два раза и равно сопротивлению замкнутого аналогового ключа, нестабильность этого сопротивления будет определять погрешность коэффициента передачи, т.е. достигнуто повышение нагрузочной способности и уменьшение погрешности коэффициента передачи коммутатора. Thus, the relator switch determines which of its three control inputs is affected by the median signal, while the output resistance of the switch is halved compared to the prototype and is equal to the resistance of a closed analog key, the instability of this resistance will determine the error of the transmission coefficient, i.e. an increase in load capacity and a decrease in the transfer coefficient error of the switch are achieved.

При соединении управляющих и информационных входов в соответствии с фиг. 2б коммутатор (RC) будет воспроизводить операцию выделения медианы с идентификацией номера входа i, на который воздействует медианный сигнал xi (номер выхода для которого zi=xi совпадает с номером входа, на который воздействует медианный сигнал xi), т.е. операцию (1) при y1=x1, y2=x2, y3=x3. При объединении выходов коммутатор является медианным мультиплексором (фиг. 2в) и воспроизводит операцию:

Figure 00000003
,
а при объединении информационных входов - медианным демультиплексором (фиг. 2г) и воспроизводит операцию (1) при y1=y2=y3=y. Медианный мультиплексор (фиг. 2в) при соединении его входов в соответствии с фиг. 2д является медианным селектором, а при других заданных комбинациях соединений его входов может быть использован в качестве формирователя некоторых типовых нелинейных функций: функции двустороннего параллельного или одностороннего ограничения, режекторной или селективной фильтрации уровней сигнала, функции допускового контроля и др.When connecting control and information inputs in accordance with FIG. 2b, the switch (RC) will play the median extraction operation with identification of the input number i, which is affected by the median signal x i (the output number for which z i = x i matches the number of the input, which is affected by the median signal x i ), i.e. . operation (1) for y 1 = x 1 , y 2 = x 2 , y 3 = x 3 . When combining the outputs, the switch is a median multiplexer (Fig. 2B) and reproduces the operation:
Figure 00000003
,
and when combining information inputs - by the median demultiplexer (Fig. 2d) and reproduces the operation (1) with y 1 = y 2 = y 3 = y. The median multiplexer (FIG. 2c) when connecting its inputs in accordance with FIG. 2D is a median selector, and for other specified combinations of connections of its inputs it can be used as a shaper of some typical nonlinear functions: functions of two-sided parallel or one-sided restrictions, notch or selective filtering of signal levels, tolerance control functions, etc.

Claims (1)

Реляторный коммутатор, содержащий три дифференциальных компаратора напряжения, причем неинвертирующие входы второго и третьего компараторов подключены к второму управляющему входу коммутатора, инвертирующие входы первого и третьего компараторов подключены к третьему управляющему входу коммутатора, а неинвертирующий вход первого и инвертирующий вход второго компараторов подключены к первому управляющему входу коммутатора, отличающийся тем, что в него введены аналоговый размыкающий ключ, два аналоговых замыкающих ключа и три булевых логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы первого и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к выходу первого компаратора, вторые входы второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к выходу третьего компаратора, второй вход первого и первый вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к выходу второго компаратора, выходы второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к управляющим входам первого и второго замыкающих ключей соответственно, а выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к управляющему входу размыкающего ключа, вход которого является первым информационным входом коммутатора, а выход первым выходом коммутатора, входы первого и второго замыкающих ключей являются соответственно вторым и третьим информационными входами коммутатора, а выходы - соответственно вторым и третьим выходами коммутатора. A relator switch containing three differential voltage comparators, the non-inverting inputs of the second and third comparators connected to the second control input of the switch, the inverting inputs of the first and third comparators connected to the third control input of the switch, and the non-inverting input of the first and inverting input of the second comparators connected to the first control input switch, characterized in that it introduced an analog disconnect switch, two analog lock keys and three booleans x logical elements EXCLUSIVE OR, the first inputs of the first and third elements EXCLUSIVE OR connected to the output of the first comparator, the second inputs of the second and third elements EXCLUSIVE OR connected to the output of the third comparator, the second input of the first and first input of the second element EXCLUSIVE OR connected to the output of the second comparator the outputs of the second and third EXCLUSIVE OR elements are connected to the control inputs of the first and second closing keys, respectively, and the output of the first EXCLUSIVE OR element is connected to the ulation interrupter entry key, the input of which is the first information input switch and the output of the first output of the switch inputs of the first and second locking keys are respectively second and third informational inputs of the switch, and the outputs - respectively the second and third switch outputs.
RU96108178A 1996-04-23 1996-04-23 Relay commutator RU2103735C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU96108178A RU2103735C1 (en) 1996-04-23 1996-04-23 Relay commutator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU96108178A RU2103735C1 (en) 1996-04-23 1996-04-23 Relay commutator

Publications (2)

Publication Number Publication Date
RU2103735C1 true RU2103735C1 (en) 1998-01-27
RU96108178A RU96108178A (en) 1998-08-27

Family

ID=20179821

Family Applications (1)

Application Number Title Priority Date Filing Date
RU96108178A RU2103735C1 (en) 1996-04-23 1996-04-23 Relay commutator

Country Status (1)

Country Link
RU (1) RU2103735C1 (en)

Similar Documents

Publication Publication Date Title
Balla et al. Low power dissipation MOS ternary logic family
CN102484480B (en) Digital to Simulation Conversion Assembly and method
KR100193056B1 (en) Synchronization circuit
US5382844A (en) Logic circuit for asynchronous circuits with n-channel logic block and p-channel logic block inverse thereto
Zamani et al. Switched nonlinear singular systems with time‐delay: Stability analysis
JPS6014321A (en) Multi-stage shift apparatus
KR900015464A (en) Logic signal memory and transmission circuit
Tharakan et al. A new design of a fast barrel switch network
Mutyam Preventing crosstalk delay using Fibonacci representation
RU2103735C1 (en) Relay commutator
KR100664620B1 (en) Isi-rejecting differential receiver
DE102005037357B3 (en) Logic circuit for calculating result operand esp. for safety-sensitive applications, has two logic stages with first between input and intermediate node, and second between intermediate nodes and output
RU2257612C1 (en) Conjunction-disjunction relater with blocking
JP3380329B2 (en) Digital data arbitration device
US7016931B2 (en) Binary-number comparator
RU2117329C1 (en) Relational identifier
KR860009550A (en) Logic circuit with test data load
RU2117330C1 (en) Relational positional identifier
KR840006105A (en) Extraction and Demodulation FIR Filters
US6049571A (en) Encoding circuit with a function of zero continuous-suppression in a data transmission system
RU2124754C1 (en) Rank filter
Shi et al. BDD based synthesis of symmetric functions with full path-delay fault testability
Hanyu et al. Asynchronous multiple-valued VLSI system based on dual-rail current-mode differential logic
RU2130200C1 (en) Analog logical gate for prohibition of minimal and maximal values of information variable
RU35906U1 (en) Two-way stop