RU2100842C1 - Vector image generator - Google Patents
Vector image generator Download PDFInfo
- Publication number
- RU2100842C1 RU2100842C1 RU95119470A RU95119470A RU2100842C1 RU 2100842 C1 RU2100842 C1 RU 2100842C1 RU 95119470 A RU95119470 A RU 95119470A RU 95119470 A RU95119470 A RU 95119470A RU 2100842 C1 RU2100842 C1 RU 2100842C1
- Authority
- RU
- Russia
- Prior art keywords
- outputs
- control unit
- inputs
- adders
- digital filters
- Prior art date
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
Description
Изобретение относится к вычислительной технике, а именно к обработке или формированию изображения и, в частности, предлагаемый векторный генератор может быть использован для формирования тестовых изображений. The invention relates to computer technology, namely to processing or image formation and, in particular, the proposed vector generator can be used to form test images.
Известен способ генерирования векторных сигналов (см. например, заявку Японии N 60-73788, кл. G 06 F 5/62, опубл. 1987). Устройство, реализующее способ генерирования векторных сигналов, содержит последовательно соединенные генератор случайных чисел, сумматор, буферную память. Кроме того, генератор случайных чисел взаимно соединен с еще одной буферной памятью. A known method of generating vector signals (see, for example, Japanese application N 60-73788, CL G 06 F 5/62, publ. 1987). A device that implements a method of generating vector signals contains a random number generator, an adder, and a buffer memory connected in series. In addition, the random number generator is interconnected with another buffer memory.
Однако указанное устройство способно генерировать узкий класс векторных сигналов, определяемых постоянной линейной шириной, что является его недостатком. However, this device is capable of generating a narrow class of vector signals defined by a constant linear width, which is its drawback.
Известен также векторный генератор, содержащий генератор случайных чисел, выход которого подключен к входу блока векторной обработки, выход которого подключен к буферной памяти [1]
Недостатком данного векторного генератора является низкая точность синтеза векторного сигнала, вследствие использования наложения кодов.Also known is a vector generator containing a random number generator, the output of which is connected to the input of the vector processing unit, the output of which is connected to the buffer memory [1]
The disadvantage of this vector generator is the low accuracy of the synthesis of the vector signal, due to the use of overlay codes.
Наиболее близким к предлагаемому является векторный генератор [2] содержащий генератор шума, сумматор, элемент задержки на один такт, умножитель. При этом выход генератора шума подключен к первому входу сумматора, выход которого подключен к элементу задержки на один такт, выход которого подключен к умножителю, а выход последнего связан с вторым входом сумматора. Closest to the proposed is a vector generator [2] containing a noise generator, adder, one-cycle delay element, multiplier. The output of the noise generator is connected to the first input of the adder, the output of which is connected to the delay element for one clock cycle, the output of which is connected to the multiplier, and the output of the latter is connected to the second input of the adder.
Это устройство является пригодным для аппроксимации многих встречающихся на практике детерминированных и стохастических процессов с дискретным временем. This device is suitable for approximating many discrete-time deterministic and stochastic processes encountered in practice.
Недостатком прототипа является ограниченность статических свойств формируемого изображения, определяемых лишь классом гауссовских плотностей вероятности и корреляционными функциями, что объясняется линейностью выбранной модели порождающего фильтра и гауссовским характером порождающего шума. The disadvantage of the prototype is the limited static properties of the generated image, determined only by the class of Gaussian probability densities and correlation functions, which is explained by the linearity of the selected model of the generating filter and the Gaussian nature of the generating noise.
Целью изобретения является разработка векторного генератора, позволяющего расширить класс генерируемых случайных реализаций. The aim of the invention is the development of a vector generator that allows you to expand the class of generated random implementations.
Цель достигается тем, что в известный векторный генератор, содержащий генератор шума и цифровые фильтры, подключенные к первому входу сумматора, дополнительно введены n мультиплексоров (n≥1), генератор случайных чисел, n блоков последовательных сумматоров, блок управления и устройство визуального вывода; i-я (i= 1,2,n) группа выходов генератора шума по s (s≥1) выходов в каждой группе подключена к соответствующим первым s входам i-го блока цифровых фильтров, к вторым s-входам которого подключены соответствующие s выходов i-й группы первых выходов блока управления; s-выходы i-й группы вторых выходов блока управления связаны с соответствующими первыми s входами i-го блока последовательных сумматоров, вторые s входов которого подключены к соответствующим s выходам i-го блока цифровых фильтров; s-выходы i-го блока последовательных сумматоров связаны с соответствующими s входами i-го мультиплексора, выходы n мультиплексоров подключены к соответствующим n входам устройства визуального вывода. Первый, второй и третий дополнительные выводы блока управления подключены соответственно к входу генератора шума, первому и второму входам генератора случайных чисел, а четвертый дополнительный выход блока управления в параллель связан с дополнительными входами каждого блока последовательных сумматоров; i-е блоки цифровых фильтров и последовательных сумматоров содержит соответственно по s узкополосных цифровых фильтров и s последовательных сумматоров. The goal is achieved by the fact that in a known vector generator containing a noise generator and digital filters connected to the first input of the adder, n multiplexers (n≥1), a random number generator, n blocks of sequential adders, a control unit and a visual output device are additionally introduced; the i-th (i = 1,2, n) group of noise generator outputs with s (s≥1) outputs in each group is connected to the corresponding first s inputs of the i-th block of digital filters, the corresponding s outputs of which are connected to the second s-inputs i-th group of the first outputs of the control unit; s-outputs of the i-th group of the second outputs of the control unit are connected with the corresponding first s inputs of the i-th block of sequential adders, the second s inputs of which are connected to the corresponding s outputs of the i-th block of digital filters; The s-outputs of the ith block of sequential adders are connected to the corresponding s inputs of the i-th multiplexer, the outputs of n multiplexers are connected to the corresponding n inputs of the visual output device. The first, second and third additional outputs of the control unit are connected respectively to the input of the noise generator, the first and second inputs of the random number generator, and the fourth additional output of the control unit in parallel is connected to the additional inputs of each block of sequential adders; The i-th blocks of digital filters and sequential adders contains respectively s narrow-band digital filters and s sequential adders.
Блок управления содержит по две группы из n•s в каждой регистров и шифраторов, по два дополнительных регистра и шифратора и задающий генератор. Выходы каждого шифратора подключены к входам соответствующего регистра. Выходы первой группы из n•s регистров являются группой выходов блока управления, выходы второй группы из n•s регистров являются второй группой выходов блока управления. Выходы первого и второго дополнительных регистров являются соответственно первым и третьим дополнительными выходами блока управления. Первый и второй выходы задающего генератора являются соответственно вторым и четвертым дополнительными выходами блока управления, а третий выход задающего генератора подключен в параллель к дополнительным входам каждого регистра. The control unit contains two groups of n • s in each register and encoder, two additional registers and encoder and a master oscillator. The outputs of each encoder are connected to the inputs of the corresponding register. The outputs of the first group of n • s registers are the group of outputs of the control unit, the outputs of the second group of n • s registers are the second group of outputs of the control unit. The outputs of the first and second additional registers are respectively the first and third additional outputs of the control unit. The first and second outputs of the master oscillator are respectively the second and fourth additional outputs of the control unit, and the third output of the master oscillator is connected in parallel to the additional inputs of each register.
Благодаря новой совокупности существующих признаков и, в частности, с введением n мультиплексоров, генератора случайных чисел, n блоков последовательных сумматоров, блока управления и устройства визуального вывода и связей между ними, показанных на фиг.1, с помощью управления работой векторного генератора, которое осуществляется из блока управления, и обеспечивается расширение класса генерируемых случайных реализаций. Thanks to a new set of existing features and, in particular, with the introduction of n multiplexers, a random number generator, n blocks of sequential adders, a control unit and a visual output device and the connections between them shown in Fig. 1, by controlling the operation of a vector generator, which is carried out from the control unit, and provides an extension of the class of generated random implementations.
На фиг. 1 показана общая структурная схема векторного генератора; на фиг. 2 схема блока управления; на фиг. 3 схема соединения элементов блока управления; на фиг. 4 схема блока цифровых фильтров; на фиг. 5 схема цифрового фильтра; на фиг. 6 схема блока последовательных сумматоров; на фиг. 7 схема последовательного сумматора. In FIG. 1 shows a general block diagram of a vector generator; in FIG. 2 diagram of the control unit; in FIG. 3 connection diagram of the elements of the control unit; in FIG. 4 circuit block digital filters; in FIG. 5 digital filter circuit; in FIG. 6 block circuit block sequential adders; in FIG. 7 sequential adder circuit.
Векторный генератор (фиг.1) содержит генератор шума 1, n блоков цифровых фильтров 2, n блоков последовательных сумматоров 3, n мультиплексоров 4, устройство визуального вывода 5, генератор случайных чисел 6, блок управления 7; i-я (i=1,2,n) группа выходов генератора шума 1 по s (s≥1) выходов в каждой группе подключена к соответствующим первым s-входам i-го блока цифровых фильтров 2, к вторым s-входам которого подключены соответствующие s-выходов i-й группы первых выходов блока управления 7; s-выходов i-й группы вторых выходов блока управления 7 связаны с соответствующими первыми s входами i-го блока последовательных сумматоров 3, вторые s входов которого подключены к соответствующим s выходам i-го блока цифровых фильтров 2; s-выходов i-го блока последовательных сумматоров 3 связаны с соответствующими s-входами i-го мультиплексора 4, выходы n мультиплексоров 4 подключены к соответствующим n входам устройства визуального вывода 5. Первый (а), второй (б) и третий (с) дополнительные выходы блока управления 7 подключены соответственно к входу генератора шума 1, первому (м) и второму (к) входам генератора случайных чисел 6, а четвертый дополнительный выход (д) блока управления 7 в параллель связан с дополнительными входами каждого блока последовательных сумматоров 3; i-е блоки цифровых фильтров 2 и последовательных сумматоров 3 содержит соответственно по s узкополосных цифровых фильтров 2-1 и s последовательных сумматоров 3-1. The vector generator (Fig. 1) contains a
Блок управления 7 может быть реализован по схеме, показанной на фиг. 2, и включает 2 группы по n•s регистров 7-1 в каждой, 2 группы по n•s шифраторов 7-2 в каждой, кроме того, в блоке управления 7 имеется дополнительно 2 регистра 7-1 и 2 шифратора 7-2, задающий генератор 7-3 и блок переключателей 7-4. При этом выход задающего генератора 7-3 подключен в параллель к входам всех регистров 7-1. К другим трем входам каждого регистра 7-1 подключены соответствующие три выхода каждого шифратора 7-2. Управляющие напряжения через блок переключателей 7-4 подаются на входы всех шифраторов 7-2. The
Схема соединения каждого из регистров 7-1 и шифраторов 7-2 структурно показана на фиг. 3. Кроме того, на фиг.3 также показаны задающий генератор 7-3 и блок переключателей 7-4. При этом выходы каждого из шифраторов 7-2 подключены к входам каждого из регистров 7-1 Д0, Д1, Д2 соответственно. Выход задающего генератора 7-3 подключен к входу каждого из регистров 7-1. Управляющее напряжение U через блок переключателей 7-4 подается на адресные входы каждого шифратора 7-2.The connection diagram of each of the registers 7-1 and the encoders 7-2 is structurally shown in FIG. 3. In addition, figure 3 also shows the master oscillator 7-3 and the block of switches 7-4. The outputs of each of the encoders 7-2 connected to the inputs of each of the registers 7-1 D0, D1, D2, respectively. The output of the master oscillator 7-3 is connected to the input each of the registers 7-1. The control voltage U through the block of switches 7-4 is supplied to the address inputs each encoder is 7-2.
Блок цифровых фильтров 2 может быть реализован по схеме, показанной на фиг.4. Каждый блок цифровых фильтров 2 состоит из s цифровых фильтров 2-1, а каждый из s цифровых фильтров 2-1 включает элемент задержки (регистр), множительное устройство и сумматор (фиг.5). На фиг. 5 показано, что источник входного сигнала (от блока 1) и выход множительного устройства подключаются к входам сумматора, с выхода которого снимаются отсчеты выходного сигнала (к блоку 3). Выход сумматора подключен к входу элемента задержки, выход подключен к первому входу множительного устройства, а второй вход последнего является входом управляющего напряжения от блока 7. The block of
Блок последовательных сумматоров 3 может быть реализован по схеме, показанной на фиг. 6, и включает s-последовательных сумматоров 3-1. Каждый последовательный сумматор 3-1 состоит из сумматора 3.1.1. триггера 3.1.2. (фиг. 7). При этом выход Cn сумматора связан с D входом T (триггера), Q выход триггера связан с Cn+1 сумматором. Выход сумматора S является выходом суммы.The sequential adder block 3 may be implemented as shown in FIG. 6, and includes s-sequential adders 3-1. Each sequential adder 3-1 consists of an adder 3.1.1. trigger 3.1.2. (Fig. 7). In this case, the output C n of the adder is connected to the D input of T (trigger), Q the output of the trigger is connected to the C n + 1 adder. The output of adder S is the output of the sum.
Блок управления 7 может быть выполнен на основе известных элементов, так регистр 7-1 может быть выполнен на серийной микросхеме К-155 ИР1 (Шило В.Л. Популярные цифровые микросхемы. Челябинск: Металлургия, 1989 рис. 1.75, 103). При этом входы данных S1, D3, выходы данных Q0, Q1, Q2, тактовый вход и выход разрешения параллельной загрузки не используются. Шифратор 7-2 может быть выполнен на серийной микросхеме КМ 555 ИВ 1 (там же, рис. 1.100, с. 138). При этом на разрешающий вход напряжение запрета не подается, кроме того, два дополнительных выхода (групповой сигнал) и (разрешение от выхода) не используются. На адресные входы подается напряжение низкого уровня от переключателей блока управления, в качестве которых могут использоваться любые серийные переключатели ( например МТ-1). Задающий генератор 7-3 можно построить на любых инвертирующих элементах, например описанных в книге Потемкина И.С. Функциональные узлы цифровой автоматики. Москва: Энергоатомиздат, 1988, рис. 7.9(а), с.240. При этом выход задающего генератора 7-3 в параллель подключен к блокам 1, 3, 6 и к шифраторам 7-1.The
Каждый цифровой фильтр 2-1 из блока цифровых фильтров 2 может быть выполнен на основе серийных элементов задержки, множительных устройств и сумматора по известным схемам, например описанным в книге Гольденберг Л.М. Матюшкина Б.Д. Поляк М.Н. Справочник. М. Радио и связь, 1985, рис. 2.2, с.48-49. Each digital filter 2-1 from the block of
Каждый последовательный сумматор из блока последовательных сумматоров может быть выполнен на серийных элементах по известным схемам Шило В.Л. Популярные цифровые микросхемы. Челябинск: Металлургия, 1989, рис. 1.114 с. 150-154). При этом вход рециркуляции 4, вход управления рециркуляцией 3, слагаемое A, слагаемое B, сумма сумм не используются. Последовательные входы 1, показанные на рис. 1.114 вышеупомянутой книги, используются как входы от блоков 2 и 7 в предлагаемом устройстве. Each sequential adder from the block of sequential adders can be performed on serial elements according to well-known schemes Shilo V.L. Popular digital circuits. Chelyabinsk: Metallurgy, 1989, Fig. 1.114 p. 150-154). In this case, the recirculation input 4, the recirculation control input 3, component A, component B, the sum of the sums are not used.
Каждый мультиплексор 4 может быть выполнен на основе серийных микросхем. Так, например, в книге Шило В.Л. Популярные цифровые микросхемы. Челябинск: Металлургия, 1989, рис. 1.102, ч. 140-141 показан мультиплексор на микросхеме К 155 КП1, при этом на вход разрешения E напряжение высокого уровня не подается и адресные входы S0, S1, S2, S3 запараллеливаются. Each multiplexer 4 can be made on the basis of serial chips. So, for example, in the book Shilo V.L. Popular digital circuits. Chelyabinsk: Metallurgy, 1989, Fig. 1.102, parts 140-141, the multiplexer on the K 155 KP1 chip is shown, while a high-level voltage is not supplied to the permission input E and the address inputs S0, S1, S2, S3 are parallelized.
В качестве устройства визуального вывода 5 можно использовать монитор ПЭВМ. As a visual output device 5, you can use a PC monitor.
Генератор случайных чисел 6 может быть выполнен по схеме (авт. св. СССР N 1345191, кл. G 06 7/58, опубл. 15.10.78). При этом входы 9, 10 и выходы 111.11k, показанные на схеме описания указанного изобретения, являются соответственно К, М входами и выходами генератора случайных чисел 6 в предлагаемом устройстве (фиг.1).The random number generator 6 can be performed according to the scheme (ed. St. USSR N 1345191, class G 06 7/58, publ. 15.10.78). In this case, the inputs 9, 10 and outputs 11 1 .11 k shown in the description scheme of the indicated invention are respectively K, M inputs and outputs of the random number generator 6 in the proposed device (Fig. 1).
Генератор шума 1 может быть выполнен на основе серийных микросхем (например, на микросхеме К 155 ЛАЗ). The
Векторный генератор работает следующим образом. Генератор шума 1 выбирает шум где n размерность области значений случайного шума, Sn-число выходов сигнала шума по каждой размерности, который одновременно поступает на n блоков цифровых фильтров 2, управление которыми осуществляется с блока управления 7 сигналами , в отличии от прототипа, где сигнал от генератора шума поступает к первому входу сумматора. Благодаря тому, что каждый из s цифровых фильтров состоит из элемента задержки, множительного устройства и сумматора, при этом выход сумматора подключен к входу элемента задержки, на выходе которого появляются задержанные на интервал дискретизации отсчеты, а управление переменным множителем множительного устройства осуществляет оператор с блока управления 7, за счет рандомизации (под рандомизацией понимается случайный характер выбора альтернативы из множества альтернатив в соответствии с некоторым заданным дискретным распределением вероятности) генерируемого случайного поля на выходе каждого из s цифровых фильтров 2-1 получаются сигналы , которые вычисляются по каждой i-составляющей, j-компоненты следующим образом:
где v число координат поля;
i составляющая области значения поля;
j компонента рандомизированной смеси;
Kv-Kый отсчет v-координаты векторного случайного поля.Vector generator works as follows.
where v is the number of field coordinates;
i component of the field of value of the field;
j component of a randomized mixture;
K v -K th sample of v-coordinate of a vector random field.
Сигналы с выходов цифровых фильтров 2 поступают на первые входы последовательных сумматоров 3. Для расширения класса генерируемых случайных реализаций в предлагаемом устройстве введено управление работой каждого последовательного сумматора 3-1 из блока последовательных сумматоров 3 с помощью сигналов трендовых смещений (под трендовыми смещениями понимается величина смещения металлического ожидания процесса) от блока управления 7. Таким образом, на вторые входы последовательных сумматоров 3 поступают сигналы трендовых смещений от блока управления 7. Кроме того, от задающего генератора 7-3 блока управления 7 к каждому из последовательных сумматоров 3-1 на вход C-триггера 3.1.2. подается сигнал тактовой частоты для синхронной работы последовательных сумматоров.Signals from the outputs of
Дополнительно, для расширения класса генерируемых случайных реализаций в предлагаемом устройстве введено управление из блока управления 7 генератором случайных чисел 6, а он, в свою очередь, управляет работой мультиплексоров 4. С выходов последовательных сумматоров 3 сигналы поступают на соответствующие мультиплексоры 4, управление которыми осуществляется с помощью генератора случайных чисел 6 сигналами С помощью сигналов , которые поступают от генератора случайных чисел 6, в каждом мультиплексоре 4 осуществляется выбор из всех входных s последовательностей, поступающих от последовательных сумматоров 3, только одной (определяет оператор с помощью блока переключателей 7-4 блока управления 7) λn последовательности.Additionally, to expand the class of generated random implementations, the proposed device introduced control from the
С выходов соответствующих мультиплексоров сигналы λn поступают на устройство визуального вывода 5.From the outputs of the respective multiplexers, the signals λ n are supplied to the visual output device 5.
Для синхронной работы предлагаемого устройства в целом используется задающий генератор 7-3 в блоке управления 7. Выходы задающего генератора 7-3 связаны со всеми регистрами 7-1 блока питания 7, с блоками последовательных сумматоров 3, с генератором случайных чисел 6. For synchronous operation of the proposed device as a whole, the master oscillator 7-3 is used in the
На каждый цифровой фильтр 2-1 из блока цифровых фильтров 2, на каждый последовательный сумматор 3-1 из блока последовательных сумматоров 3 в блоке управления 7 имеется управляющая пара, состоящая из регистра 7-1 и шифратора 7-2. Кроме того, в блоке управления 7 имеются дополнительно две управляющие пары, состоящие из регистра 7-1 и шифратора 7-2, для управления работой генератора шума 1 и генератором случайных чисел 6. For each digital filter 2-1 from the block of
Управление работой векторного генератора в целом осуществляет оператор с блока переключателей 7-4 блока управления 7. The operation of the vector generator as a whole is controlled by the operator from the block of switches 7-4 of the
Таким образом, формируется векторное случайное поле (изображение) с произвольными, заданными из вне (из блока управления), статическими характеристиками, позволяющими расширить класс генерируемых случайных реализаций. Thus, a vector random field (image) is formed with arbitrary, defined from outside (from the control unit), static characteristics that allow expanding the class of generated random implementations.
Элементы предлагаемого устройства являются типовыми и могут быть технически реализованы в настоящее время при использовании имеющейся элементной базы. Elements of the proposed device are typical and can be technically implemented at the present time using the available element base.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU95119470A RU2100842C1 (en) | 1995-11-20 | 1995-11-20 | Vector image generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU95119470A RU2100842C1 (en) | 1995-11-20 | 1995-11-20 | Vector image generator |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2100842C1 true RU2100842C1 (en) | 1997-12-27 |
RU95119470A RU95119470A (en) | 1998-02-10 |
Family
ID=20173873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU95119470A RU2100842C1 (en) | 1995-11-20 | 1995-11-20 | Vector image generator |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2100842C1 (en) |
-
1995
- 1995-11-20 RU RU95119470A patent/RU2100842C1/en active
Non-Patent Citations (1)
Title |
---|
1. JP, заявка, 62-9953, кл. G 06 F 15/62, 1988. 2. С.Л.Марпл, мл. /Под ред. И.С.Рыжака.- Цифровой спектральный анализ и его приложения. - М.: Мир, 1990, с. 216 - 221, рис. 6.1г. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101657731B (en) | Testing apparatus and testing method | |
US6040725A (en) | Dynamically configurable variable frequency and duty cycle clock and signal generation | |
US4430722A (en) | Method and arrangement for the correlation of two signals | |
RU2100842C1 (en) | Vector image generator | |
GB2242044A (en) | Pseudo-random sequence generators | |
KR960019970A (en) | Signal processing equipment | |
JPH10302016A (en) | Complex coefficient multiplier and complex coefficient filter | |
US5761100A (en) | Period generator for semiconductor testing apparatus | |
RU2266566C2 (en) | Vector synthesizer | |
US4514853A (en) | Multiplexed noise code generator utilizing transposed codes | |
US5130921A (en) | Digital controller for scanned actual condition signals | |
Alsuwailem et al. | Design and Implementation of a Configurable Real-Time FPGA-Based TM-CFAR Processor for Radar Target Detection. | |
RU125749U1 (en) | NONLINEAR FORMING SYSTEM | |
RU2613523C1 (en) | Device for solving appointment problems | |
JP2994030B2 (en) | Digital range correlator | |
RU2171493C1 (en) | Device for evaluating arrangement quality | |
Arambepola et al. | Cascadable one/two-dimensional digital convolver | |
RU2011290C1 (en) | Digital controlled delay line | |
SU817724A1 (en) | Analogue-digital device for computing function convolution | |
SU1718218A1 (en) | Random number sequence generator | |
JPH0729505Y2 (en) | Logical waveform generator | |
SU1536378A1 (en) | Pseudorandom sequence generator | |
RU2096912C1 (en) | Random sequence generator | |
RU2138074C1 (en) | Random-sequence generator for data set predetermined values | |
RU2371754C1 (en) | Generator of discrete exponential functions |