RU2096916C1 - Synchronous time group shaping system - Google Patents

Synchronous time group shaping system Download PDF

Info

Publication number
RU2096916C1
RU2096916C1 RU95109123A RU95109123A RU2096916C1 RU 2096916 C1 RU2096916 C1 RU 2096916C1 RU 95109123 A RU95109123 A RU 95109123A RU 95109123 A RU95109123 A RU 95109123A RU 2096916 C1 RU2096916 C1 RU 2096916C1
Authority
RU
Russia
Prior art keywords
input
output
signal
outputs
clock
Prior art date
Application number
RU95109123A
Other languages
Russian (ru)
Other versions
RU95109123A (en
Inventor
В.Ф. Зенкин
С.А. Сурков
Original Assignee
Акционерное общество закрытого типа "Сител"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Акционерное общество закрытого типа "Сител" filed Critical Акционерное общество закрытого типа "Сител"
Priority to RU95109123A priority Critical patent/RU2096916C1/en
Publication of RU95109123A publication Critical patent/RU95109123A/en
Application granted granted Critical
Publication of RU2096916C1 publication Critical patent/RU2096916C1/en

Links

Images

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

FIELD: communication systems including equipment for shaping and separating digital streams. SUBSTANCE: system has on sending end generator equipment unit, group signal shaping unit, frame sync signal transmitter, four main storage units, phasing signal shaper, frequency synthesizer, service bit switch, transmitting unit of main digital channels; on receiving end, it has adaptive frame synchronization receiver, group signal distributor, generator equipment unit, service bit switch, frequency synthesizer, receiving unit of main digital channels, four main storage units. EFFECT: facilitated access to subcomponent signals and even to separate digital channels of primary groups at any hierarchy stage. 12 dwg , 4 tbl

Description

Изобретение относится к цифровым системам передачи информации и может использоваться в сетях связи, в частности в аппаратуре формирования и разделения цифровых потоков. The invention relates to digital information transmission systems and can be used in communication networks, in particular in apparatus for the formation and separation of digital streams.

К настоящему времени сложились две плезиохронные иерархии цифровых систем передачи, базирующиеся на первичных 30-ти канальных сигналах с ИКМ. Одна из них европейская использует метод положительного цифрового выравнивания скоростей, в другой, используемой в нашей стране, применяется метод двустороннего выравнивания скоростей. Обе иерархии имеют одинаковые скорости передачи на всех ступенях иерархии с первой по четвертую. To date, two plesiochronous hierarchies of digital transmission systems have developed, based on primary 30-channel PCM signals. One of them uses the European method of positive digital speed equalization, the other used in our country uses the method of two-sided speed equalization. Both hierarchies have the same transmission rates at all levels of the first to fourth hierarchies.

В таблице 1 приводятся краткие технические характеристики обеих иерархий, необходимые для пояснения сути предложения. Table 1 summarizes the technical specifications of both hierarchies, which are necessary to clarify the essence of the proposal.

В первичной системе передачи ИКМ-30, являющейся каналообразующей, временное положение бит любого канала (основного цифрового канала ОЦК) строго фиксировано в цикле передачи, поэтому транзит отдельно взятого ОЦК в ней достаточно легко осуществить путем выделения соответствующих бит в требуемом канальном интервале цикла. Соответственно предполагается и вписывание на эти же позиции новых бит информации. In the primary transmission system IKM-30, which is a channel-forming one, the temporary position of the bits of any channel (the main digital channel of the BCC) is strictly fixed in the transmission cycle, therefore, the transit of a single BCC in it is quite easy to carry out by allocating the corresponding bits in the required channel interval of the cycle. Accordingly, it is assumed that new bits of information will be added to these positions.

Естественно обе эти операции могут производиться только после установления цикловой синхронизации по первичному групповому сигналу, означающей однозначную фазировку циклового делителя частоты относительно первичного группового сигнала. Naturally, both of these operations can be performed only after the establishment of cyclic synchronization by the primary group signal, which means the unambiguous phasing of the cyclic frequency divider relative to the primary group signal.

Устройства, осуществляющие транзит ОЦК из первичного группового сигнала, известны и используются в серийно производимой аппаратуре. Devices that carry out bcc transit from the primary group signal are known and used in commercially available equipment.

В последующих ступенях иерархии получение группового сигнала данного иерархического уровня (агрегатного сигнала) достигается путем временного группообразования 4-х групповых сигналов (компонентных сигналов) предыдущей ступени иерархии. При этом предполагается, что задающие генераторы источников агрегатного и компонентных сигналов независимы плезиохронны по отношению друг к другу. In the next steps of the hierarchy, obtaining a group signal of a given hierarchical level (aggregate signal) is achieved by temporarily grouping 4 group signals (component signals) of the previous hierarchy level. It is assumed that the master generators of the sources of aggregate and component signals are independent plesiochronous with respect to each other.

В этих условиях прямой транзит компонентного сигнала, а тем более ОЦК из группового сигнала второй и более высокой ступени иерархии невозможен вследствие изменения числа информационных бит в фиксированном цикле передачи. С ростом ступени иерархии задача транзита отдельного потока или ОЦК все более усложняется из-за асинхронных преобразований на каждом иерархическом уровне. Выполнение такого транзита потребует в точке транзита установки комплектов аппаратуры всех ступеней иерархии, участвовавших в формировании данного сигнала. Under these conditions, direct transit of a component signal, and especially a BCC from a group signal of the second and higher hierarchy level, is impossible due to a change in the number of information bits in a fixed transmission cycle. With the growth of the hierarchy level, the task of transit of a separate stream or BCC is becoming more complicated due to asynchronous transformations at each hierarchical level. The implementation of such a transit will require the installation of sets of equipment at all levels of the hierarchy involved in the formation of this signal at the transit point.

Задача несколько упрощается, если засинхронизировать задающие генераторы всех ступеней иерархии. Правда это относится только к российской иерархии, использующей двустороннее выравнивание скоростей. В европейской же иерархии частоты циклов первичной ступени иерархии и всех последующих не кратны друг другу и переход от одной ступени к последующей по-прежнему будет производиться через асинхронное преобразование. The task is somewhat simplified if the synchronizing master generators of all levels of the hierarchy. True, this applies only to the Russian hierarchy, using two-way speed equalization. In the European hierarchy, the cycle frequencies of the primary hierarchy and all subsequent ones are not multiple to each other, and the transition from one stage to the next will continue to be through asynchronous conversion.

В российской иерархии частоты циклов первичного и вторичного сигналов совпадают, что означает в случае синхронности агрегатного и компонентного сигналов возможность группообразования без использования выравнивания скоростей и соответственно транзита компонентного сигнала без использования полного комплекта аппаратуры вторичного временного группообразования. In the Russian hierarchy, the cycle frequencies of the primary and secondary signals coincide, which means in the case of synchronization of the aggregate and component signals the possibility of grouping without using speed equalization and, accordingly, transit of the component signal without using a complete set of secondary time grouping equipment.

В дальнейшем под возможностью транзита потока или отдельного ОЦК в агрегатном сигнале будем понимать указание (перечисление) временных позиций, занимаемых интересующим нас сигналом в цикле агрегатного сигнала. При отсутствии выравнивания скоростей число упомянутых позиций в цикле агрегатного сигнала будет неизменным. In the future, by the possibility of transit of a stream or a separate BCC in an aggregate signal, we mean the indication (enumeration) of temporary positions occupied by the signal of interest to us in the aggregate signal cycle. In the absence of speed equalization, the number of the mentioned positions in the cycle of the aggregate signal will be unchanged.

Однако есть факторы, препятствующие использованию синхронного группообразования, среди которых сверхнизкие блуждания фазы синхронных компонентных сигналов. Величина этих блужданий выражается в тактовых интервалах сигнала и зависит от канала связи, по которому прошел сигнал, поступивший на вход аппаратуры группообразования. Наибольшую величину блужданий фазы дают спутниковые каналы связи, в которых суточных уход фазы, отнесенный к первичному сигналу (ИКМ-30), составляет ≈2000 тактовых интервалов. В синхронной наземной сети блуждания фазы не должны превышать ≈40 тактовых интервалов (G 823 МККТТ). However, there are factors that impede the use of synchronous grouping, among which are ultra-low phase walks of synchronous component signals. The magnitude of these walks is expressed in the clock intervals of the signal and depends on the communication channel through which the signal received at the input of the grouping equipment passed. The largest magnitude of phase wandering is provided by satellite communication channels in which the diurnal phase drift attributed to the primary signal (PCM-30) is ≈2000 clock intervals. In a synchronous terrestrial network, phase wandering should not exceed ≈40 clock intervals (G 823 CCITT).

В серийно выпускаемой аппаратуре группообразования объем памяти запоминающих устройств, обрабатывающих компонентные сигналы, не превышает 10-12 бит, поэтому она не позволяет осуществить синхронное группообразование, несмотря на упоминавшиеся выше благоприятные предпосылки. При работе с синхронными сигналами, подверженными блужданиям фазы, необходимы операции выравнивания скоростей, что делает невозможным транзит компонентных сигналов и отдельных ОЦК в отечественной аппаратуре временного группообразования. In the commercially available grouping equipment, the memory capacity of the storage devices that process component signals does not exceed 10-12 bits, so it does not allow synchronous grouping, despite the favorable conditions mentioned above. When working with synchronous signals subject to phase wandering, speed equalization operations are necessary, which makes it impossible to transit component signals and individual bccs in domestic equipment of temporary grouping.

Другим фактором, ограничивающим применение синхронного группообразования, является отсутствие синхронной связи в глобальном масштабе. Синхронные сети будут строиться в дальнейшем на основе отдельных синхронных зон, управляемых от независимых тактовых генераторов с высокой стабильностью частоты. Переход сигнала из одной синхронной зоны в другую должен проходить без перерывов связи или с организацией упорядоченных "проскальзываний", период повторения которых должен измеряться неделями или даже месяцами. Another factor limiting the use of synchronous grouping is the lack of synchronous communication on a global scale. Synchronous networks will be built in the future on the basis of separate synchronous zones controlled from independent clock generators with high frequency stability. The transition of a signal from one synchronous zone to another should take place without interruptions in communication or with the organization of ordered “slippages”, the repetition period of which should be measured in weeks or even months.

При организации упорядоченных "проскальзываний", вызванных незначительным расхождением частот задающих генераторов различных синхронных зон, желательно обеспечивать отсутствие сбоев цикловой и сверхцикловой синхронизации по первичному групповому сигналу. В этом случае все установленные соединения будут сохранены, а потеря нескольких дискрет кодируемых речевых сигналов не окажет заметного влияния на качество передаваемых сигналов. При этом в отдельных ОЦК, в которых передается неречевая информация, могут возникнуть сбои цикловой синхронизации. When organizing ordered “slippages” caused by a slight discrepancy between the frequencies of the master oscillators of different synchronous zones, it is desirable to ensure that there are no failures in the cyclic and super-cycle synchronization by the primary group signal. In this case, all established connections will be saved, and the loss of several discrete encoded speech signals will not significantly affect the quality of the transmitted signals. Moreover, in individual BCCs in which non-speech information is transmitted, cyclic synchronization failures may occur.

Ниже приводятся некоторые данные, учитывающие вышеизложенные соображения:
число бит в цикле ИКМ 30 (первичном групповом сигнале) nц=32 КИ•8разр= 256
число бит в сверхцикле ИКМ 30 Nсвц=nц•16=4096
требуемый объем памяти запоминающего устройства (ЗУ), бит - NЗУ=2•Nсвц= 8192
Влияние плезиохронности задающих генераторов иллюстрируется таблицей 2.Below are some data that take into account the above considerations:
the number of bits in the PCM 30 cycle (primary group signal) n c = 32 KI • 8 bits = 256
the number of bits in the PCM supercycle 30 N SWC = n c • 16 = 4096
the required amount of memory of the storage device (memory), bit - N memory = 2 • N SWC = 8192
The influence of plesiochronity of the master oscillators is illustrated in table 2.

Таким образом, использование ЗУ объемом 8192 бит (для первичного сигнала) позволяет организовать синхронное группообразование при стабильности задающих генераторов от 10-8 и выше, в том числе и при наличии спутниковых каналов связи, что полностью согласуется с тенденцией развития средств связи.Thus, the use of a 8192-bit memory (for the primary signal) makes it possible to organize synchronous grouping with the stability of master oscillators from 10 -8 and higher, including in the presence of satellite communication channels, which is fully consistent with the development trend of communication tools.

Другой областью применения синхронного группообразования может быть организация межстанционных пучков соединительных линий или связь цифровых коммутационных станций со своими выносными модулями. Another area of application of synchronous grouping can be the organization of inter-station bundles of trunk lines or the connection of digital switching stations with their remote modules.

В качестве прототипа заявляемому решению может быть принята система вторичного временного группообразования, как обладающая совокупностью существенных признаков, наиболее близкая к заявленной [1, с.41] Следует отметить, что отечественная аппаратура всех последующих уровней иерархии строится по точно такой же структурной схеме. As a prototype of the claimed solution, a system of secondary temporary grouping can be adopted as having a combination of essential features closest to the declared one [1, p.41] It should be noted that the domestic equipment of all subsequent levels of the hierarchy is built according to exactly the same structural scheme.

Прототип система временного группообразования (СВГ) содержит следующие общие с заявляемой системой признаки. На стороне передачи блок генераторного оборудования (БГО), выход которого соединен с формирователем группового сигнала (ФГС), на один из входов которого поступает служебный сигнал, а другой соединен с передатчиком циклового синхросигнала (ПЦС). Первый и второй выходы ФГС являются выходами СВГ. На стороне приема СВГ содержит адаптивный приемник цикловой синхронизации (АПЦС), первый вход которого, являющийся входом СВГ, соединен с распределителем группового сигнала (РГС), второй вход, также являющийся входом СВГ, соединен с входом БГО, третий вход соединен с выходом БГО. БГО имеет также вход, соединенный с выходом АПЦС, и выход, соединенный с РГС. Кроме того, РГС имеет выход служебного сигнала, являющийся выходом СВГ. The prototype temporary grouping system (SVG) contains the following common features with the claimed system. On the transmission side, a generator equipment unit (BGO), the output of which is connected to a group signal former (FGS), one of whose inputs receives an overhead signal, and the other is connected to a cyclic clock signal transmitter (PCB). The first and second outputs of the FGS are the outputs of the SVG. On the receiving side, the SHG contains an adaptive cyclic synchronization receiver (APSC), the first input of which, which is the input of the SHG, is connected to the group signal distributor (CGS), the second input, which is also the input of the SHG, is connected to the input of the BGO, the third input is connected to the output of the BGO. BGO also has an input connected to the output of the APSC, and an output connected to the CWG. In addition, the CWG has a service signal output, which is the output of the SHG.

Недостатком прототипа является невозможность транзита сигнала любой нижестоящей ступени и ОЦК без использования оборудования всех ступеней иерархии, участвовавших в образовании данного сигнала. В заявляемой системе целесообразно сохранить все скорости иерархических ступеней такими же, как в прототипе, что позволит использовать уже построенные линейные тракты (радио- и кабельные). The disadvantage of the prototype is the inability to transit the signal of any lower level and BCC without the use of equipment of all levels of the hierarchy involved in the formation of this signal. In the inventive system, it is advisable to keep all the speeds of the hierarchical steps the same as in the prototype, which will allow the use of already constructed linear paths (radio and cable).

Целью предполагаемого изобретения является создание системы синхронного группообразования, при которой из агрегатного сигнала любой ступени иерархии возможен транзит сигнала любой нижестоящей ступени и даже отдельного ОЦК без использования оборудования всех ступеней иерархии. The aim of the proposed invention is the creation of a synchronous grouping system, in which from an aggregate signal of any level of the hierarchy a signal can transit from any lower level and even a separate BCC without the use of equipment of all levels of the hierarchy.

Для реализации предложения необходимо
осуществить синхронизацию задающих генераторов всех без исключения ступеней иерархии от общего задающего генератора;
частоту циклов группового сигнала любой ступени иерархии принять равной 8 кГц, что совпадает с частотой циклов первичного группового сигнала.To implement the proposal it is necessary
to synchronize the master oscillators of all hierarchy steps without exception from the common master oscillator;
the cycle frequency of the group signal of any level in the hierarchy is assumed to be 8 kHz, which coincides with the cycle frequency of the primary group signal.

В таблице 3 приводится один из возможных вариантов синхронной иерархии с постоянным циклом и его возможности. Table 3 shows one of the possible variants of a synchronous hierarchy with a constant cycle and its capabilities.

Сущность предполагаемого изобретения заключается в синхронизации сигналов разных уровней иерархии и переходе к единой частоте циклов, что позволяет выделить отдельные компонентные потоки на разных ступенях иерархии. The essence of the alleged invention is the synchronization of signals of different levels of the hierarchy and the transition to a single cycle frequency, which allows you to select individual component flows at different levels of the hierarchy.

На фиг. 1 представлена структурная схема системы синхронного временного группообразования на стороне передачи. In FIG. 1 is a structural diagram of a synchronous time grouping system on the transmission side.

На фиг. 2 представлена структурная схема системы синхронного временного группообразования на стороне приема. In FIG. 2 is a structural diagram of a synchronous time grouping system on the receiving side.

На фиг. 3 представлена структурная схема синтезатора частот. In FIG. 3 is a structural diagram of a frequency synthesizer.

На фиг. 4 представлена структурная схема блока генераторного оборудования. In FIG. 4 is a block diagram of a generator equipment block.

На фиг. 5 представлена структурная схема формирователя сигнала фазировки. In FIG. 5 is a structural diagram of a phasing signal driver.

На фиг. 6 представлена структурная схема передатчика циклового синхросигнала. In FIG. 6 is a structural diagram of a cyclic clock signal transmitter.

На фиг. 7-9 представлены структурные схемы оборудования блоков ОЦК. In FIG. 7-9 are structural diagrams of the equipment of the bcc blocks.

На фиг. 10 представлена структурная схема формирователя группового сигнала. In FIG. 10 is a structural diagram of a group signal former.

На фиг. 11 представлена структурная схема распределителя группового сигнала. In FIG. 11 is a structural diagram of a group signal distributor.

На фиг. 12 представлена структурная схема оперативного запоминающего блока малой емкости. In FIG. 12 is a structural diagram of a small capacity random access memory unit.

На фиг. 1: 1-4 стыковые регенераторы приема компонентных сигналов (СРПКС), 5 блок генераторного оборудования (БГО), 6 формирователь группового сигнала (ФГС), 7 передатчик циклового синхросигнала (ПЦС), 8 - стыковой регенератор передачи агрегатного сигнала (СРПЕАС), 9 синтезатор частоты (СЧ), 10 формирователь сигнала фазировки (ФСФ), 11-14 оперативные запоминающие блоки (ОЗБ), 15 коммутатор служебных бит (КСБ), 16 передающий блок основных цифровых каналов (ОЦК). In FIG. 1: 1-4 butt regenerators for receiving component signals (SRPKS), 5 block of generator equipment (BGO), 6 shaper of a group signal (FGS), 7 transmitter of a cyclic clock signal (PTsS), 8 - butt regenerator of transmission of an aggregate signal (SRPEAS), 9 frequency synthesizer (MF), 10 phasing signal shaper (FSF), 11-14 random access memory (OZB), 15 service bit switch (KSB), 16 transmitting block of main digital channels (BCC).

На фиг. 2: 17 стыковой регенератор приема агрегатного сигнала (СРПАС), 18 адаптивный приемник цикловой синхронизации агрегатного сигнала (АПЦС), 19 блок генераторного оборудования (БГО), 20 распределитель группового сигнала (РГС), 21-24 стыковые регенераторы передачи компонентных сигналов (СРПЕКС), 25 коммутатор служебных бит (КСБ), 26 синтезатор частот (компонентный и субкомпонентный) (СЧ), 27 приемный блок основных цифровых каналов (ОЦК), 28-31 оперативные запоминающие блоки (ОЗБ), 32 адаптивный приемник цикловой синхронизации компонентного сигнала, 33 блок генераторного оборудования компонентного сигнала, 34 коммутатор служебных бит компонентного сигнала, 35 распределитель компонентного сигнала (РКС), 36 - приемный блок основных цифровых каналов, 37 оперативный запоминающий блок, 38 стыковой регенератор субкомпонентного сигнала. In FIG. 2: 17 butt aggregate signal receiving regenerator (SRPAS), 18 adaptive aggregate signal cycle synchronization receiver (APSS), 19 generator equipment block (BGO), 20 group signal distributor (RGS), 21-24 component signal transmitting butt regenerators (SRPEKS) , 25 service bit switch (KSB), 26 frequency synthesizer (component and subcomponent) (MF), 27 receiving block of main digital channels (BCC), 28-31 random access memory (OZB), 32 adaptive component signal cyclic receiver, 33 generator block component equipment signal processor, 34 component signal overhead switch, 35 component signal distributor (RCS), 36 - receiver unit for the main digital channels, 37 online storage unit, 38 butt component signal regenerator.

На фиг. 3: 39, 44, 49 делители частоты, 40, 45 фазовые детекторы, 41, 46 фильтры нижних частот, 42, 47 генераторы, управляемые напряжением, 43, 48 формирователи сигнала. In FIG. 3: 39, 44, 49 frequency dividers, 40, 45 phase detectors, 41, 46 low-pass filters, 42, 47 voltage-controlled oscillators, 43, 48 signal conditioners.

На фиг. 4: 49 делитель-распределитель 1:4, 50 групповой делитель частоты, 51 блок дешифраторов, 52 цикловой делитель. In FIG. 4: 49 divider-distributor 1: 4, 50 group frequency divider, 51 block of decoders, 52 cyclic divider.

На фиг. 5: 10 формирователь сигнала фазировки, 53 делитель частоты, 54 дешифратор. In FIG. 5: 10 phasing signal shaper, 53 frequency divider, 54 decoder.

На фиг. 6: 55 схема 2И-nИЛИ, 56 инвертор. In FIG. 6:55 circuit 2I-nOR, 56 inverter.

На фиг. 7-9: 57 элемент И, 58 счетный триггер, 59, 60 элементы И-НЕ, 61 трансформатор, 62 трансформатор, 63, 64 компараторы, 65 - последовательный регистр, 66 параллельный регистр, 67 элемент 2И-8ИЛИ, 68 элемент ИЛИ, 69 последовательный регистр, 70 параллельный регистр, 71 - последовательно-параллельный регистр. In FIG. 7-9: 57 element AND, 58 counting trigger, 59, 60 elements AND-NOT, 61 transformer, 62 transformer, 63, 64 comparators, 65 - serial register, 66 parallel register, 67 element 2I-8 OR, 68 element OR, 69 serial register, 70 parallel register, 71 - serial-parallel register.

На фиг. 10: 72-75 элементы И, 76, 77 элементы ИЛИ, 78 коммутатор. In FIG. 10: 72-75 elements AND, 76, 77 elements OR, 78 switch.

На фиг. 11: 79-82 элементы ИЛИ-НЕ, 83-86 элементы И, 87-91 элементы И. In FIG. 11: 79-82 elements OR NOT, 83-86 elements AND, 87-91 elements I.

На фиг. 12: 92 распределитель частоты записи, 93 делитель частоты чтения, 94 блок запоминающих ячеек, 95 коммутатор. In FIG. 12: 92 recording frequency distributor, 93 reading frequency divider, 94 block of storage cells, 95 switch.

Предлагаемая система синхронного временного группообразования (ССВГ) содержит на стороне передачи четыре ОЗБ 11-14, первые и вторые входы которых являются входами ССВГ. На третьи входы ОЗБ 11-14 поступает сигнал с выхода ФСФ 10. В свою очередь вход ФСФ 10 является выходом ССВГ и соединен с вторым выходом БГО 5. Третий выход БГО 5 соединен с четвертыми входами ОЗБ 11-14, первый вход БГО 5 является входом ССВГ, второй вход соединен с выходом СЧ 9, вход СЧ 9 является входом ССВГ. Первый выход БГО 5 соединен с первым входом ФГС 6. Входы ФГС 6 с 4 по 7 соединены соответственно с выходами ОЗБ 11-14. Третий вход ФГС 6 является входом ССВГ. Первый и второй выходы ФГС 6 являются выходами ССВГ. Второй вход ФГС 6 соединен с выходом ПЦС 7, вход которого соединен с третьим выходом КСБ 15. Второй выход КСБ 15 соединен с пятыми входами ОЗБ 11-14. Первый выход КСБ 15 соединен с 8-м входом ФГС 6. Первый вход КСБ 15 соединен с четвертым выходом БГО 5, пятый выход которого соединен с первым входом передающего блока ОЦК 16, второй вход которого соединен с четвертым выходом КСБ 15. Первый выход передающего блока ОЦК 16 соединен с девятым входом ФГС 6. Выходы передающего блока ОЦК 16 с 2-го по (К+1)-й являются выходами ССВГ. Входы передающего блока ОЦК 16 с 3-го по (К+2)-й являются входами ССВГ. На приемной стороне ССВГ содержит АПЦС 18, первый и третий входы которого являются входами ССВГ. При этом первый вход АПЦС 18 соединен с 1-м входом РГС 20. Третий вход АПЦС 18 соединен с вторым входом БГО 19 и входом СЧ 26. Первый вход БГО 19 соединен с выходом АПЦС 18, первый выход БГО 19 соединен с вторым входом РГС 20, третий выход БГО 19 соединен с входом КСБ 25, четвертый выход БГО 19 соединен с вторым входом приемного блока ОЦК 27. Первый выход КСБ 25 соединен с третьим входом РГС 20, второй выход КСБ 25 соединен с первым входом приемного блока ОЦК 27, третий выход КСБ 25 соединен с первыми входами ОЗБ 28-31. Второй выход СЧ 26 является выходом ССВГ. Первый выход СЧ 26 соединен с вторыми входами ОЗБ 28-31. 2К выходов приемного блока ОЦК 27 являются выходами ССВГ. Третий вход приемного блока ОЦК 27 соединен с первым входом АПЦС. Второй выход БГО 19 соединен с вторым входом АПЦС и третьими входами ОЗБ 28-31. Первый выход РГС 20 является выходом ССВГ. Выходы РГС 20 с 2-го по 9-й являются выходами ССВГ и соединены с соответствующими четвертыми и пятыми входами ОЗБ 28-31. Первые и вторые выходы ОЗБ 28-31 являются выходами ССВГ. The proposed system of synchronous temporary grouping (SSVG) contains on the transmission side four OZB 11-14, the first and second inputs of which are inputs SSVG. The third inputs of OZB 11-14 receive a signal from the output of FSF 10. In turn, the input of FSF 10 is an SSVG output and is connected to the second output of BGO 5. The third output of BGO 5 is connected to the fourth inputs of OZB 11-14, the first input of BGO 5 is an input SSVG, the second input is connected to the output of the midrange 9, the input of the midrange 9 is the input of the SSVG. The first output of the BGO 5 is connected to the first input of the FGS 6. The inputs of the FGS 6 from 4 to 7 are connected respectively to the outputs of the OZB 11-14. The third input of FGS 6 is the input of SSVG. The first and second outputs of FGS 6 are the outputs of the SSVG. The second input of the FSW 6 is connected to the output of the PCB 7, the input of which is connected to the third output of the KSB 15. The second output of the KSB 15 is connected to the fifth inputs of the OZB 11-14. The first output of KSB 15 is connected to the 8th input of the FSB 6. The first input of KSB 15 is connected to the fourth output of the BGO 5, the fifth output of which is connected to the first input of the transmitting block BCC 16, the second input of which is connected to the fourth output of KSB 15. The first output of the transmitting block OTsK 16 is connected to the ninth input of FGS 6. The outputs of the transmitting unit of OTsK 16 from the 2nd to (K + 1) -th are the outputs of the SSVG. The inputs of the transmitting block OTsK 16 from the 3rd to (K + 2) -th are the inputs of the SSVG. On the receiving side of the SSVG contains APTSS 18, the first and third inputs of which are inputs SSVG. In this case, the first input of the APSC 18 is connected to the 1st input of the CGS 20. The third input of the ASCC 18 is connected to the second input of the BGO 19 and the input of the midrange 26. The first input of the BGO 19 is connected to the output of the ASCC 18, the first output of the BGO 19 is connected to the second input of the CSC 20 , the third output of the BGO 19 is connected to the input of the CSB 25, the fourth output of the BGO 19 is connected to the second input of the receiving block OTsK 27. The first output of KSB 25 is connected to the third input of the CSG 20, the second output of KSB 25 is connected to the first input of the receiving block of OTsK 27 KSB 25 is connected to the first inputs of the OZB 28-31. The second output of the midrange 26 is the output of the SSVG. The first output of the midrange 26 is connected to the second inputs of the OZB 28-31. The 2K outputs of the receiving block of the BCC 27 are the outputs of the SSVG. The third input of the receiving block of the BCC 27 is connected to the first input of the APCC. The second output of the BGO 19 is connected to the second input of the APSC and the third inputs of the OZB 28-31. The first output of the CWG 20 is the output of the SSVG. The outputs of the CSG 20 from the 2nd to the 9th are the outputs of the SSVG and are connected to the corresponding fourth and fifth inputs of the OZB 28-31. The first and second outputs of OZB 28-31 are SSVG outputs.

Заявляемая система работает следующим образом. The inventive system operates as follows.

На передающей стороне (см. фиг. 1) на сигнальные входы системы поступают синхронные компонентные сигналы, прошедшие каналы связи той или иной конфигурации и длины. Стыковые регенераторы приема компонентных сигналов 1-4 компенсируют затухание в стыковой цепи, осуществляют декодирование стыкового сигнала и выделяют из поступающих сигналов хронирующие сигналы. On the transmitting side (see Fig. 1), the signal inputs of the system receive synchronous component signals that have passed the communication channels of a particular configuration and length. The butt regenerators for receiving component signals 1-4 compensate for the attenuation in the butt circuit, decode the butt signal and extract timing signals from the incoming signals.

Регенерированные сигналы и сопровождающие их тактовые последовательности поступают на 1-е и 2-е входы 4-х оперативных запоминающих блоков (ОЗБ) 11-14, где осуществляется запись информационных посылок в ячейки памяти. Считывание записанной информации осуществляется тактовыми импульсами, поступающими на 4-е входы ОЗБ 11-14 от третьего выхода блока генераторного оборудования (БГО) 5. The regenerated signals and the accompanying clock sequences are fed to the 1st and 2nd inputs of 4 random-access memory blocks (OZB) 11-14, where information messages are recorded in memory cells. Reading the recorded information is carried out by clock pulses arriving at the 4th inputs of the OZB 11-14 from the third output of the generator equipment block (BGO) 5.

В свою очередь БГО 5 запускается от синтезатора частоты (СЧ) 9, вырабатывающего тактовую последовательность требуемой иерархической ступени. СЧ 9 синхронизируется от внешнего сигнала, в качестве которого может быть сигнал тактовой частоты компонентных сигналов или тактовой частоты любой ступени иерархии. Существенно только то, что частоты компонентных сигналов и синхронизирующий сигнал должны быть синхронными. In turn, the BGO 5 is launched from the frequency synthesizer (MF) 9, generating a clock sequence of the required hierarchical level. MF 9 is synchronized from an external signal, which can be a signal of the clock frequency of component signals or the clock frequency of any level of the hierarchy. All that matters is that the frequencies of the component signals and the clock signal must be synchronous.

БГО 5, имеющий в своем составе цикловой делитель частоты и набор необходимых формирователей тактовых последовательностей, управляет работой всего оборудования передающей стороны системы и участвует в формировании цикловой передачи агрегатного сигнала. Частота повторения циклов неизменна для любой иерархической ступени и составляет 8 кГц. BGO 5, which includes a cyclic frequency divider and a set of necessary shapers of clock sequences, controls the operation of all equipment of the transmitting side of the system and participates in the formation of the cyclic transmission of the aggregate signal. The cycle repetition rate is unchanged for any hierarchical stage and is 8 kHz.

Считывающая последовательность, общая для всех ОЗБ 11-14, представляет собой неравномерную последовательность, в которой пропущены тактовые импульсы, образующие служебные группы цикла. Однако средняя частота считывающей последовательности в точности равна тактовой частоте любого компонентного сигнала. The reading sequence, common to all OZB 11-14, is an uneven sequence in which clock pulses are missing that form the service groups of the cycle. However, the average frequency of the reading sequence is exactly equal to the clock frequency of any component signal.

Коммутатор служебных бит 15 получает через свои входы тактовые импульсы, соответствующие служебным битам цикла в агрегатном сигнале от четвертых выходов БГО 5. Часть из этих импульсов поступает через третьи выходы коммутатора служебных бит 15 к передатчику циклового синхросигнала 7, с помощью которого происходит запись посылок циклового синхронизирующего сигнала на заранее определенные служебные позиции цикла агрегатного сигнала. The switch for service bits 15 receives, through its inputs, clock pulses corresponding to the service bits of the cycle in the aggregate signal from the fourth outputs of the BGO 5. Some of these pulses goes through the third outputs of the switch for service bits 15 to the transmitter of the cyclic clock signal 7, by which the cyclic synchronization packages are recorded signal to predefined service positions of the aggregate signal cycle.

Для обеспечения возможности подключения в заявляемую систему плезиохронного сигнала на первых выходах коммутатора служебных бит 15 предусматриваются дополнительные импульсы, с помощью которых осуществляются операция выравнивания скоростей и передача соответствующих управляющих команд согласования скоростей. При этом вместо соответствующих ОЗБ 11-14 устанавливается блок асинхронного сопряжения передачи, аналогичный используемому в прототипе. Если же плезиохронных сигналов нет, то вход 5 в оперативных запоминающих блоках не используется. To ensure the possibility of connecting the plesiochronous signal to the inventive system at the first outputs of the service bit switch 15, additional pulses are provided, with the help of which the speed equalization operation and the transmission of the corresponding speed matching control commands are performed. In this case, instead of the corresponding OZB 11-14, an asynchronous transmission pairing unit is installed, similar to that used in the prototype. If there are no plesiochronous signals, then input 5 is not used in random access memory.

Для осуществления привязки начала цикла компонентного сигнала к началу цикла агрегатного в случае использования ОЗБ 11-14 большой емкости предусматривается формирователь сигнала фазировки 10, представляющий собой комбинацию соединенных между собой делителя частоты и дешифратора сигналов, с помощью которых вырабатывается узкий импульс с частотой повторения, соответствующей выбранной емкости памяти. Для вышеупоминавшегося случая обработки первичного сигнала с емкостью памяти на два сверхцикла 8192 бита частота повторения импульса фазировки не должна превышать fч:32=8 кГц:32=250 Гц. Фазирующий импульс через 3-й вход ОЗБ 11-14 осуществляет фазировку процесса считывания.To bind the beginning of the cycle of the component signal to the beginning of the aggregate cycle in the case of using OZB 11-14 high capacity, a phasing signal shaper 10 is provided, which is a combination of interconnected frequency divider and signal decoder, with which a narrow pulse is generated with a repetition rate corresponding to the selected memory capacity. For the aforementioned case of processing a primary signal with a memory capacity of two supercycles of 8192 bits, the repetition frequency of the phasing pulse should not exceed f h : 32 = 8 kHz: 32 = 250 Hz. Phasing pulse through the 3rd input OZB 11-14 performs phasing of the reading process.

Часть служебных позиций агрегатного сигнала может использоваться для передачи служебных сигналов например сигнала "извещения" об аварии удаленной станции. Эти сигналы поступают на третий вход ФГС 6. Помимо всех уже упоминавшихся сигналов предусматривается передача основных цифровых каналов - ОЦК. Для передачи одного ОЦК требуется восемь временных (служебных) позиций в каждом цикле передачи. Стык с абонентскими окончаниями противонаправленный осуществляется в соответствии с п. 2.4 ГОСТ 26886-86. A part of the service positions of the aggregate signal can be used to transmit service signals, for example, a signal of the “notification” of a distant station accident. These signals are fed to the third input of FGS 6. In addition to all the signals already mentioned, the transmission of the main digital channels is provided - BCC. For the transmission of one BCC, eight temporary (service) positions are required in each transmission cycle. Joint with subscriber endings is anti-directional in accordance with clause 2.4 of GOST 26886-86.

Объединение всех составляющих в единый агрегатный сигнал осуществляется в блоке ФГС 6, в котором с помощью сигналов, поступающих через 7-ой вход, осуществляется запись информации на служебные позиции цикла, а с помощью сигналов 1-го входа запись компонентных сигналов, действующих на входах 4-7 ФГС 6. Сформированный агрегатный сигнал и сопутствующая ему тактовая последовательность с выходов ФГС 6 поступают на стыковой регенератор передачи агрегатного сигнала 8, где этот сигнал преобразуется в стыковой сигнал данного иерархического уровня. The combination of all components into a single aggregate signal is carried out in the FGS block 6, in which using the signals coming through the 7th input, information is recorded at the service positions of the cycle, and using the signals of the 1st input, the recording of component signals acting on the inputs 4 -7 FGS 6. The generated aggregate signal and the accompanying clock sequence from the outputs of the FGS 6 are fed to the butt regenerator for transmitting the aggregate signal 8, where this signal is converted into a butt signal of a given hierarchical level.

Для обеспечения взаимной фазировки генераторного оборудования последующей и предыдущей ступеней иерархии предусматриваются вход и выход фазирования БГО 5. Через его первый вход осуществляется фазировка БГО 5 от БГО вышестоящей ступени иерархии, а с второго выхода БГО 5 фазируется БГО нижестоящей ступени иерархии. To ensure mutual phasing of the generator equipment of the next and previous stages of the hierarchy, the input and output of the BGO 5 phasing are provided. Through its first input, the BGO 5 is phased from the BGO of the higher level of the hierarchy, and the BGO of the lower level of the hierarchy is phased from the second output of the BGO 5.

При организации группообразования сразу двух или более ступеней иерархии соответствующие стыковые регенераторы из заявляемой схемы могут быть опущены. Точки подключения сигналов для этого случая изображены на фиг. 1 и 2. When organizing grouping of two or more levels of the hierarchy at once, the corresponding butt regenerators from the claimed scheme can be omitted. Signal connection points for this case are shown in FIG. 1 and 2.

Пример организации цикла вторичного сигнала с передачей одного плезиохронного сигнала на позициях первого компонентного сигнала представлен в таблице 4. An example of the organization of the secondary signal cycle with the transmission of one plesiochronous signal at the positions of the first component signal is presented in table 4.

Если циклы первичного и вторичного сигналов сфазированы, что достигается применением ОЗБ большой емкости (8192 бит) или взаимной фазировкой блоков генераторного оборудования, можно указать позиции, занимаемые отдельным ОЦК во втором групповом сигнале. Так, нулевой канальный интервал второго первичного потока будет расположен в первой группе вторичного сигнала и займет следующие позиции: 10, 14, 18, 22, 30, 34 и 38. 16-канальный интервал этого же потока, где передаются сигналы управления и взаимодействия (СУВ), займет временные позиции с теми же номерами, но в третьей группе циклов вторичного сигнала. Аналогично при тех же условиях можно указать позиции отдельного ОЦК в третьем и четвертом сигнале. If the cycles of the primary and secondary signals are phased, which is achieved by using large-capacity OZBs (8192 bits) or by phasing the generator equipment blocks together, you can indicate the positions occupied by a separate BCC in the second group signal. So, the zero channel interval of the second primary stream will be located in the first group of the secondary signal and will occupy the following positions: 10, 14, 18, 22, 30, 34 and 38. The 16-channel interval of the same stream, where control and interaction signals are transmitted (SUV ), will take temporary positions with the same numbers, but in the third group of cycles of the secondary signal. Similarly, under the same conditions, you can specify the position of an individual BCC in the third and fourth signal.

На приемной стороне агрегатный сигнал поступает на вход стыкового регенератора приема агрегатного сигнала 17. На его выходах появляются декодированный сигнал и сопровождающая его тактовая последовательность. Адаптивный приемник цикловой синхронизации 18 обнаруживает в агрегатном сигнале цифровой синхронизирующий сигнал, по которому фазируется работа блока генераторного оборудования 19 через его первый вход. В состоянии циклового синхронизма сигнал на втором выходе БГО 19 совпадает по времени с фазирующим импульсом. On the receiving side, the aggregate signal is fed to the input of the butt regenerator for receiving the aggregate signal 17. At its outputs, a decoded signal and the accompanying clock sequence appear. The adaptive cyclic synchronization receiver 18 detects a digital synchronization signal in the aggregate signal, by which the operation of the generator equipment unit 19 is phased through its first input. In a state of cyclic synchronism, the signal at the second output of the BGO 19 coincides in time with the phasing pulse.

Первые выходные сигналы БГО 19 управляют работой распределителя группового сигнала 20 (групповыми сигналами, поступающими на него через первый вход). На четырех парных компонентных выходах 2-9 РГС 20 выделяются компонентные сигналы с сопровождающими их тактовыми последовательностями. Эти пары сигналов поступают на четвертые и пятые входы соответствующих оперативных запоминающих блоков 28-31. Упомянутые тактовые последовательности имеют пропуски тактовых импульсов, соответствующих служебным битам агрегатного сигнала, не относящимся к компонентным сигналам. The first output signals of the BGO 19 control the operation of the group signal distributor 20 (group signals supplied to it through the first input). At four paired component outputs 2-9 of the CWG 20, component signals with their accompanying clock sequences are distinguished. These pairs of signals are supplied to the fourth and fifth inputs of the corresponding random access memory blocks 28-31. Said clock sequences have gaps in clock pulses corresponding to service bits of an aggregate signal that are not related to component signals.

Считывание записанной в ОЗБ 28-31 информации осуществляется равномерной тактовой последовательностью, формируемой синтезатором частот 26 на первом выходе, являющейся общей для всех компонентных сигналов. Синтезатор частот 26 из агрегатной тактовой последовательности вырабатывает тактовые последовательности компонентных и (при необходимости) субкомпонентных сигналов. Reading recorded in OZB 28-31 information is carried out by a uniform clock sequence generated by the frequency synthesizer 26 at the first output, which is common to all component signals. A frequency synthesizer 26 from an aggregate clock sequence generates clock sequences of component and (if necessary) subcomponent signals.

Сигналы с ОЗБ 28-31 вместе с сопровождающими тактовыми последовательностями поступают на входы стыковых регенераторов передачи компонентных сигналов 21-24, где они преобразуются в стыковые сигналы соответствующего иерархического уровня и затем поступают на выходы системы. The signals with OZB 28-31 together with the accompanying clock sequences are fed to the inputs of the butt regenerators for the transmission of component signals 21-24, where they are converted to the butt signals of the corresponding hierarchical level and then fed to the outputs of the system.

В приемном блоке основных цифровых каналов 27 осуществляется формирование сигналов ОЦК, передаваемых как на служебных позициях агрегатного сигнала, так и на позициях компонентных сигналов и даже ОЦК в отдельных первичных группах, если их циклы синфазны с циклом агрегатного сигнала. In the receiving unit of the main digital channels 27, BCC signals are generated, transmitted both at the service positions of the aggregate signal, and at the positions of component signals, and even the BCC in separate primary groups, if their cycles are in phase with the cycle of the aggregate signal.

На выходах приемного блока ОЦК 27 вырабатываются сигналы, соответствующие требованиям ГОСТ 26886-86, поступающие затем к абонентским окончаниям. Формирование этих сигналов производится с помощью тактовых последовательностей с четвертых выходов БГО 19. At the outputs of the receiving block of BCC 27, signals are generated that meet the requirements of GOST 26886-86, which then arrive at the subscriber ends. The formation of these signals is performed using clock sequences from the fourth outputs of the BGO 19.

Для обеспечения возможности приема плезиохронного сигнала, переданного совместно с синхронными, служит коммутатор служебных бит 25. Служебные биты, отведенные для сопровождения плезиохронного сигнала (см. таблицу 4), с помощью этого коммутатора попадают на соответствующие компонентные выходы РГС 20. Одновременно вместо соответствующих ОЗБ 28-31 включается блок асинхронного сопряжения приема, аналогичный используемому в прототипе. Выход 1 синтезатора частот 26 при этом не используется. To enable reception of a plesiochronous signal transmitted together with synchronous ones, the service bit switch 25 is used. The service bits allocated for tracking the plesiochronous signal (see table 4), with the help of this switch, get to the corresponding component outputs of the CWG 20. At the same time instead of the corresponding OZB 28 -31 turns on the asynchronous reception pairing unit, similar to that used in the prototype. The output 1 of the frequency synthesizer 26 is not used.

В случае несинфазности компонентного сигнала по отношению к агрегатному можно включить приемный узел нижеследующей ступени иерархии, состоящий из набора уже рассмотренных блоков 32-38. С помощью этого узла может выделяться субкомпонентный сигнал или ОЦК, введенные на служебные позиции компонентного сигнала. Принцип действия этого узла аналогичен вышеописанному, за одним исключением, состоящим в том, что тактовая последовательность субкомпонентного сигнала вырабатывается общим синтезатором частот 26. If the component signal is out of phase with respect to the aggregate signal, you can turn on the receiving node of the next hierarchy stage, consisting of a set of blocks 32-38 already considered. Using this node, a subcomponent signal or bcc introduced to the service positions of the component signal can be distinguished. The principle of operation of this node is similar to the above, with one exception, which consists in the fact that the clock sequence of the subcomponent signal is generated by a common frequency synthesizer 26.

Узел нижеследующей ступени иерархии может подключаться к любой паре выходов 2-9 РГС 20, где действуют синхронные сигналы. Неравномерность тактовой последовательности не оказывает влияния на работу узла, поскольку число тактовых импульсов в цикле строго постоянно. The node of the following hierarchy level can be connected to any pair of outputs 2-9 of the CWG 20, where synchronous signals operate. The unevenness of the clock sequence does not affect the operation of the node, since the number of clock pulses in the cycle is strictly constant.

Таким образом, преимущества заявленной системы можно суммировать как следующие:
увеличивается пропускная способность системы (см. табл. 3);
полностью устраняются паразитные фазовые флуктуации, вносимые асинхронным сопряжением;
сокращается объем оборудования и упрощаются его изготовление и эксплуатация;
за счет обеспечения возможности доступа к субкомпонентным сигналам и даже к отдельным ОЦК первичных групп на любой ступени иерархии достигаются большая гибкость и маневренность системы;
система содержит меньшее число аналоговых устройств (исключены блоки ФАПЧ, включаемые для обработки компонентных сигналов), что облегчает микроминиатюризацию оборудования.Thus, the advantages of the claimed system can be summarized as the following:
system throughput increases (see table. 3);
parasitic phase fluctuations introduced by asynchronous coupling are completely eliminated;
the volume of equipment is reduced and its manufacture and operation are simplified;
by providing access to subcomponent signals and even to individual bcc primary groups at any level of the hierarchy, greater system flexibility and maneuverability are achieved;
the system contains fewer analog devices (PLL blocks included for processing component signals are excluded), which facilitates microminiaturization of equipment.

Далее приводятся сведения по возможности реализации системы. The following is information on the feasibility of implementing the system.

Стыковые регенераторы 1-4, 8, 17, 21-24 и 38 типовые и полностью могут совпадать с аналогичными регенераторами прототипа. The joint regenerators 1-4, 8, 17, 21-24 and 38 are typical and may completely coincide with similar regenerators of the prototype.

Адаптивный приемник цикловой синхронизации может быть построен по схеме, приведенной на рис. 2.20, с.62 [1] Синтезаторы частот 9 и 26 могут строиться по схеме, приводимой на фиг. 3. The adaptive cyclic synchronization receiver can be constructed according to the circuit shown in Fig. 2.20, p.62 [1] Frequency synthesizers 9 and 26 can be constructed according to the circuit shown in FIG. 3.

На вход синтезатора поступает тактовая частота от управляющего генератора. Делитель частоты 39 делит поступающий сигнал до частоты 64 кГц. Коэффициент деления делителя 39 зависит от частоты управляющего сигнала и составляет 32, 132, 537 и 2176 для тактовых частот 2048, 8448, 34368 и 139264 кГц соответственно. Генераторы, управляемые напряжением, 42 и 47 вырабатывают колебания с требуемыми частотами f2 и f3 из перечисленного выше ряда. Эти колебания преобразуются в тактовые последовательности формирователями сигнала 43 и 48. Эти последовательности в делителях частоты 44 и 49 также делятся до частоты 64 кГц. Полученные сигналы сравниваются по фазе в фазовых детекторах 40 и 45 с частотой 64 кГц, полученной в делителе частоты 39. Полученные в результате сравнения сигналы фильтруются фильтрами нижних частот 41 и 46 и управляют частотой генераторов 42 и 47. Таким образом, оба выходных сигнала оказываются синхронными с поступающим сигналом. При необходимости может включаться третья ветвь или исключаться одна из двух.The synthesizer receives a clock frequency from the control generator. Frequency divider 39 divides the incoming signal to a frequency of 64 kHz. The division coefficient of the divider 39 depends on the frequency of the control signal and is 32, 132, 537 and 2176 for the clock frequencies 2048, 8448, 34368 and 139264 kHz, respectively. Voltage controlled oscillators 42 and 47 generate oscillations with the required frequencies f 2 and f 3 from the above series. These oscillations are converted into clock sequences by signal conditioners 43 and 48. These sequences in frequency dividers 44 and 49 are also divided up to a frequency of 64 kHz. The received signals are compared in phase in phase detectors 40 and 45 with a frequency of 64 kHz obtained in the frequency divider 39. The resulting signals are filtered by low-pass filters 41 and 46 and control the frequency of the generators 42 and 47. Thus, both output signals are synchronous with the incoming signal. If necessary, the third branch may be included or one of the two may be excluded.

На фиг. 4 показан пример реализации блоков ГО 5 и ГО 19, а на фиг. 5 - блока формирования сигнала фазировки 10. In FIG. 4 shows an example of the implementation of blocks GO 5 and GO 19, and in FIG. 5 - phasing signal generation unit 10.

Блоки ГО 5 и ГО 19 строятся по схеме, подобно приведенной на рис. 2.22 [1] Каждый из блоков ГО содержит три делителя частоты 49, 50 и 52 и блок дешифраторов 51. Делитель-распределитель (1:4) 49 разделяет тактовую последовательность, поступающую через вход (1) на четыре сдвинутые друг относительно друга тактовые последовательности с частотой в четыре раза ниже входной. Далее одна из этих последовательностей делится групповым делителем частоты 50 до частоты повторения групп в цикле и затем цикловым делителем частоты 52 до частоты повторения циклов, равной 8 кГц для любой ступени иерархии. Начальная фазировка делителей частоты осуществляется через вход (2) внешним сигналом на передающей стороне или сигналом адаптивного приемника цикловой синхронизации 18 на приемной стороне. Блок дешифраторов 51, получая сигналы со всех разрядов делителей частоты, позволяет получить тактовую последовательность, соответствующую любой требуемой позиции в цикле группового сигнала. Так на выходе (4) вырабатывается последовательность узких импульсов с частотой повторения, равной частоте циклов 8 кГц, и частотой следования синхросигнала. Blocks GO 5 and GO 19 are built according to the scheme, similar to that shown in Fig. 2.22 [1] Each of the GO blocks contains three frequency dividers 49, 50, and 52 and a block of decoders 51. The divider-distributor (1: 4) 49 divides the clock sequence coming through the input (1) into four clock sequences shifted relative to each other four times lower than the input. Next, one of these sequences is divided by a group frequency divider 50 to the group repetition rate in the cycle and then a cycle frequency divider 52 to the cycle repetition rate of 8 kHz for any level of the hierarchy. The initial phasing of the frequency dividers is carried out through the input (2) by an external signal on the transmitting side or by a signal of the adaptive cyclic synchronization receiver 18 on the receiving side. The decoder unit 51, receiving signals from all bits of the frequency dividers, allows you to get a clock sequence corresponding to any desired position in the group signal cycle. So, at the output (4), a sequence of narrow pulses is generated with a repetition rate equal to a cycle frequency of 8 kHz and a clock repetition rate.

На выходах (2) вырабатываются тактовые последовательности, используемые для стыка с ОЦК с частотами повторения импульсов 64 кГц и 8 кГц. На выходах (3) формируются тактовые последовательности, соответствующие служебным битам в каждой группе (от 1 до К) цикла передачи. На выходе (5) вырабатывается тактовая последовательность с делителя-распределителя (1:4) 49, из которой удалены все импульсы, соответствующие служебным позициям цикла. At the outputs (2), clock sequences are generated that are used for interface with bcc with pulse repetition frequencies of 64 kHz and 8 kHz. At the outputs (3), clock sequences are generated corresponding to the service bits in each group (from 1 to K) of the transmission cycle. At the output (5), a clock sequence is generated from the divider-distributor (1: 4) 49, from which all pulses corresponding to the service positions of the cycle are removed.

Реализация передатчика циклового синхросигнала 7 осуществляется с помощью инвертора 56 и логической схемы 2И-nИЛИ (см. фиг. 6). Вход инвертора находится под потенциалом общего провода, что соответствует логическому "0". На выходе инвертора образуется сигнал логической "1". На первые входы n элементов И подаются сигналы от входа или выхода инвертора в зависимости от вида формируемого циклового синхросигнала. На вторые выходы подаются импульсные последовательности с коммутатора служебных бит 15, на которых должен следовать цифровой синхросигнал. После объединения по ИЛИ всех n сигналов с элементов И на выходе схемы 2И-nИЛИ 55 формируется требуемый цикловой синхросигнал, располагаемый по времени на выбранных позициях цикла передачи. The implementation of the transmitter of the cyclic clock signal 7 is carried out using the inverter 56 and the logic circuit 2I-nOR (see Fig. 6). The inverter input is under the potential of the common wire, which corresponds to a logical "0". A logic 1 signal is generated at the inverter output. The first inputs of n AND elements are fed signals from the input or output of the inverter, depending on the type of generated cyclic clock signal. Pulse sequences from the switch of service bits 15, on which the digital clock signal should follow, are fed to the second outputs. After combining by OR all n signals from AND elements, the required cyclic clock signal is generated at the output of the 2I-n OR 55 circuit, located in time at the selected positions of the transmission cycle.

Коммутаторы служебных бит 15 и 25 в простейшем случае могут представлять собой механические переключатели. Часть служебных позиций (импульсов) в процессе работы может не менять своего предназначения (например, импульсы цикла, отводимые для передачи циклового синхросигнала, сигнала извещения и т. п. ). А назначение другой части импульсов может изменяться от передачи сигналов сопровождения плезиохронного компонентного сигнала (как в прототипе) до передачи информации по организуемому ОЦК. В случае, если не требуется оперативного переключения служебных позиций (импульсов), механический переключатель может заменяться на установку фиксированного числа перемычек. Service bit switches 15 and 25 in the simplest case can be mechanical switches. Part of the service positions (pulses) during the operation may not change its purpose (for example, cycle pulses allocated for the transmission of a cyclic clock signal, notification signal, etc.). And the purpose of the other part of the pulses can vary from the transmission of signals accompanying the plesiochronous component signal (as in the prototype) to the transmission of information organized by the BCC. In the event that operational switching of service positions (pulses) is not required, the mechanical switch can be replaced by setting a fixed number of jumpers.

Например, для реализации цикла согласно таблице 4 перемычки должны быть установлены так, чтобы на выходах (2) коммутатора 15 появились импульсы, соответствующие позициям 1-8 группы 1 (Г1); на выходах 4 для первого ОЦК 2-4 и 6-8 Г2 и 2, 3 Г3, для второго ОЦК -4 и 6 Г3 и 2-4 и 6-8 Г4. На выходах 1 должны быть 1 и 5 Г2 и Г3 и 1,5 и 9 -Г4. На выходах 3 должны быть все импульсы, исключая те, что имеются на выходах 1. For example, to implement the cycle according to table 4, jumpers must be installed so that pulses corresponding to positions 1-8 of group 1 (G1) appear on the outputs (2) of the switch 15; at outputs 4 for the first bcc 2-4 and 6-8 G2 and 2, 3 G3, for the second bcc -4 and 6 G3 and 2-4 and 6-8 G4. At the outputs 1 there should be 1 and 5 Г2 and Г3 and 1,5 and 9 -Г4. At the outputs 3 there should be all pulses, excluding those that are at the outputs 1.

Вопрос оперативной коммутации служебных бит для различных ступеней иерархии требует отдельной проработки и является по существу вопросом технологическим, то же относится и к транзиту компонентных и субкомпонентных сигналов и отдельных ОЦК. The issue of operational switching of service bits for different levels of the hierarchy requires a separate study and is essentially a technological issue, the same applies to the transit of component and subcomponent signals and individual BCCs.

На фиг. 7-9 представлены примеры выполнения оборудования ОЦК передающей и приемной сторон 16 и 27, учитывающие требования п. 2.4 ГОСТ 26886-86 к противонаправленному стыку ОЦК. В сторону к абонентам ОЦК передающий блок ОЦК 16 должен передавать тактовый сигнал с октетной отметкой. Код передаваемого сигнала AMI с нарушением порядка чередования в начале октета. Формирователь такого сигнала (общий для всех включаемых ОЦК) изображен на фиг. 7. In FIG. 7-9 presents examples of the performance of the BCC equipment of the transmitting and receiving sides 16 and 27, taking into account the requirements of clause 2.4 of GOST 26886-86 to the opposite direction of the bcc joint. Aside to the bcc subscribers, the transmitting bcc 16 should transmit a clock signal with an octet mark. The code of the transmitted AMI signal with the violation of the sequence at the beginning of the octet. The driver of such a signal (common to all included bccs) is depicted in FIG. 7.

На первый вход элемента И 57 поступает последовательность импульсов отрицательной полярности с частотой повторения импульсов 8 кГц и длительностью импульса в один тактовый интервал частоты 64 кГц (≈15,6 мксек). На второй вход элемента И 57 поступает тактовая последовательность с частотой повторения импульсов 64 кГц со скважностью 0,5. На выходе элемента И 57 появляется тактовая последовательность с одним исключением тактового импульса, соответствующего началу октета. Совокупность элементов из счетного триггера 58, элементов И-НЕ 59 и 60 и трансформатора 61 представляет собой общеизвестный преобразователь сигнала в код AMI. За счет исключения одного тактового импульса возникает нарушение порядка чередования на месте исключенного импульса. Точно так же формирователь тактового сигнала с октетной отметкой может использоваться и в приемном блоке ОЦК. При этом такой сигнал будет общим для всех абонентов ОЦК приемной стороны. At the first input of the And 57 element, a sequence of pulses of negative polarity with a pulse repetition rate of 8 kHz and a pulse duration of one clock frequency interval of 64 kHz (≈15.6 μs) is received. The second input of the And 57 element receives a clock sequence with a pulse repetition rate of 64 kHz with a duty cycle of 0.5. At the output of the And 57 element, a clock sequence appears with one exception of the clock pulse corresponding to the beginning of the octet. The combination of elements from the counting trigger 58, the elements AND-NOT 59 and 60 and the transformer 61 is a well-known signal to AMI code converter. Due to the exclusion of one clock pulse there is a violation of the alternation order in place of the excluded pulse. In the same way, a clock driver with an octet mark can be used in the bcc receiving unit. Moreover, such a signal will be common to all subscribers of the bcc of the receiving side.

Поступающий от отдельного абонента ОЦК информационный сигнал в коде AMI, подлежащий передаче, обрабатывается схемой на фиг. 8. Сигналы с вторичных обмоток трансформатора 62 поступают на выходы компараторов 63 и 64, на опорный вход которых подано опорное напряжение U0. На объединенных монтажным ИЛИ выходах компараторов вырабатывается униполярный сигнал абонента ОЦК, который записывается в последовательный 8-разрядный регистр (с тактовой последовательностью 64 кГц передающей стороны). Октеты абонентского сигнала записываются в параллельный регистр 66 тактовой последовательностью 8 кГц передачи. Эти октеты удерживаются в регистрах 66 на протяжении всего цикла передачи агрегатного сигнала. Перезапись сигнала на выделенные временные позиции в агрегатном сигнале производится с помощью элемента 2И-8ИЛИ 67 и сигналов на шине, отведенных данному ОЦК. Точно так же схема включается для каждого другого ОЦК, включаемого как на служебные позиции цикла, так и при транзите ОЦК непосредственно в первичном сигнале.The information signal in the AMI code coming from an individual BCC subscriber to be transmitted is processed by the circuit in FIG. 8. The signals from the secondary windings of the transformer 62 are fed to the outputs of the comparators 63 and 64, the reference input of which is supplied with a reference voltage U 0 . At the combined OR OR outputs of the comparators, a unipolar signal from the BCC subscriber is generated, which is recorded in a sequential 8-bit register (with a clock sequence of 64 kHz of the transmitting side). The octets of the subscriber signal are recorded in parallel register 66 with a clock sequence of 8 kHz transmission. These octets are held in registers 66 throughout the entire transmission cycle of the aggregate signal. The dubbing of the signal to the selected temporary positions in the aggregate signal is performed using the 2I-8 or 67 element and the signals on the bus allocated to this bcc. In exactly the same way, the circuit is switched on for each other bcc, which is included both in the service positions of the cycle and during transit of the bcc directly in the primary signal.

Выделение отдельного сигнала ОЦК из агрегатного сигнала (27) может производиться с помощью схемы на фиг. 9. Групповой агрегатный сигнал с входа (3) поступает на D-вход последовательного регистра 69, на тактовый вход которого через элемент ИЛИ 8 поступают тактовые импульсы, соответствующие позициям, занимаемым данным ОЦК в агрегатном сигнале. Октеты выделенных сигналов перезаписываются в параллельный регистр 70 тактовой последовательностью 8 кГц приемной стороны. В параллельно-последовательном регистре 71 происходит преобразование сигнала из параллельной формы в последовательную с помощью тактовой последовательности 64 кГц приемной стороны. Число блоков, изображенных на фиг. 9, равно числу используемых ОЦК. Separation of a single bcc signal from an aggregate signal (27) can be performed using the circuit in FIG. 9. The group aggregate signal from the input (3) is supplied to the D-input of the serial register 69, the clock input of which through the element OR 8 receives clock pulses corresponding to the positions occupied by this bcc in the aggregate signal. The octets of the selected signals are overwritten in parallel register 70 by a clock sequence of 8 kHz of the receiving side. In parallel-serial register 71, the signal is converted from parallel to serial using a 64 kHz clock side of the receiving side. The number of blocks shown in FIG. 9 is equal to the number of bccs used.

Для передачи информационного сигнала абоненту на приемной стороне согласно требованиям типового стыка можно использовать уже рассмотренную схему, показанную на фиг. 7. To transmit the information signal to the subscriber at the receiving side according to the requirements of a typical interface, the already considered circuit shown in FIG. 7.

При этом на первый вход элемента И 57 следует подать тактовую последовательность 64 кГц приема, а на второй вход сигнал с выхода регистра 71. At the same time, a 64 kHz clock cycle should be fed to the first input of the And 57 element, and a signal from the output of the register 71 to the second input.

Формирователь группового сигнала 6 (см. фиг. 10) выполняет те же функции, что и аналогичный блок прототипа, однако в силу имеющихся отличий на фиг. 9 приведен вариант возможного исполнения этого блока для заявленной системы. С помощью элементов И 72-75 осуществляется стробирование, т.е. обужение посылок компонентных сигналов по соответствующим сигналам с блока генераторного оборудования 5. Полученные обуженные сигналы собираются в единый сигнал с помощью элемента ИЛИ 76. В другом элементе ИЛИ 77 происходит временное объединение служебных сигналов, сигналов ОЦК и сигнала цикловой синхронизации. Сигналы с обоих элементов ИЛИ 76 и 77 поступают на коммутатор 78, управляемый импульсами от коммутатора служебных бит 15. При наличии импульса на управляющем входе коммутатора 78 на его выход происходит сигнал от элемента ИЛИ 77, а при отсутствии импульсов сигнал от элемента ИЛИ 76. На выходе коммутатора 78 формируется, таким образом, полный агрегатный сигнал. The group signal shaper 6 (see FIG. 10) performs the same functions as a similar prototype unit, however, due to differences in FIG. 9 shows a possible implementation of this unit for the claimed system. With the help of elements And 72-75, gating, i.e. framing the sendings of component signals according to the corresponding signals from the generator equipment unit 5. Received fired signals are collected into a single signal using the OR 76 element. In another OR 77 element, a temporary combination of overhead signals, bcc signals and a cyclic synchronization signal occurs. The signals from both OR elements 76 and 77 are fed to the switch 78, controlled by pulses from the service bit switch 15. If there is a pulse at the control input of the switch 78, the signal from the OR element 77 is output, and if there are no pulses, the signal from the OR element 76. On the output of the switch 78 is thus formed, a complete aggregate signal.

На фиг. 11 представлен пример реализации распределителя группового сигнала 20. На первые входы элементов И 83-86 поступают тактовые последовательности с первых выходов БГО 19. В элементах ИЛИ-НЕ 79-82 объединяются импульсы, не связанные с трансляцией соответствующих компонентных сигналов. За счет инверсии в этих элементах собранные совокупности импульсов оказываются запрещающими, в результате чего в последовательности импульсов на выходах элементов И 83-86 окажутся пропуски импульсов, соответствующих временных позициям, не относящимся к принимаемым компонентным сигналам. На выходах элементов И 87-90 выделяются компонентные сигналы, поступающие совместно с сопровождающими их тактовыми последовательностями на соответствующие выходы РГС 20, с помощью элементов И 91 выделяются прочие служебные сигналы, например сигнал "извещение". In FIG. 11 shows an example implementation of a group signal distributor 20. The first inputs of AND 83-86 elements receive clock sequences from the first outputs of the BGO 19. In the OR-NOT 79-82 elements, pulses that are not associated with the translation of the corresponding component signals are combined. Due to the inversion in these elements, the assembled sets of pulses turn out to be prohibitive, as a result of which in the sequence of pulses at the outputs of the AND 83-86 elements there will be gaps in the pulses corresponding to temporary positions that are not related to the received component signals. At the outputs of elements AND 87-90, component signals are allocated that arrive together with the accompanying clock sequences to the corresponding outputs of the CWG 20, and other service signals, for example, a "notification" signal, are extracted using elements AND 91.

В заявленной системе в качестве оперативных запоминающих блоков предполагается использование трех типов устройств. Первый тип относительно малой емкости (≈8.120 бит) может быть использован в качестве ОЗБ приемной стороны (28-31) и на передающей стороне (блоки 11-14) в случае, если источники компонентных потоков располагаются вблизи системы группообразования или при наличии группообразования двух или более ступеней иерархии одновременно. В этих случаях девиация фазы обуславливается только неравномерностью типовых позиций при записи, чтении или одновременно при записи и чтении. Пример реализации такой схемы показан на фиг. 12. Из тактовой последовательности записи (1) с помощью распределителя частоты записи 92 образуется последовательность адресных сигналов, по которым происходит запись информации (2) в блок запоминающих ячеек 94. Из тактовой последовательности чтения (3) делителем частоты чтения 93 формируются последовательности чтения. Сигналами с выходов делителя частоты чтения 93 управляется коммутатор 95, осуществляющий поочередное подключение ячеек блока запоминающих ячеек 94 на свой выход, благодаря чему поступающий сигнал оказывается переписанным на тактовую частоту чтения. Ввиду синхронности тактовых частот записи и чтения возможна установка распределителя 92 и делителя 93 один раз за цикл 8 кГц, что и производится сигналом, поступающим через четвертый вход блока ОЗБ. Введение такой установки исключило необходимость слежения за фазовым сдвигом между последовательностями записи и чтения. In the claimed system, as operational memory units, the use of three types of devices is assumed. The first type of relatively small capacity (≈8.120 bit) can be used as the OZB of the receiving side (28-31) and on the transmitting side (blocks 11-14) if the sources of component flows are located near the grouping system or in the presence of grouping of two or more hierarchy steps at the same time. In these cases, phase deviation is caused only by the non-uniformity of typical positions when writing, reading, or simultaneously when writing and reading. An example implementation of such a circuit is shown in FIG. 12. From the write clock sequence (1), with the help of the write frequency distributor 92, a sequence of address signals is generated by which information (2) is written to the block of memory cells 94. From the read clock sequence (3), read sequences are formed by the read frequency divider 93. The signals from the outputs of the reading frequency divider 93 are controlled by the switch 95, which alternately connects the cells of the block of storage cells 94 to its output, so that the incoming signal is copied to the clock frequency of reading. Due to the synchronization of the write and read clock frequencies, it is possible to install the distributor 92 and the divider 93 once per 8 kHz cycle, which is done by the signal coming through the fourth input of the OZB block. The introduction of such a setup eliminated the need for tracking the phase shift between the write and read sequences.

В случае необходимости трансляции плезиохронного компонентного сигнала вместо соответствующих оперативных запоминающих блоков включаются ячейки асинхронного сопряжения: АСпер. на передающей стороне и АСпр. на приемной стороне. По своей схеме эти блоки могут полностью совпадать с блоками прототипа. При этом дополнительные тактовые последовательности, требуемые для осуществления выравнивания скоростей, поступают через пятые входы блоков 11-14 и 28-31, в случае синхронных сигналов неиспользуемые.If it is necessary to translate the plesiochronous component signal, instead of the corresponding random access memory blocks, asynchronous interface cells are switched on: AC trans. on the transmitting side and speakers, etc., on the receiving side. According to their scheme, these blocks can completely coincide with the blocks of the prototype. In this case, additional clock sequences required for speed equalization are received through the fifth inputs of blocks 11-14 and 28-31, in the case of synchronous signals unused.

При необходимости включения запоминающего блока большой емкости в качестве ОЗБ 11-14 передающей стороны может использоваться уже известное устройство синхронизации цифровых потоков (УСЦП) [2]
При этом первому входу ОЗБ будет соответствовать сигнальный вход УСЦП, второму входу ОЗБ 2-й тактовый вход УСЦП третьему входу ОЗБ 1-й тактовый вход УСЦП и четвертому входу ОЗБ установочный вход УСЦП.If it is necessary to turn on a large capacity storage unit as the transmitting side OSS 11-14, the already known digital stream synchronization device (USSC) can be used [2]
In this case, the first input of the OZB will correspond to the signal input of the USSC, the second input of the OZB the 2nd clock input of the USSC to the third input of the OZB the first clock input of the USSC and the fourth input of the OZB installation input of the USSP.

Ввиду достаточной сложности приводимого устройства [2] использование такого ОЗБ будет оправдано только при наличии спутниковых каналов связи или при квазисинхронной работе с независимыми высокостабильными генераторами компонентного и агрегатного сигналов с введением упорядоченных проскальзываний. In view of the sufficient complexity of the reducible device [2], the use of such an OZB will be justified only in the presence of satellite communication channels or in quasi-synchronous operation with independent highly stable generators of component and aggregate signals with the introduction of ordered slippage.

Для случая наземных каналов в синхронных зонах с ограниченной величиной блужданий фаз можно использовать уже рассмотренную на фиг. 12 схему с емкостью запоминающего устройства, составляющей сотню или несколько сотен бит. For the case of terrestrial channels in synchronous zones with a limited amount of phase wandering, the one already considered in FIG. 12 is a circuit with a storage capacity of one hundred or several hundred bits.

Источники информации. Sources of information.

1. "Аппаратура ИКМ-120". / Под редакцией Л.С. Левина. М. Радио и связь, 1989, с.41 (прототип). 1. "Equipment PCM-120". / Edited by L.S. Levin. M. Radio and communications, 1989, p.41 (prototype).

2. Заявка на патент 92-015648/09 (061305) от 28.12.92 г. положительное решение от 30.01.1995 г. кл. H 04L 7/08. 2. Patent application 92-015648 / 09 (061305) dated 12/28/92, a positive decision of 01/30/1995, class. H 04L 7/08.

Claims (1)

Система синхронного временного группообразования, содержащая на передающей стороне блок генераторного оборудования, первый выход которого соединен с первым входом формирователя группового сигнала, второй вход которого соединен с выходом передатчика циклового синхросигнала, третий вход формирователя группового сигнала является входом служебных сигналов системы, первый и второй выходы формирователя группового сигнала являются тактовым и информационным выходами агрегатного сигнала системы, а на приемной стороне - адаптивный приемник цикловой синхронизации, первый вход которого является информационным входом агрегатного сигнала системы и соединен с первым входом распределителя группового сигнала, второй вход которого соединен с первым выходом блока генераторного оборудования, второй выход которого соединен с вторым входом адаптивного приемника цикловой синхронизации, выход которого соединен с первым входом блока генераторного оборудования, второй вход которого является тактовым входом агрегатного сигнала системы и соединен с третьим входом адаптивного приемника цикловой синхронизации, причем первый выход распределителя группового сигнала является выходом служебных сигналов системы, отличающаяся тем, что на передающей стороне введены четыре оперативных запоминающих блока, формирователь сигнала фазировки, синтезатор частоты, коммутатор служебных бит, передающий блок основных цифровых каналов, при этом первые и вторые входы оперативных запоминающих блоков являются соответственно информационными и тактовыми входами компонентных сигналов системы, третьи входы оперативных запоминающих блоков соединены с выходом формирователя сигнала фазировки, вход которого соединен с фазирующим выходом системы и с вторым выходом блока генераторного оборудования, третий выход которого соединен с четвертыми входами оперативных запоминающих блоков, выходы которых соединены с соответствующими входами с четвертого по седьмой формирователя группового сигнала, восьмой вход которого соединен с первым выходом коммутатора служебных бит, первый вход которого соединен с четвертым выходом блока генераторного оборудования, пятый выход которого соединен с первым входом передающего блока основных цифровых каналов, первый выход которого соединен с девятым входом формирователя группового сигнала, при этом второй выход коммутатора служебных бит соединен с пятыми входами оперативных запоминающих блоков, третий выход коммутатора служебных бит соединен с входом передатчика циклового синхросигнала, четвертый выход коммутатора служебных бит соединен с вторым входом передающего блока основных цифровых каналов, выходы которого с второго по (к + 1)-й являются выходами стыковых сигналов основных цифровых каналов системы, а входы с третьего по (к + 2)-й являются входами стыковых сигналов основных цифровых каналов системы, причем первый вход блока генераторного оборудования является фазирующим входом системы, второй вход блока генераторного оборудования соединен с выходом синтезатора частоты, вход которого является синхронизирующим входом системы, а на приемной стороне введены коммутатор служебных бит, синтезатор частот, приемный блок основных цифровых каналов, четыре оперативных запоминающих блока, при этом вход коммутатора служебных бит соединен с третьим выходом блока генераторного оборудования, первый выход коммутатора служебных бит соединен с третьим входом распределителя группового сигнала, второй выход коммутатора служебных бит соединен с первым входом приемного блока основных цифровых каналов, а третий выход коммутатора служебных бит соединен с первыми входами оперативных запоминающих блоков, вторые входы которых соединены с первым выходом синтезатора частот, второй выход которого является тактовым выходом субкомпонентных сигналов системы, а вход синтезатора частот соединен с вторым входом блока генераторного оборудования, четвертый выход которого соединен с вторым входом приемного блока основных цифровых каналов, третий вход которого соединен с первым входом адаптивного приемника цикловой синхронизации, 2к выходов приемного блока основных цифровых каналов являются выходами стыковых сигналов основных цифровых каналов системы, второй выход блока генераторного оборудования соединен с третьими входами оперативных запоминающих блоков, четвертый и пятый входы которых соединены с информационными и тактовыми выходами компонентных сигналов системы и с соответствующими выходами с второго по девятый распределителя группового сигнала, первые и вторые выходы оперативных запоминающих блоков являются стыковыми информационными и тактовыми выходами компонентных сигналов системы. A synchronous temporary grouping system, comprising on the transmitting side a generator equipment block, the first output of which is connected to the first input of the group signal shaper, the second input of which is connected to the output of the cyclic clock signal transmitter, the third input of the group signal shaper is the system service input, the first and second outputs of the shaper group signal are the clock and information outputs of the aggregate signal of the system, and on the receiving side is the adaptive receiver to cyclic synchronization, the first input of which is the information input of the aggregate signal of the system and connected to the first input of the group signal distributor, the second input of which is connected to the first output of the generator equipment block, the second output of which is connected to the second input of the adaptive cyclic synchronization receiver, the output of which is connected to the first the input of the generator equipment block, the second input of which is the clock input of the aggregate signal of the system and is connected to the third input of the adaptive reception cyclic synchronization, the first output of the group signal distributor being the system signal output, characterized in that four on-line memory blocks, a phasing signal shaper, a frequency synthesizer, a service bit switch transmitting a block of main digital channels, are introduced on the transmitting side the second inputs of random access memory blocks are respectively the information and clock inputs of component signals of the system, the third inputs of random access memory are shackles are connected to the output of the phasing signal shaper, the input of which is connected to the phasing output of the system and to the second output of the generator equipment block, the third output of which is connected to the fourth inputs of random access memory blocks, the outputs of which are connected to the corresponding inputs from the fourth to seventh group signal shaper, the eighth input which is connected to the first output of the service bit switch, the first input of which is connected to the fourth output of the generator equipment block, the fifth output of which о is connected to the first input of the transmitting block of the main digital channels, the first output of which is connected to the ninth input of the group signal shaper, the second output of the service bit switch is connected to the fifth inputs of the operational memory blocks, the third output of the service bit switch is connected to the input of the cyclic clock signal transmitter, the fourth the switch output of the service bits is connected to the second input of the transmitting unit of the main digital channels, the outputs of which from the second to (k + 1) th are the outputs of the butt signal in the main digital channels of the system, and the inputs from the third to (k + 2) -th are the inputs of the butt signals of the main digital channels of the system, the first input of the generator equipment block being the phase input of the system, the second input of the generator equipment block connected to the output of the frequency synthesizer, input which is the synchronizing input of the system, and on the receiving side a service bit switch, a frequency synthesizer, a receiving unit of the main digital channels, four random access memory blocks are introduced, while the input is comm utility bit utiator is connected to the third output of the generator equipment block, the first auxiliary bit switch output is connected to the third input of the group signal distributor, the second auxiliary bit switch output is connected to the first input of the main digital channels receiving unit, and the third auxiliary bit switch output is connected to the first operational inputs storage units, the second inputs of which are connected to the first output of the frequency synthesizer, the second output of which is the clock output of the subcomponent signals of the system n, and the input of the frequency synthesizer is connected to the second input of the generator equipment block, the fourth output of which is connected to the second input of the receiver block of the main digital channels, the third input of which is connected to the first input of the adaptive loop synchronization receiver, 2 of the outputs of the receiver block of the main digital channels are outputs of the butt signals main digital channels of the system, the second output of the generator equipment block is connected to the third inputs of random access memory blocks, the fourth and fifth inputs of which x connected to the information and clock outputs of the component signals of the system and with the corresponding outputs from the second to ninth group signal distributor, the first and second outputs of the operational memory blocks are the butt information and clock outputs of the component signals of the system.
RU95109123A 1995-06-07 1995-06-07 Synchronous time group shaping system RU2096916C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU95109123A RU2096916C1 (en) 1995-06-07 1995-06-07 Synchronous time group shaping system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU95109123A RU2096916C1 (en) 1995-06-07 1995-06-07 Synchronous time group shaping system

Publications (2)

Publication Number Publication Date
RU95109123A RU95109123A (en) 1997-05-10
RU2096916C1 true RU2096916C1 (en) 1997-11-20

Family

ID=20168455

Family Applications (1)

Application Number Title Priority Date Filing Date
RU95109123A RU2096916C1 (en) 1995-06-07 1995-06-07 Synchronous time group shaping system

Country Status (1)

Country Link
RU (1) RU2096916C1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Аппаратура "ИКМ-120" /Под ред. Левина Л.С. - М.: Радио и связь, 1989, с. 41. *

Also Published As

Publication number Publication date
RU95109123A (en) 1997-05-10

Similar Documents

Publication Publication Date Title
US4685101A (en) Digital multiplexer for PCM voice channels having a cross-connect capability
US5124980A (en) Synchronous multiport digital 2-way communications network using T1 PCM on a CATV cable
US5373502A (en) Process, transmitter and receiver for data transmission with variable traffic volume and a control station for coordinating several such transmitters and receivers
EP0369690B1 (en) Frame synchronization in a network of time multiplexed optical space switches
US4939723A (en) Bit-channel multiplexer/demultiplexer
US5220563A (en) Device for the transmission by an asynchronous network, notably an atm type network, of signalling data, channel by channel, assembled in a multiframe transmitted synchronously in out-of-band mode
EP0239286B1 (en) Photonic switching
FI58416B (en) REFERENCE TO A MULTIPLEXERING AV SIGNALER I EN TERMINAL VID ETT TIDSMULTIPLEXSYSTEM
JPH04211534A (en) Data transmission method
JPH09506750A (en) Passive optical network for video on demand
JPH03185941A (en) Transmission of digital broadband signal
CN1135778C (en) TDM multibus synchronous circuit and protocol, and operation method
US4751699A (en) Multiplexing and demultiplexing equipments for a synchronous digital link with variable modulation speed and rate
US4547879A (en) Digital data transmission process and installation
US4723285A (en) Methods of broadcasting and receiving high quality sound programs and a receiver device
US4271509A (en) Supervisory signaling for digital channel banks
RU2096916C1 (en) Synchronous time group shaping system
CA1168392A (en) Data transmission
US4099029A (en) Asynchronous pcm common decoding apparatus
JPS5827495A (en) Digital wide band communication system
WO1999022472A1 (en) Technique to encode multiple digital data streams in limited bandwidth for transmission in a single medium
CA2173950C (en) Signal processing unit
SU1555886A1 (en) Multichannel unit for transmission and reception of asynchronous digit signals digital
JPH0343837B2 (en)
SU1647921A1 (en) Switching device with flexible memory