RU2081508C1

RU2081508C1 - Recursive digital filter

Info

Publication number: RU2081508C1
Authority: RU
Inventors: В.Е. Булдин
Original assignee: Конструкторское бюро "Луч"
Priority date: 1991-12-28
Filing date: 1991-12-28
Publication date: 1997-06-10

Abstract

FIELD: digital signal processing. SUBSTANCE: device has first and second accumulating adders, which clock inputs are connected to clock input of digital filter, and adder. In addition device has first and second XOR gates, which inputs are connected to outputs of first and second accumulating adders respectively. Their outputs are connected to respectively first and second inputs of first combination adder. In addition device has serial circuit of inverter, third accumulating adder, third XOR gate, which output is connected to first input of second combinatorial adder, which second input is connected to output of first combinatorial adder. In addition device has reverse counter, which output serves as device output and is connected to information input of second accumulating adder. Cock input of reverse adder is connected to output of third XOR gate. In addition device has fourth accumulating adder, which clock input is connected to input of inverter and clock input of first accumulating adder and which information input is connected to information input of third accumulating adder and to sign input of reverse counter. Input of device is connected to information input of first accumulating adder. EFFECT: increased functional capabilities. 2 dwg

Description

Изобретение относится к радиотехнике и может быть использовано в устройствах цифровой обработки сигналов. The invention relates to radio engineering and can be used in digital signal processing devices.

Известны цифровые фильтры, содержащие накапливающие сумматоры, регистры, умножители, устройства памяти. Known digital filters containing accumulating adders, registers, multipliers, memory devices.

Недостатком известных фильтров при реализации узкой полосы пропускания и одновременно высокой тактовой частотой является возрастание аппаратурных затрат и уменьшение быстродействия, связанное с тем, что для этого нужно использовать более точные коэффициенты рекурсионной части, что ведет за собой повышение разрядности внутренних регистров фильтра. A disadvantage of the known filters when implementing a narrow passband and at the same time a high clock frequency is an increase in hardware costs and a decrease in speed, due to the fact that for this it is necessary to use more accurate coefficients of the recursion part, which leads to an increase in the bit depth of the internal filter registers.

Наиболее близким к заявляемому устройству является цифровой фильтр, содержащий два накапливающих сумматора, включающие в себя также решающие схемы для подключения регистров 1 4 и устройства для ввода второго операнда, который суммируется или вычитается из первого операнда и сдвигается вправо, два регистра памяти внутренних переменных 1 и 2, регистр приема входных данных 3 и выходной регистр 4. Closest to the claimed device is a digital filter containing two accumulative adders, which also includes deciding circuits for connecting registers 1 4 and a device for inputting a second operand, which is added or subtracted from the first operand and shifted to the right, two memory registers of internal variables 1 and 2, input reception register 3 and output register 4.

Недостатком этого устройства является необходимость четырех операций умножения, на которые требуется значительное время и большие аппаратурные затраты при реализации узкой полосы пропускания (УПП) и получения необходимой точности фильтрации. The disadvantage of this device is the need for four multiplication operations, which require considerable time and high hardware costs when implementing a narrow bandwidth (AMP) and obtain the necessary filtering accuracy.

Целью изобретения является увеличение быстродействия. The aim of the invention is to increase performance.

Указанная цель достигается тем, что в рекурсивный цифровой фильтр, содержащий первый и второй накапливающие сумматоры, тактовые входы которых объединены и являются тактовыми входами рекурсивного цифрового фильтра и сумматор, введены первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которых соединены с выходами соответственно первого и второго накапливающих сумматоров, а выходы соединены соответственно с первым и вторым входами первого комбинационного сумматора, последовательно соединенные инвертор, третий накапливающий сумматор, третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым выходом второго комбинационного сумматора, на второй вход которого поступает выход первого комбинационного сумматора, и реверсивный счетчик, выход которого является выходом рекурсивного цифрового фильтра и соединен с информационным выходом второго накапливающего сумматора, тактовый вход реверсивного счетчика соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а также четвертый накапливающий сумматор, тактовый вход которого соединен с входом инвертора и с тактовым входом первого накапливающего сумматора, информационный вход соединен с информационным входом третьего накапливающего сумматора и со знаковым входом реверсивного счетчика, при этом вход рекурсивного цифрово7го фильтра соединен с информационным входом первого накапливающего сумматора. This goal is achieved by the fact that in the recursive digital filter containing the first and second accumulating adders, the clock inputs of which are combined and are the clock inputs of the recursive digital filter and the adder, the first and second elements are EXCLUSIVE OR, the inputs of which are connected to the outputs of the first and second accumulating adders, and the outputs are connected respectively to the first and second inputs of the first combination adder, the inverter is connected in series, the third accumulating adder, the EXCLUSIVE OR element, the output of which is connected to the first output of the second combination adder, the second input of which receives the output of the first combination adder, and the reverse counter, the output of which is the output of a recursive digital filter and connected to the information output of the second accumulating adder, the clock input of the reverse counter is connected with the output of the third element EXCLUSIVE OR, as well as the fourth accumulating adder, the clock input of which is connected to the inverter input and to the clock input m of the first accumulating adder, the information input is connected to the information input of the third accumulating adder and to the sign input of the reverse counter, while the input of the recursive digital 7th filter is connected to the information input of the first accumulating adder.

Сопоставительный анализ с прототипом и аналогами показывает, что заявляемое устройство отличается наличием новых блоков: двух дополнительных накапливающих сумматоров, комбинационного сумматора, схем ИСКЛЮЧАЮЩЕЕ ИЛИ и реверсивного счетчика и новыми связями, что в совокупности позволяет получить устройство с новыми свойствами. Comparative analysis with the prototype and analogues shows that the inventive device is characterized by the presence of new units: two additional accumulative adders, a combinational adder, EXCLUSIVE OR circuits and a reversible counter and new connections, which together makes it possible to obtain a device with new properties.

Таким образом, заявляемое устройство соответствует критерию изобретения "новизна". Thus, the claimed device meets the criteria of the invention of "novelty."

Введенные в устройство узлы известны, однако выбор состава узлов и связей между ними и с другими узлами устройства не следуют явным образом из известного уровня техники и являются существенными признаками, позволяющими достигнуть более высокого технического результата по сравнению с прототипом. The nodes introduced into the device are known, however, the choice of the composition of the nodes and the connections between them and other nodes of the device do not follow explicitly from the prior art and are essential features that allow to achieve a higher technical result compared to the prototype.

Отсюда следует, что заявляемое устройство соответствует критерию " изобретательский уровень". It follows that the claimed device meets the criterion of "inventive step".

На фиг.1 представлена структурная схема устройства;на фиг.2-функциональная схема,поясняющая работу накапливающих сумматоров и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Figure 1 presents a structural diagram of the device; figure 2 is a functional diagram explaining the operation of accumulating adders and elements EXCLUSIVE OR.

Она имеет 1 первый накапливающий сумматор, 2 второй накапливающий сумматор, 3 третий накапливающий сумматор, 4 четвертый накапливающий сумматор, 5 реверсивный счетчик, 6 первый комбинационный сумматор, 7 - схему ИСКЛЮЧАЮЩЕЕ ИЛИ первого накапливающего смматора, 8 схему ИСКЛЮЧАЮЩЕЕ ИЛИ второго накапливающего сумматора, 9 схему ИСКЛЮЧАЮЩЕЕ ИЛИ третьего накапливающего сумматора, 10 инвертор, 11 второй комбинационный сумматор. It has 1 first accumulating adder, 2 second accumulating adder, 3 third accumulating adder, 4 fourth accumulating adder, 5 reversible counter, 6 first combinational adder, 7 - circuit EXCLUSIVE OR first accumulating adder, 8 circuit EXCLUSIVE OR second accumulating adder, 9. EXCLUSIVE OR third accumulating adder, 10 inverter, 11 second combinational adder.

Устройство содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 7 8, входы которых соединены с выходами старших разрядов текущего и предыдущего отсчетов соответственно первого и второго накапливающего сумматора 1 2, а выходы соединены соответственно с первым и вторым входами первого комбинационного сумматора 6, последовательно соединенные инвертор 10, третий накапливающий сумматор 3, третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, выход которого соединен с первым входом комбинационного сумматора 11, на второй вход которого поступает выход первого комбинационного сумматора 6, и реверсивный счетчик 5, выход которого является выходом рекурсивного цифрового фильтра (РЦФ), и соединен с информационным входом второго накапливающего сумматора 2, тактовый вход реверсивного счетчика 5 соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9, а также четвертый накапливающий сумматор 4, тактовый вход которого соединен с входами инвертора 10 и с тактовым входом первого накапливающего сумматора 1, информационный вход соединен с выходом второго комбинационного сумматора 11, а выход с информационным входом третьего накапливающего сумматора 3 и со знаковым входом реверсивного счетчика 5, при этом вход РЦФ соединен с информационным входом первого накапливающего сумматора 1. The device contains the first and second elements EXCLUSIVE OR 7 8, the inputs of which are connected to the outputs of the highest bits of the current and previous samples, respectively, of the first and second accumulating adders 1 2, and the outputs are connected, respectively, to the first and second inputs of the first combination adder 6, sequentially connected to the inverter 10, the third accumulating adder 3, the third element EXCLUSIVE OR 9, the output of which is connected to the first input of the combination adder 11, the second input of which receives the output of the first combination the totalizer 6, and a reversible counter 5, the output of which is the output of a recursive digital filter (RCF), and connected to the information input of the second accumulating adder 2, the clock input of the reversing counter 5 is connected to the output of the third element EXCLUSIVE OR 9, as well as the fourth accumulating adder 4 , the clock input of which is connected to the inputs of the inverter 10 and to the clock input of the first accumulating adder 1, the information input is connected to the output of the second combination adder 11, and the output to the information input tr tego accumulator 3 and with significant input of down counter 5, wherein RTSF input connected to the data input of the first accumulator 1.

Устройство работает следующим образом. The device operates as follows.

Во время первого такта работы РЦФ происходит запись входного сигнала, представленного двоичным кодом, в накапливающий сумматор 1, предыдущего выходного отсчета в накапливающий сумматор 2 и выхода сумматора 11 в накапливающий сумматор 4, при этом на выходах схем ИСКЛЮЧАЮЩЕЕ ИЛИ 7 9 появляется сигнал, показывающий наличие или отсутствие переполнения в накапливающих сумматорах 1 3 соответственно. During the first cycle of the RCF, the input signal, represented by a binary code, is recorded in the accumulating adder 1, the previous output count in the accumulating adder 2 and the output of the adder 11 in the accumulating adder 4, and at the outputs of the EXCLUSIVE OR 7 9 signal there is a signal indicating the presence of or lack of overflow in accumulative adders 1 3 respectively.

На фиг. 2 представлена функциональная схема, поясняющая работу накапливающих сумматоров 1-3 и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7-9. In FIG. 2 is a functional diagram explaining the operation of accumulative adders 1-3 and elements EXCLUSIVE OR 7-9.

За время второго такта работы РЦФ информация из накапливающего сумматора 4 записывается в накапливающий сумматор 3 и при наличии сигнала переполнения на выходе схем ИСКЛЮЧАЮЩЕЕ ИЛИ 9, который поступает на тактовый вход реверсивного счетчика 5, происходит переключение реверсивного счетчика 5 (выхода фильтра) в прямом или обратном направлении в зависимости от знака поступающего со старшего разряда накапливающего сумматора 4. Полоса пропускания данного цифрового фильтра может регулироваться как простым изменением тактовой частоты, так и наращиванием реверсивного счетчика 5 при неизменной тактовой частоте. During the second clock cycle of the RCF, information from the accumulating adder 4 is recorded in the accumulating adder 3 and, in the presence of an overflow signal at the output of the EXCLUSIVE OR 9 circuits, which is fed to the clock input of the reverse counter 5, the reverse counter 5 (filter output) is switched in the forward or reverse direction, depending on the sign of the accumulating adder coming from the highest order 4. The passband of this digital filter can be adjusted both by a simple change in the clock frequency, and on by expanding the reverse counter 5 at a constant clock frequency.

Таким образом, возможна реализация узких полос пропускания при максимальной тактовой частоте и минимальных аппаратурных затратах, обусловленных только наращивания разрядности реверсивного счетчика 5. Thus, it is possible to implement narrow bandwidths at the maximum clock frequency and minimum hardware costs, due only to increasing the capacity of the reverse counter 5.

Реализация известных цифровых фильтров требует увеличения разрядности всех имеющихся регистров, что ведет к значительным аппаратурным затратам и снижению быстродействия. The implementation of well-known digital filters requires an increase in the bit depth of all available registers, which leads to significant hardware costs and reduced performance.

Экспериментальные исследования заявляемого устройства показали, что по сравнению с аналогами оно позволяет повысить быстродействие в 4 раза при использовании у аналога 8-разрядных коэффициентов. Причем при сужении полосы пропускания при постоянной тактовой частоте устройство аналогичного назначения требует увеличения разрядности всех имеющихся регистров, а заявляемое устройство требует только наращивания реверсивного счетчика. Experimental studies of the inventive device showed that, compared with analogs, it can improve performance by 4 times when using an analog 8-bit coefficients. Moreover, when bandwidth is narrowed at a constant clock frequency, a device of a similar purpose requires an increase in the bit depth of all available registers, and the inventive device only requires an increase in the reverse counter.

Накапливающие сумматоры 1 4 выполнены на микросхемах (МС) 564ИМ1 и 564ИР9, сумматоры 6, 11 -на МС 533ИМ5, реверсивный счетчик 5 на МС 564НЕ11, схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 7 9 на МС 564ЛП2, инвертор 10 на МС 564ЛН2. The accumulating adders 1 4 are made on microcircuits (MS) 564IM1 and 564IR9, adders 6, 11 on the MS 533IM5, a reverse counter 5 on the MS 564HE11, the circuit EXCLUSIVE OR 7 9 on the MS 564LP2, the inverter 10 on the MS 564LN2.

Claims

A recursive digital filter containing the first and second accumulating adders, the clock inputs of which are combined and are the clock inputs of a recursive digital filter, characterized in that the first and second elements are EXCLUSIVE OR, the inputs of which are connected to the outputs of the first and second accumulating adders, and the outputs are connected respectively, with the first and second inputs of the first combination adder, inverter connected in series, the third accumulating adder, the third element EXCLUSIVE whose output is connected to the first input of the second combination adder, the second input of which is connected to the output of the first combination adder, and a reversible counter, the output of which is the output of a recursive digital filter and connected to the information input of the second accumulating adder, the clock input of the reversible counter is connected to the output of the third element EXCLUSIVE OR, as well as the fourth accumulating adder, the clock input of which is connected to the input of the inverter and to the clock input of the first accumulating sum Mathor, and the output is connected to the information input of the third accumulating adder and to the sign input of the reverse counter, while the information input of the first accumulating adder is the input of a recursive digital filter.