RU2075584C1

RU2075584C1 - Electronic binary-code lock

Info

Publication number: RU2075584C1
Application number: RU95104613A
Authority: RU
Inventors: Алексей Иванович Ермаков
Original assignee: Алексей Иванович Ермаков
Priority date: 1995-03-29
Filing date: 1995-03-29
Publication date: 1997-03-20
Also published as: RU95104613A

Abstract

FIELD: electronic locking devices. SUBSTANCE: electronic circuit of lock widens its sphere of application due to possibility to preset lock secrecy practically in unlimited range and also due to reliable protection from unauthorized decoding by selection or by connecting technical facilities. Priority circuits help control a group of entrance doors of single object for subsequent opening of doors. Design of decoder handle allows for using lock on left- and right-hand doors. Button field of lock is located on invisible side of door handle. EFFECT: higher efficiency. 3 cl, 4 dwg

Description

Изобретение относится к электронно-кодовым замкам и может быть использовано в запорных устройствах. The invention relates to electronic combination locks and can be used in locking devices.

Известен электронно-кодовый замок, содержащий пульт управления, индикатор, генератор импульсов, спонтанный механизм, узел дешифраторов, узел счетчиков, переключатель счетчиков, схему совпадения, причем пульт управления выполнен в виде переключателя, управляющие выводы которого связаны с входом генератора импульсов и первым входом переключателя счетчиков, второй вход которого соединен с первым выходом генератора импульсов, подключенного к входу индикатора, выходы переключателя счетчиков через узел счетчиков подключены к входам узла дешифраторов, выход которого через схему совпадения связаны с входом исполнительного механизма замка. A well-known electronic-code lock containing a control panel, indicator, pulse generator, spontaneous mechanism, decoder unit, counter unit, counter switch, matching circuit, the control panel is made in the form of a switch, the control terminals of which are connected to the input of the pulse generator and the first input of the switch counters, the second input of which is connected to the first output of the pulse generator connected to the indicator input, the outputs of the counter switch through the counter node are connected to the inputs of the node d escryptors, the output of which through a matching circuit is connected to the input of the actuator of the lock.

Недостатком устройства является наличие в данной системе большого количества элементов электроники, что снижает надежность его работы, увеличивает его габариты, ограничивая область его применения. Наличие большого количества элементов электроники повышает также затраты на изготовление замка, его установку и наладку. The disadvantage of this device is the presence in this system of a large number of electronic components, which reduces the reliability of its operation, increases its dimensions, limiting the scope of its application. The presence of a large number of electronic components also increases the cost of manufacturing the castle, its installation and commissioning.

Целью изобретения является устранение указанных недостатков, а также расширение области применения, повышение удобства пользования и секретности устройства. The aim of the invention is to remedy these disadvantages, as well as expanding the scope, increasing usability and privacy of the device.

Hа фиг. 1 представлена принципиальная схема электронного двоично-кодового замка; на фиг. 2 принципиальная схема приоритета; на на фиг. 3 показана ручка-декодер, главный вид; на фиг. 4 то же, вид сверху. In FIG. 1 is a schematic diagram of an electronic binary code lock; in FIG. 2 concept of priority; in FIG. 3 shows the handle-decoder, the main view; in FIG. 4 same, top view.

Электронный двоичнокодовый замок содержит логический элемент "исключающее ИЛИ", конденсатор C1, логический элемент "исключающее ИЛИ" 1, первый формирователь импульсов 2, содержащий резисторы R1, R2, R3, диод Д1, конденсатор C2 и логический элемент И-НЕ, логический элемент ИЛИ-3, элемент И-4, сдвиговый регистр 5 в виде Д-триггеров 5.1, 5.2, 5.3, 5.4, триггер 6, четыре логических элемента И-НЕ 7, дешифратор 8, кодирующее устройство 9, узел последовательной памяти 10, выполненный в виде n-разрядов, каждый из которых включает элемент И 10.1.10 n и Д-триггер 11.1.11 n замок содержит также переключатель емкости кода 12, второй формирователь импульсов в виде резисторов R4, R5, R6, диода Д 2, конденсатора C3 и элемента И 13, а также элемент И 14. The electronic binary code lock contains an exclusive OR gate, capacitor C1, an exclusive OR gate 1, a first pulse shaper 2 containing resistors R1, R2, R3, a diode D1, a capacitor C2 and an AND-NOT logic element, an OR gate -3, I-4 element, shift register 5 in the form of D-flip-flops 5.1, 5.2, 5.3, 5.4, trigger 6, four logical elements AND-NOT 7, decoder 8, encoding device 9, serial memory unit 10, made in the form n-bits, each of which includes an element And 10.1.10 n and D-trigger 11.1.11 n lock soder um also switch code container 12, a second pulse shaper in the form of resistors R4, R5, R6, diode D2, capacitor C3 and AND gate 13 and AND gate 14.

Выход схемы набора нулей 15 соединен с вторым входом элемента "исключающее ИЛИ" 1 и первым входом элемента "исключающее ИЛИ" 1.1, второй вход которого соединен с выходом схемы набора единиц 16. Информационный вход первого разряда сдвигового регистра 5 соединен с выходом элемента "исключающее ИЛИ" 1, а вход синхронизации первого разряда сдвигового регистра 5 соединен с входами синхронизации второго, третьего, четвертого разрядов сдвигового регистра 5 и триггера 6 и выходом элемента И 4. Первый вход элемента И 4 соединен с выходом элемента "исключающее ИЛИ" 1.1 с входом первого формирователя импульсов 2. Второй вход элемента И 4 соединен с инверсным выходом триггера 6, прямой выход которого соединен со вторым входом каждого из четырех элементов И-НЕ 7, при этом первый вход первого элемента И-НЕ соединен с выходом первого разряда и с информационным входом разряда сдвигового регистра 5, выход которого соединен с первым входом второго элемента И-НЕ, который соединен с информационным входом третьего разряда сдвигового регистра 5. Первый вход третьего элемента И-НЕ соединен с выходом третьего разряда сдвигового регистра 5 и информационным входом его четвертого разряда, а первый вход четвертого элемента И-НЕ соединен с выходом четвертого разряда сдвигового регистра 5. Выход каждого элемента И-НЕ 7 соединен с входом дешифратора 8. Выход дешифратора 8 соединен с входными контактами кодирующего устройства, выходные контакты которого соединены с входом синхронизации узла последовательной памяти 17. Первый выход узла последовательной памяти 10 соединен с входами элемента ИЛИ 3, а второй выход узла последовательной памяти 10 соединен с входными контактами переключателя емкости кода 12. Выходной контакт переключателя емкости кода 12 подключен к входу второго формирователя импульсов 13 и к второму входу элемента И 14, выход которого соединен с исполнительным механизмом "М". The output of the set of zeros 15 is connected to the second input of the exclusive OR element 1 and the first input of the exclusive OR 1.1 element, the second input of which is connected to the output of the set of units 16. The information input of the first digit of the shift register 5 is connected to the output of the exclusive OR "1, and the synchronization input of the first bit of the shift register 5 is connected to the synchronization inputs of the second, third, fourth bits of the shift register 5 and trigger 6 and the output of the element 4. The first input of the element And 4 is connected to the output of the element" excluding OR "1.1 with the input of the first pulse former 2. The second input of the And 4 element is connected to the inverse output of the trigger 6, the direct output of which is connected to the second input of each of the four AND-NOT 7 elements, while the first input of the first AND-NOT element is connected to the output of the first category and with the information input of the discharge of the shift register 5, the output of which is connected to the first input of the second AND-NOT element, which is connected to the information input of the third category of the shift register 5. The first input of the third AND-NOT element is connected to the output of the third p the charge of the shift register 5 and the information input of its fourth category, and the first input of the fourth AND-NOT element is connected to the output of the fourth category of the shift register 5. The output of each AND-NOT 7 element is connected to the input of the decoder 8. The output of the decoder 8 is connected to the input contacts of the encoder whose output contacts are connected to the synchronization input of the serial memory node 17. The first output of the serial memory node 10 is connected to the inputs of the OR element 3, and the second output of the serial memory node 10 is connected to one contacts of the code capacity switch 12. The output contact of the code capacity switch 12 is connected to the input of the second pulse shaper 13 and to the second input of the element And 14, the output of which is connected to the actuator "M".

R вход узла последовательной памяти 10 соединен с выходом формирователя импульсов 2 и с первым входом элемента ИЛИ 3, выход которого подключен к S-входу первого разряда сдвигового регистра 5 и к R-входам второго, третьего, четвертого разрядов сдвигового регистра 5 и триггера 6. The R input of the serial memory node 10 is connected to the output of the pulse shaper 2 and to the first input of the OR element 3, the output of which is connected to the S-input of the first bit of the shift register 5 and to the R inputs of the second, third, fourth bits of the shift register 5 and trigger 6.

Узел последовательной памяти 10 выполнен в виде n разрядов, каждый разряд включает элемент И 10.1 и Д-триггер 11.1. The node of the serial memory 10 is made in the form of n bits, each bit includes an element And 10.1 and D-trigger 11.1.

Вход синхронизации узла последовательной памяти 10 образован вторыми входами элементов И 10.110.n, а их входами образован первый выход узла последовательной памяти 10, второй выход которого образуется выходами Д-триггеров 11.1.11.n. Каждый из (n-1) Д-триггеров соединен с первым входом элемента 10.1.10.n и с информационным входом Д-триггера последующего разряда, n вход узла последовательной памяти 10 образован соединенными между собой входами Д-триггеров 11.1.11.n, которые соединены с информационным входом Д-триггеров и первым входом элемента И 10.1
Логический элемент "исключающее ИЛИ" 1 и конденсатор C1 служат для задержки сигнала высокого уровня на Д-входе триггера 5.1 первого разряда сдвигового регистра 5. Логический элемент "исключающее ИЛИ" 1.1 предназначен для включения первого формирователя импульсов 2, и образования затем через элемент 4 сигнала синхронизации на входе синхронизации сдвигового регистра 5 и триггера 6.The synchronization input node of the serial memory 10 is formed by the second inputs of the elements And 10.110.n, and their inputs form the first output of the node of the serial memory 10, the second output of which is formed by the outputs of the D-flip-flops 11.1.11.n. Each of the (n-1) D-triggers is connected to the first input of the element 10.1.10.n and to the information input of the D-trigger of the subsequent discharge, n the input of the serial memory node 10 is formed by the interconnected inputs of the D-triggers 11.1.11.n, which are connected to the information input of the D-flip-flops and the first input of the element And 10.1
The exclusive OR logic element 1 and capacitor C1 serve to delay a high-level signal at the D-input of trigger 5.1 of the first discharge of the shift register 5. The exclusive OR logic element 1.1 is designed to turn on the first pulse shaper 2, and then generate a signal through element 4 synchronization at the synchronization input of the shift register 5 and trigger 6.

Первый формирователь импульсов служит для формирования сигнала регулируемой длительности. Логический элемент ИЛИ 3 служит для включения исходного либо рабочего состояния сдвигового регистра 5 и триггера 6 по сигналам с выхода 1-го формирователя импульсов либо с первого выхода узла последовательной памяти. Элемент И 4 блокирует образование сигнала синхронизации по сигналу с инверсного выхода триггера 6. The first pulse shaper is used to form a signal of adjustable duration. The OR 3 logic element is used to enable the initial or operating state of the shift register 5 and trigger 6 according to the signals from the output of the 1st pulse shaper or from the first output of the serial memory node. Element And 4 blocks the formation of a synchronization signal from the inverse output of trigger 6.

На сдвиговом регистре 5 происходит последовательная запись разряда тетрады кода по сигналам высокого уровня из точек "0" и "1" а на триггере 6 в свою очередь происходит формирование сигналов блокировки на элемент И 4 и стробирования на элемент И 7, которые предназначены для передачи тетрады двоичного кода со сдвигового регистра 5 на дешифратор 8 и преобразования его в обратный код по сигналу с триггера 6. Дешифратор используется для преобразования тетрады двоичного кода с соответствующую цифру десятичного кода и передачи ее в виде сигнала высокого уровня на один из десяти входных контактов кодирующего устройства 9, которое предназначено для кодирования замка подключением входных контактов на выходные, каждый из "n" которых представляет собой разряд кода замка. On shift register 5 there is a sequential recording of the discharge of the code tetrad by high-level signals from points "0" and "1" and on trigger 6, in turn, blocking signals are generated on the And 4 element and gating on the And 7 element, which are designed to transmit the tetrad binary code from the shift register 5 to the decoder 8 and converting it to the reverse code according to the signal from the trigger 6. The decoder is used to convert the tetrads of the binary code to the corresponding decimal digit and transmit it as a high signal at one of the ten input contacts of the encoder 9, which is designed to encode the lock by connecting the input contacts to the output, each of which “n” represents a discharge of the lock code.

Узел последовательной памяти 10 служит для передачи и записи сигнала дешифрованного разряда в один "n" Д-триггер, каждый из которых представляет соответствующий разряд кода, который устанавливается для определенного объекта на переключателе емкости кода 12 путем подключения каждого из "n" входных контактов на выходной. The serial memory node 10 is used to transmit and record the signal of the decrypted discharge in one "n" D-flip-flop, each of which represents the corresponding code bit, which is set for a specific object on the code capacity switch 12 by connecting each of the "n" input contacts to the output .

Второй формирователь импульсов 13 предназначен для формирования сигнала регулируемой длительности. The second pulse shaper 13 is designed to generate a signal of adjustable duration.

Логический элемент И 14 служит для блокировки выходного сигнала "Код" при подаче на схему напряжения. Logic element And 14 is used to block the output signal "Code" when applying voltage to the circuit.

При наличии в охранном объекте нескольких дверей замок может быть использован со схемой приоритета. Приоритетом выбора открываемой двери является опережающий фактор набора первого знака кода. If there are several doors in the security facility, the lock can be used with a priority scheme. The priority of choosing the door to be opened is the leading factor in dialing the first character of the code.

Схема приоритета содержит схему набора нулей, выполненную в виде кнопки "0" и логического элемента "исключающее ИЛИ" 15, схему набора единиц, выполненную в виде кнопки "1" и элемента "исключающее ИЛИ" 16 логический элемент "исключающее ИЛИ" 17, логический элемент И 18, триггер 19, логические элементы И 20, 21, 22. Схема включает также узел исходного состояния 23, содержащий триггер, элемент И и узел сигнала "Тр" (тревога), выполненного в виде счетчика 24 и переключателя 25. Схема набора единиц и нулей служат для формирования сигналов высокого уровня на соответствующую цепь при наборе знаков кода. The priority scheme contains a zero set diagram made in the form of the “0” button and an exclusive OR logical element 15, a unit set diagram made in the form of a “1” button and an exclusive OR element 16 an exclusive OR logical element 17, a logical element And 18, trigger 19, logical elements And 20, 21, 22. The circuit also includes a node initial state 23 containing a trigger, element And and the signal node "Tr" (alarm), made in the form of a counter 24 and switch 25. Dialing scheme ones and zeros are used to form high-level signals according to chain when typing code characters.

Логический элемент И 18 предназначен для блокировки сигнала с элемента "исключающее ИЛИ" 17 по сигналу "П" (приоритет) низкого уровня. Триггер 19 обеспечивает формирование разрешающего либо запрещающего уровня на элементы И 20, 21, 22 и сигнала "С" (сигнализация), а каждый элемент И 20, 21, 22 обеспечивают формирование сигналов "02, "1" и "М" (механизм) соответственно. Узел исходного состояния 23 предназначен для приведения схем приоритета в исходного состояние. The AND 18 logic element is designed to block the signal from the exclusive OR element 17 by a low level signal P (priority). The trigger 19 provides the formation of an enable or disable level on the elements And 20, 21, 22 and the signal "C" (alarm), and each element And 20, 21, 22 provide the formation of signals "02," 1 "and" M "(mechanism) The initial state node 23 is intended to bring priority schemes to the initial state.

Для подключения предупредительной сигнализации в случае попытки подбора кода в схеме предусмотрен узел сигнала "Тр". To connect a warning signal in the event of an attempt to select a code, a signal unit "Tr" is provided in the circuit.

Первый вход элемента "исключающее ИЛИ" 17 соединен с выходом схемы набора единиц 16 и с вторым входом элемента И 21. Выход элемента "исключающее ИЛИ" 17 соединен с вторым входом элемента И 18, выход которого соединен с S-входом триггера 19. Прямой выход триггера 19 соединен с вторым входом элемента И 20, с первым входом элемента И 21 и с вторым входом элемента И 22. Первый вход элемента И 22 подключен к шине сигнала "код", а выход элемента И 20 через диод Д1 подключен к шине сигнала "0", выход элемента И 21 через диод Д 2 подключен к шине сигнала "1". Выход элемента И 22 соединен с исполнительным механизмом, а второй вход триггера 19 соединен с выходом узла исходного состояния 23, вход которого подключен к шине сигнала "П". The first input of the exclusive OR element 17 is connected to the output of the set of units 16 circuit and to the second input of the element 21. The output of the exclusive OR element 17 is connected to the second input of the element AND 18, the output of which is connected to the S-input of the trigger 19. Direct output trigger 19 is connected to the second input of the element And 20, with the first input of the element And 21 and the second input of the element And 22. The first input of the element And 22 is connected to the signal bus "code", and the output of the element And 20 through the diode D1 is connected to the signal bus " 0 ", the output of the element And 21 through the diode D 2 is connected to the signal bus" 1 ". The output of the element And 22 is connected to the actuator, and the second input of the trigger 19 is connected to the output of the node initial state 23, the input of which is connected to the signal bus "P".

Электронный двоичнокодовый замок кодируется подключением входных контактов кодирующего устройства, каждый из которых представляет цифру десятичного кода на его выходные контакты. Каждый выходной контакт представляет разряд кода. Число разрядов n, на которые выполняется схема замка, определяет его характеристики. Число кодирующих операций определяется из соотношения: К_код 10•n, где n число разрядов кода. A число декодирующих комбинаций кода (секретность) C 10ⁿ.The electronic binary code lock is encoded by connecting the input contacts of the encoder, each of which represents a digit of the decimal code on its output contacts. Each output pin represents a bit of code. The number of digits n for which the castle circuit is executed determines its characteristics. The number of coding operations is determined from the relation: K _code 10 • n, where n is the number of bits of the code. A number of decoding code combinations (secrecy) C 10 ⁿ .

Если замок имеет код шести разрядов, например 0.1.1.9.7.9. то декодируется он в двоичном коде в следующем виде: 0000. 0001. 0001. 1001. 0111. 1001. и имеет секретность C 10⁶ 1.000.000.If the lock has a six-digit code, for example 0.1.1.9.7.9. it is decoded in binary code as follows: 0000. 0001. 0001. 1001. 0111. 1001. and has a secrecy of C 10 ⁶ 1.000.000.

Для преобразования тетрады двоичного кода в соответствующую цифру десятичного кода и передачи ее в виде сигнала высокого уровня на один из десяти входных контактов кодирующего устройства служит дешифратор. To convert a tetrad binary code into the corresponding decimal digit and transmit it as a high-level signal to one of the ten input contacts of the encoder, a decoder is used.

Узел последовательной памяти замка предназначен для записи сигнала с кодирующего устройства в один из "n" Д-триггеров, каждый из которых представляет соответствующий разряд кода. The serial lock memory node is designed to record the signal from the encoder into one of the "n" D-flip-flops, each of which represents a corresponding code bit.

Переключатель емкости кода обеспечивает установку необходимого и достаточного для данного объекта числа разрядов кода подключением одного из входных контактов на выходной. The code capacity switch allows you to set the number of bits of code necessary and sufficient for a given object by connecting one of the input contacts to the output.

Возможность регулировки числа кодирующих комбинаций, не меняя принципиальную схему замка, позволяет использовать его на различных объектах, повышает его секретность, расширяет область применения. The ability to adjust the number of coding combinations without changing the circuit diagram of the lock allows you to use it on various objects, increases its secrecy, and expands the scope.

При наличии в охраняемом объекте не одной, а группы дверей совместно с электронным замком, используется схема приоритета, при этом замок устанавливается на одной (основной) двери, а схема приоритета на каждой включая и основную. Приоритетом выбора открытия двери является передающий фактор набора первого знака кода замка. If there is not one but a group of doors in the guarded object together with an electronic lock, a priority scheme is used, while the lock is installed on one (main) door, and the priority scheme on each including the main one. The priority of the choice of opening a door is the transmitting factor of dialing the first character of the lock code.

Для обеспечения сохранения секретности кода замок снабжен ручкой, которая закреплена на трубчатом стержне, установленном в дверной плите с возможностью поворота для взаимодействия с механизмом замка. Кнопки наборного поля замка размещены на ручке фронтальной (активной) стороной к дверной плите и связаны со схемой набора "0" и "1" посредством проводов, размещенных в трубчатом стержне. To ensure the preservation of the security of the code, the lock is equipped with a handle that is mounted on a tubular rod mounted in the door plate with the possibility of rotation for interaction with the lock mechanism. The buttons of the padlock field of the lock are placed on the handle with the front (active) side to the door plate and are connected to the dialing scheme "0" and "1" by means of wires placed in the tubular rod.

Символы сигналов, передающихся по схеме замка, имеют следующие значения: "0" сигнал логического нуля, "1" сигнал логической единицы, "Код" сигнал правильно выбранного кода, "М" сигнал на исполнительную схему замка, "С" - сигнал на схему сигнализации, "Тр" сигнал тревоги при попытке подбора кодовой комбинации, "П" сигнал приоритета. Symbols of signals transmitted according to the lock scheme have the following meanings: “0” is a logic zero signal, “1” is a logical unit signal, “Code” is a signal of a correctly selected code, “M” is a signal to an actuator circuit of a lock, “C” is a signal to a circuit alarm, “Tr” alarm when trying to match a code combination, “P” priority signal.

Электронный двоичнокодовый замок работает следующим образом. При подаче напряжения на схему замка возникает исходное состояние схемы, при котором сигнал высокого уровня с выхода первого формирователя импульсов 2 приведен в исходное состояние узел последовательной памяти 10 и через элемент ИЛИ 3 запирает по входу S в первый разряд сдвигового регистра 5 логическую единицу, а остальные разряды сдвигового регистра 5 приведет в исходное состояние так же, как и триггер 6, с прямого выхода которого заблокируются элементы И-НЕ 7, а следовательно, и дешифратор 8. Electronic binary code lock operates as follows. When voltage is applied to the lock circuit, the initial state of the circuit occurs, in which the high-level signal from the output of the first pulse shaper 2 is initialized to the serial memory node 10 and, through the OR element 3, locks the logical unit at the input S to the first digit of the shift register 5, and the rest the discharges of the shift register 5 will lead to the initial state in the same way as the trigger 6, from the direct output of which the AND-NOT 7 elements are blocked, and therefore the decoder 8.

При появлении в точках "0" либо "1" сигнала высокого уровня с выхода элемента "исключающее ИЛИ" 1.1 запускается первый формирователь импульсов 2 и начинает отсчет установленного резисторов R 3 времени паузы между набором чередующихся знаков с выхода первого формирователя импульсов сигналом низкого уровня устанавливается рабочий режим узла последовательной памяти 11, триггера 6 и сдвигового регистра 5, после чего по спадающему фронту сигнала из точек "0" или "1" в сдвиговый регистр 5 запирается соответственно логическая "1" или "0", причем логическая "1", записанная в исходном состоянии в первый разряд сдвигового регистра 5, сдвинется во второй разряд. С появлением третьего сигнала кода логическая "1" сдвинется на Д-вход триггера 6 и по спадающему фронту четвертого сигнала кода триггер 6 сработает, в результате чего с прямого выхода триггера 6 стробируются элементы И-НЕ 7 и информация со сдвигового регистра 5 поступит на дешифратор 8 в обратном коде, а с инверсного выхода триггера 6 заблокируется элемент И 4. Дешифратор 6 преобразует тетраду двоичного кода в цифру десятичного и в случае совпадения с закодированным разрядом, на кодирующем устройстве 9 сигнал высокого уровня через элемент И 10.1 запишется в D-триггер 11.1 узла последовательной памяти 10, а также через элемент ИЛИ 3 произойдет включение исходного состояния триггер 6 и сдвигового регистра 5. После этого заблокируется дешифратор 8 и восстановится рабочий режим сдвигового регистра 5 и триггера 6. When a high-level signal appears at points "0" or "1" from the output of the exclusive-OR element 1.1, the first pulse shaper 2 starts and the countdown of the set pause time resistors R 3 starts between a set of alternating characters from the output of the first pulse shaper by a low-level signal the mode of the serial memory node 11, trigger 6 and the shift register 5, after which the logical "1" or "0" is locked, respectively, along the falling edge of the signal from the points "0" or "1" into the shift register 5 "1", recorded in the initial state in the first bit of the shift register 5, is shifted to the second bit. With the advent of the third code signal, the logical “1” will shift to the D-input of trigger 6 and trigger 6 will be triggered along the falling edge of the fourth code signal, as a result of which the AND-NOT 7 elements are gated from the direct output of trigger 6 and the information from shift register 5 will go to the decoder 8 in the reverse code, and the And element 4 is blocked from the inverted output of trigger 6. The decoder 6 converts the tetrad of the binary code into a decimal digit and, if it matches the encoded bit, on the encoder 9 a high-level signal through the And element 10.1 s is written in the D-flip-flop 11.1 sequential memory unit 10, and also through the OR gate 3 will switch the initial state of flip-flop 6 and the shift register 5. After this lock decoder 8 and recover the operating mode of the shift register 5 and latch 6.

С прямого выхода D-триггера 11.1 сигнал высокого уровня поступит на D-вход D-триггера 11.2, на вход элемента И 10.2 и на вход переключателя емкости кода 12. Таким образом узел последовательной памяти 10 будет готов к записи второго разряда кода. From the direct output of the D-flip-flop 11.1, a high level signal will go to the D-input of the D-flip-flop 11.2, to the input of the And element 10.2 and to the input of the code capacity switch 12. Thus, the serial memory node 10 will be ready to record the second bit of the code.

В случае не совпадения дешифрирующей тетрады с закодированным разрядом кода, приведение в исходное состояние триггера 6 и разблокирование элемент И 4 станет возможным лишь с выхода первого формирователя импульсов 2, что исключает применение генератора случайных чисел при дешифрировании замка. При правильно набранном коде сигнал высокого уровня с узла последовательной памяти 10 через переключатель емкости кода 12 запустит второй формирователь импульсов 13, с выхода которого через элемент И 14 сформируется сигнал "код" установленной длительности, который поступит на схему исполнительного механизма. If the decrypting notebook does not coincide with the encoded code bit, resetting the trigger 6 and unlocking the And 4 element will become possible only from the output of the first pulse shaper 2, which excludes the use of a random number generator when decrypting the lock. When the code is correctly dialed, a high-level signal from the serial memory node 10 through the code capacity switch 12 will start the second pulse shaper 13, from the output of which a signal “code” of the set duration will be generated through the And 14 element, which will go to the actuator circuit.

Схема приоритета работает следующим образом. После набора первого знака кода с выхода схемы набора нулей или единиц сигнал высокого уровня через элементы "исключающее ИЛИ" 16 и 17 через элемент И 18 произойдет включение триггера 19, с прямого выхода которого сигнал высокого уровня откроет элемент И 20 либо 21 и сигнал с выхода схемы набора нулей либо единиц поступит в точку "0" или "1" схемы электроннокодового замка. При этом сигналом с прямого выхода триггера 19 готовится к работе элемент И 22. С инверсного выхода триггера 19 включается цепь сигнализации готовности схемы к работе. The priority scheme works as follows. After dialing the first character of the code from the output of the set of zeros or ones, the high-level signal through the exclusive OR elements 16 and 17 through the And 18 element will trigger 19, from the direct output of which a high-level signal will open the And 20 or 21 element and the output signal a set of zeros or ones will go to point "0" or "1" of the electronic code lock circuit. When this signal from the direct output of the trigger 19 is prepared to work, the element And 22. With the inverse output of the trigger 19, the signaling circuit ready circuit to work.

Сигнал высокого уровня из точек "0" или "1" включит первый формирователь импульсов 2, с выхода которого на шину "П" передается сигнал низкого уровня, который заблокирует элементы И 18 18 n, после чего дальнейший набор кода станет возможным только с выбранной двери. Сигнал "П" низкого уровня через узел исходного состояния 23 произведет включение триггера узла исходного состояния 23, который приведет в исходное состояние триггеры 19.19 n с выхода элемента И узла исходного состояния 23, после появления на шине "П" сигнала высокого уровня формирователя импульсов 2. A high-level signal from points "0" or "1" will turn on the first pulse shaper 2, from the output of which a low-level signal is transmitted to the "P" bus, which will block AND 18 18 n elements, after which further code dialing will be possible only from the selected door . The low-level signal "P" through the node of the initial state 23 will turn on the trigger of the node of the initial state 23, which will reset the flip-flops 19.19 n from the output of the element And of the node of the initial state 23, after the appearance of a high level signal conditioner 2 on the bus "P".

Сигнал "Код" при правильно набранном коде поступает на шину "код" и через элемент И 22.22 n (в зависимости от количества охраняемых дверей) на исполнительный механизм "М". The signal "Code" with a correctly dialed code enters the bus "code" and through the element And 22.22 n (depending on the number of protected doors) to the actuator "M".

При правильно набранном коде счетчик 24 запишет попытку и на второй или четвертой попытке набора кода включится цепь сигнала Тр (тревога). With a correctly dialed code, counter 24 will record the attempt, and on the second or fourth attempt to enter the code, the signal chain Tr (alarm) will turn on.

При использовании замка на одной двери схема набора нулей и единиц подключается в точках "0" и "1" схемы электронного двоичнокодового замка (фиг. 1), а счетчик 24 к шине "П". Тогда необходимость в схемах приоритет и узла исходного состояния отпадает, а сигнал "код" подключается на исполнительный механизм замка. When using the lock on one door, the circuit of a set of zeros and ones is connected at points "0" and "1" of the electronic binary code lock circuit (Fig. 1), and the counter 24 is connected to the "P" bus. Then the need for priority schemes and the node of the initial state disappears, and the signal "code" is connected to the actuator of the lock.

Ручка декодер электронного двоично кодового замка (см. фиг. 3 и 4) состоит из корпуса 1 со сквозным вырезом 2, в полости которого расположены кнопки 3 и 4 наборного поля. Корпус ручки 1 жестко закреплен на трубчатом стержне 5, установленном с возможностью поворота в дверной плите 6. В полости стержня размещены провода 7, которые коммутируют кнопку 3 со схемой набора "0", а кнопку 4 со схемой набора "1". Сквозной вырез 2 в корпусе ручки 1 закрыт декоративными накладками 8. The handle of the decoder of the electronic binary code lock (see Figs. 3 and 4) consists of a housing 1 with a through cut-out 2, in the cavity of which there are buttons 3 and 4 of the dialed field. The handle housing 1 is rigidly fixed to a tubular rod 5 that can be rotated in the door plate 6. In the cavity of the rod there are wires 7 that switch button 3 with the dialing circuit "0", and button 4 with the dialing circuit "1". The through cutout 2 in the handle housing 1 is closed with decorative pads 8.

При правильно набранной комбинации знаков нажатием кнопок 3 и 4 кодирующее устройство вырабатывает сигнал "Код", который является сигналом для разблокирования механизма замка. Для срабатывания механизма замка необходимо повернуть корпус ручки 1 вокруг оси трубчатого стержня 5. With a correctly selected combination of characters by pressing buttons 3 and 4, the encoder generates a “Code” signal, which is a signal to unlock the lock mechanism. To activate the lock mechanism, it is necessary to turn the handle housing 1 around the axis of the tubular rod 5.

Использование устройства по сравнению с известными позволяет расширить область применения за счет возможности устанавливать секретность замка практически в неограниченном диапазоне, а также высокой надежности защиты от декодирования замка подбором кода, либо с помощью подключения технических устройств. Using the device in comparison with the known ones allows you to expand the scope due to the ability to set the security of the lock in an almost unlimited range, as well as high reliability of protection against decoding the lock by code selection, or by connecting technical devices.

Применение двоичнокодового замка со схемами приоритета позволяет контролировать группу входных дверей одного объекта, что существенно экономит элементы электроники при его изготовлении, а также обеспечивает строго поочередное (приоритетное) использование входных дверей. The use of a binary code lock with priority schemes allows you to control the group of entrance doors of one object, which significantly saves the elements of electronics in its manufacture, and also ensures strictly alternate (priority) use of entrance doors.

Размещение кнопок набора кода на стороне ручки-декодера, обращенной к дверной плите, способствует повышению сохранности кода. Конструкция ручки-декодера позволяет использовать замок на дверях как лево, так и правостороннего исполнения. The placement of the code dialing buttons on the side of the decoder handle facing the door plate contributes to the security of the code. The design of the handle-decoder allows you to use the lock on the doors, both left and right-handed.

Использование изобретения расширяет область применения, повышает удобство пользования и секретности устройства. The use of the invention extends the scope, increases the usability and privacy of the device.

Claims

1. An electronic binary code lock containing a set of zeros, a set of units, a shift register, a trigger, AND, OR elements, an encoding device, an actuator, characterized in that the elements are EXCLUSIVELY OR added, pulse shapers, AND elements NOT, a decoder, a serial memory node, a code capacity switch, and the output of the zero set circuit is connected to the second input of the first and first input of the second EXCLUSIVE OR element, the second input of which is connected to the output of the single set circuit c, and the information input of the first category of the shift register is connected to the output of the first EXCLUSIVE OR element, the synchronization input of the first category of the shift register is connected to the synchronization inputs of the second, third and fourth bits of the shift register and trigger and the output of the first element And, the first input of which is connected to the output of the second an EXCLUSIVE OR element and the input of the first pulse shaper, and the second input of the first AND element is connected to the inverse output of the trigger, the direct output of which is connected to the second input of of each of the four elements AND NOT, while the first input of the first AND element is NOT connected to the output of the first bit and the information input of the second bit of the shift register, the output of which is connected to the first input of the second element AND NOT and the information input of the third bit of the shift register, the output of which is connected to the first input of the third element AND NOT and the information input of the fourth bit of the shift register, the first input of the fourth element AND is NOT connected to the output of the fourth bit of the shift register and the information input m of the trigger, and the output of each AND element is NOT connected to the inputs of the decoder, the outputs of which are connected to the input contacts of the encoder, the output contacts of which are connected to the synchronization input of the serial memory node, the first output of which is connected to the inputs of the OR element, and the second output with input contacts of the switch code capacity, the output contact of which is connected to the input of the second pulse shaper, the output of which is connected to the actuator, and the R-input of the serial memory node is connected to the input ohm of the first pulse shaper and the first input of the OR element, the output of which is connected to the S-input of the first bit of the shift register and the R-input of the second, third and fourth bits of the shift register and trigger.

2. The lock according to claim 1, characterized in that the serial memory node is made up of n bits, each of which includes an And element and a D-trigger, the synchronization input of the serial memory node being the second input of the And elements, the outputs of which are the first output of the node serial memory, the second output of which is the outputs of D-flip-flops, each of n-1 of which is connected to the first input of the And element and the information input of the D-trigger of the subsequent discharge, and the R-input of the serial memory node is interconnected R-in moves of D-flip-flops of all n-bits, which are connected to the information input of the D-flip-flop and the first input of the And element of the first bit.

3. The lock according to claim 1, characterized in that it is further provided with a priority circuit including an EXCLUSIVE OR element, four AND elements, a trigger and an initial state node, wherein the first input of the EXCLUSIVE OR element is connected to the output of the zero set circuit and to the first input of the second AND element, and the second input of the EXCLUSIVE OR element is connected to the output of the unit set circuit and to the second input of the third AND element, and the output of the EXCLUSIVE OR element is connected to the second input of the first AND element, the output of which is connected to the S-input of the trigger, the direct output to which is connected to the second input of the second, the first input of the third and second input of the fourth AND element, the first input of which is connected to the "Code" signal bus, and the output of the second And element is connected to the "0" signal bus, the output of the third And element is connected to the signal bus " 1 ", the output of the fourth element And is connected to the input of the actuator, and the R-input of the trigger is connected to the output of the node of the initial state, the input of which is connected to the signal bus" P ".

4. The lock according to claim 1, characterized in that it is equipped with a handle rigidly mounted on a tubular rod mounted in the door plate with the possibility of rotation for interaction with the lock mechanism, and the buttons of the padlock of the lock are located on the side of the handle facing the door plate and are connected with the dialing scheme "0" and "1" by means of wires placed in the cavity of the rod.