RU2040800C1 - Устройство контроля характеристик нелинейности электронных устройств - Google Patents

Abstract

Использование: изобретение относится к измерительной технике и предназначено для контроля нелинейности различных блоков и звеньев, для использования преимущественно на инфранизких частотах. Сущность изобретения: устройство содержит образцовый генератор 1, исследуемый блок 2, фазовращатель 3, формирователь 4, блоки 5, 6 выборки хранения, блок 7 деления и блок 8 индикации. Формирователь содержит компараторы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И НЕ, элемент НЕ, время импульсный преобразователь, пиковый детектор и блок сравнения. 2 з.п. ф-лы, 3 ил.

Description

Изобретение относится к измерительной технике и предназначено для контроля нелинейности различных блоков и звеньев, для преимущественного использования на инфранизких частотах, когда требуется высокая точность измерений при относительно высоком быстродействии.

Функциональная схема устройства представлена на фиг. 1; на фиг. 2 блок-схема формирователя; на фиг. 3 временные диаграммы работы устройства.

Устройство (фиг. 1) содержит образцовый генератор 1, исследуемый блок 2, фазовращатель 3, формирователь 4, блоки 5 и 6 выборки-хранения, блок 7 деления, блок 8 индикации.

В состав формирователя 4 входят первый и второй компараторы 9 и 10, элемент 11 ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент 12 И-НЕ, элемент 13 НЕ, время-амплитудный преобразователь 14, пиковый детектор 15, блок 16 сравнения.

Блок 8 индикации состоит из блока 17 усреднения, блока 18 сравнения.

Устройство работает следующим образом.

С выхода образцового генератора 1 на вход исследуемого блока 2 поступает синусоидальный сигнал напряжения U_o(t)A_o sin ω t, где А_о амплитуда его, который поступает также и на вход фазовращателя 3, который может изменять фазу выходного напряжения относительно фазы входного сигнала, при этом на меняя значения амплитуды. Следовательно, на выходе фазовращателя 3 получают напряжение
U₃(t) A_osin(ω t + F_oi), где F_o сдвиг фаз между исследуемыми сигналами той же амплитуды, значение которой не изменяется при изменениях фазовых сдвигов F_oi. На выходе исследуемого блока получают выходное напряжение U₂(t).

Таким образом, на информационный вход первого блока 5 выборки-хранения поступает исследуемый сигнал напряжения U₂(t), а на информационный вход второго блока 6 выборки-хранения поступает образцовый синусоидальный сигнал напряжения U₃(t). Эти сигналы имеют между собой фазовый сдвиг F_o (фиг. 3,а), причем для идеального (линейного) исследуемого блока 2 отношение амплитуды напряжения U₂(t) к амплитуде напряжения U₃(t) равна К_а.

Режим работы блоков 5 и 6 устанавливается с помощью управляющих логических сигналов, которые получают на выходе формирователя 4, который можно построить различными путями. К примеру, формирователь 4 (фиг. 2) работает следующим образом. Сигнал U₂(t) поступает на компаратор 9, а сигнал U₃(t) на компаратор 10, которые являются однопороговыми компараторами, на выходе компараторов 9 и 10 будут значения логической "1" в соответствии с полярностью поступающих на них сигналов (фиг. 3,б,в), импульсы напряжений U₉, U₁₀.

Импульс логической "1" с компаратора 9 поступает на первый вход элемента И-НЕ 12. Импульсы логической "1" с выходов компараторов 9 и 10 поступают на первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, который формирует напряжение U₁₁ импульсы логической "1" в те интервалы времени, когда значения напряжений U₉ и U₁₀ не совпадают (фиг. 3,г). Эти импульсы U11 поступают на второй вход элемента И-НЕ 12 и на вход элемента НЕ 13. Элемент И-НЕ 12 формирует на своем выходе напряжение U₁₂ импульсы логического "0" при совпадении значений логической "1" импульсов напряжений U₉ и U₁₁ (фиг. 3,д). Логический элемент НЕ 13 инвертирует импульсы U₁₁ (фиг. 3,е) и формирует напряжение U₁₃. Как видно из анализа временных диаграмм, длительность этих импульсов U₁₃ и положение их на временной оси соответствуют временному интервалу b_j (фиг. 3, а).

Импульсы логической "1" напряжение U₉ (фиг. 3,б) поступают на второй вход блока 16 сравнения и закрывают его на время длительности этого импульса, на выходе блока сравнения 16 поддерживается значение логического "0" напряжение U₁₆ (фиг. 3,ж).

Импульсы напряжения U₁₃ поступают на время-амплитудный преобразователь 14, который формирует линейно нарастающее напряжение U₁₄ (фиг. 3,з), в течение длительности импульса U₁₃, т.е. пропорционально длительности временного интервала b_j.

Сигналы пилообразного напряжения U₁₄ с выхода время-амплитудного преобразователя 14 поступают на информационный вход пикового детектора 15 и на третий вход блока 16 сравнения, на первый вход которого поступает напряжение U₁₅ с выхода пикового детектора 15. Коэффициент передачи пикового детектора 15 устанавливают равным К 0,5, и по окончании поступающего на его вход пилообразного напряжения U₁₄ на его выходе устанавливается постоянное напряжение U_15max, величина которого равна половине максимального значения пилообразного напряжения U₁₄ (фиг. 3,и), но в середине интервала b_j в точке t_o значение напряжения U₁₄ будет равно половине его максимального значения, т. е.

U_15max U_14max/2.

По окончании действия стробирующего импульса U₉ блок 16 сравнения "открывается" и в момент времени t_o, когда постоянное напряжение U_15max и линейно нарастающее U₁₄ становятся равными (фиг. 3,и), блок 16 сравнения срабатывает, и на его выходе появляется уровень логической "1", являющийся сигналом "Хранение" для блоков 5 и 6 выборки-хранения, а также сигналом "Измерение" для выходного каскада первого блока 5 выборки-хранения, выходное напряжение U₅ которого является сигналом-делимым для блока деления 7 (фиг. 3,ж).

Следующий стробирующий импульс U₉, поступающий на второй вход блока 16 сравнения, закрывает его снова, и на его выходе устанавливается логический "0", являющийся сигналом "Выборка" для блоков 5 и 6 выборки-хранения, а также сигналом, "запирающим" выходной каскад блока 5 выборки-хранения. Одновременно импульс U₁₂ возвращает пиковый детектор 15 в исходное состояние.

Выходной каскад в режиме управляемого аналогового ключа используется только для того, чтобы в режиме "Выборка" на выходе блока 7 деления напряжение было равно 0. Это сделано для аналогового варианта блока 8 индикации. Если использовать цифровой блок индикации, то выходной управляемый каскад в блоке 5 выборки-хранения не нужен.

Сигналы U₂(t) и U₃(t) поступают на соответствующие информационные входы блоков 5 и 6, которые повторяют эти сигналы в режиме "Выборка" и запоминают напряжение в режиме "Хранение", когда на их управляющие входы поступает сигнал "Хранение" с выхода блока 16 сравнения. Этот сигнал "открывает" первый блок выборки-хранения 5, и на блок 7 деления в этот период времени поступают напряжения U₅ и U₆, поэтому на выходе блока деления 7 появляется сигнал U₇ (фиг. 3, к), равный частному от деления напряжений U₅ и U₆ (или равный напряжению, пропорциональному этому частному), соответствующих мгновенным значениям сигналов U₂(t), U₃(t) в момент времени t_o.

Следовательно, для каждого фазового сдвига F_o в моменты времени t_o, соответствующие середине выбранных интервалов, определяют модули отношений значений амплитуд (K_a + K_i). Этим величинам модулей отношений мгновенных значений сигналов соответствуют напряжения U₇ (фиг. 3,к), которые поступают на вход блока 8 индикации и на вход блока 17 усреднения. Напряжение U₁₇ на выходе этого блока соответствует усредненному значению К_с текущих значений (K_a + K_i). Напряжение U₁₇ поступает на второй вход блока 18 сравнения и является пороговым напряжением для этого блока. При поступлении на первый вход блока сравнения 18 напряжений U₇, соответствующих текущим значениям (K_a + K_i), на выходе блока 18 сравнения получают напряжение U₁₈, которое соответствует разности /(K_a + +K_i) K_c/=K_i и равно "0", если напряжение U₇ близко или равно напряжению U₁₇,т.е. I K_m I < I K_o I} равно "1", если U₇ < U₁₇, т.е. K_m < I K_o I; или равно "-1", если U₇ > U₁₇, т.е. K_m > IK_o I} где К_о допустимая величина отклонения значений модулей отношений.

Таким образом, если исследуемый блок 2 является линейным, то на выходе устройства получают выходное напряжение логического "0", а если исследуемый блок 2 имеет нелинейность, то на выходе устройства будут появляться импульсы логической "1" или логической "-1". Чувствительность блока 18 сравнения можно регулировать, устанавливая допустимую величину нелинейности исследуемого блока 2.

Claims (3)

1. УСТРОЙСТВО КОНТРОЛЯ ХАРАКТЕРИСТИК НЕЛИНЕЙНОСТИ ЭЛЕКТРОННЫХ УСТРОЙСТВ, содержащее последовательно соединенные генератор и исследуемый блок, регулируемый фазовращатель, вход которого подключен к выходу генератора, блок деления и блок индикации, выход которого является выходом устройства, отличающееся тем, что в него дополнительно введены формирователь и два блока выборки-хранения, управляющие входы которых подключены к выходу формирователя, первый и второй входы которого подключены к ниформационным входам первого и второго блока выборки-хранения соответственно, выход исследуемого блока через первый блок выборки-хранения подключен к первому входу блока деления, выход управляемого фазовращателя через второй блок выборки-хранения подключен к второму входу блока деления, выход которого соединен с входом блока индикации.

2. Устройство по п. 1, отличающееся тем, что формирователь выполнен в виде первого компараторов, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элементов И-НЕ и НЕ и последовательно соединенных время-амплитудного преобразователя, пикового детектора и блока сравнения, выход которого соединен с выходом формирователя, причем входы первого и второго компараторов соединены с первым и вторым входами формирователя импульсов соответственно, выход первого компаратора подключен к второму входу блока сравнения, к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и И-НЕ, выход второго компаратора подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход последнего подключен к второму входу элемента И-НЕ и входу элемента НЕ, выход элемента И-НЕ соединен с управляющим входом пикового детектора, выход элемента НЕ с входом время-амплитудного преобразователя, выход которого подключен к третьему входу блока сравнения.

3. Устройство по п.1, отличающееся тем, что блок индикации выполнен в виде блока усреднения и блока сравнения, выход которого соединен с выходом блока индикации, вход блока индикации соединен с входом блока усреднения и первым входом блока сравнения, второй вход которого подключен к выходу блока усреднения.

Images