RU2038630C1 - Multivariant identifier - Google Patents

Multivariant identifier Download PDF

Info

Publication number
RU2038630C1
RU2038630C1 SU4950659A RU2038630C1 RU 2038630 C1 RU2038630 C1 RU 2038630C1 SU 4950659 A SU4950659 A SU 4950659A RU 2038630 C1 RU2038630 C1 RU 2038630C1
Authority
RU
Russia
Prior art keywords
inputs
blocks
block
outputs
input
Prior art date
Application number
Other languages
Russian (ru)
Inventor
В.П. Авдеев
В.И. Салыга
С.К. Коровин
Л.П. Мышляев
А.Е. Кошелев
Е.И. Львова
Original Assignee
Сибирский металлургический институт им.Серго Орджоникидзе
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сибирский металлургический институт им.Серго Орджоникидзе filed Critical Сибирский металлургический институт им.Серго Орджоникидзе
Priority to SU4950659 priority Critical patent/RU2038630C1/en
Application granted granted Critical
Publication of RU2038630C1 publication Critical patent/RU2038630C1/en

Links

Images

Landscapes

  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)

Abstract

FIELD: automatic control technique, namely automatic control systems for objects with variable parameters. SUBSTANCE: apparatus has three sensors, three amplitude-pulse modulators, three subtraction units, three setters, a unit for calculating first variant corrections, two adders, eight memory units, two units for calculating second variant corrections, two scaling units. EFFECT: enhanced quality of correction factors, being adapted. 1 cl, 6 dwg

Description

Изобретение относится к технике автоматического управления и регулирования и может быть использовано в системах автоматического управления объектами с переменными параметрами. The invention relates to techniques for automatic control and regulation and can be used in automatic control systems for objects with variable parameters.

Цель изобретения повышение качества адаптируемых коэффициентов за счет выполнения требований на гладкость значений коэффициентов. Поставленная цель достигается тем, что в устройство для адаптивной идентификации объекта, содержащее объект управления, три задатчика, последовательно включенные первый амплитудно-импульсный модулятор, второй блок вычитания и третий блок памяти, последовательно включенные второй амплитудно-импульсный модулятор, третий блок вычитания и четвертый блок памяти, последовательно включенные третий амплитудно-импульсный модулятор и четвертый блок вычитания, первый и второй сумматоры, первый и второй блок памяти, пятый и шестой сумматоры, пятый, шестой и седьмой блоки памяти, блок расчета корректировок первого варианта, включающий первый блок вычитания и блок расчета корректировок второго варианта, причем блоки расчета корректировок первого и второго вариантов включают соответственно первый и четвертый функциональные блоки, каждый из которых состоит из двух квадраторов, третьего сумматора и четвертого задатчика, второй и пятый функциональные блоки, каждый из которых состоит из двух блоков умножения и четвертого сумматора, третий и шестой функциональные блоки, каждый из которых состоит из последовательно включенных второго блока уменьшения, первого блока деления, первого ограничителя и первого масштабирующего блока, последовательно включенных четвертого блока умножения, второго блока деления, второго ограничителя и второго масштабирующего блока, вторые входы второго, третьего и четвертог блоков вычитания подключены к выходам соответственно первого, второго и третьего задатчиков, а выходы к первому, второму и третьему входам блока расчета корректировок первого варианта, первый и второй выходы которого подключены к вторым входам соответственно первого и второго сумматоров, выход первого сумматора соединен с четвертым входом блока расчета корректировок первого варианта, выход второго сумматора соединен с пятым входом блока расчета корректировок первого варианта, входы первого и второго блоков памяти подключены к выходам соответственно первого и второго сумматоров, а выходы к первым входам соответственно первого и второго сумматоров, выходы третьего и четвертого блоков памяти соединены соответственно с первым и вторым входами блока расчета корректировок второго варианта, выходы пятого и шестого сумматоров подключены соответственно к первому и второму выходам устройства, первый вход блока расчета корректировок первого варианта соединен с первыми входами первого, второго и третьего функциональных блоков, второй вход с вторыми входами первого, второго и третьего функциональных блоков, третий вход с вторым входом первого блока вычитания, выход которого подключен к третьему входу третьего функционального блока, четвертый и пятый входы блока расчета корректировок первого варианта подключены соответственно к третьему и четвертому входам второго функционального блока, первый вход первого блока вычитания соединен с выходом второго функционального блока, четвертый вход третьего функционального блока соединен с вторым выходом первого функционального блока, первый и второй выходы третьего функционального блока являются соответственно первым и вторым выходами блока расчета корректировок первого варианта, первый вход блока расчета корректировок второго варианта соединен с первыми входами четвертого, пятого и шестого функциональных блоков, второй вход с вторыми входами четвертого, пятого и шестого функциональных блоков, четвертый вход шестого функционального блока соединен с вторым выходом четвертого функционального блока, первый и второй входы первого и четвертого функциональных блоков через первый и второй квадраторы соединены соответственно с первым и вторым входами третьего сумматора, первый и второй входы второго и пятого функциональных блоков подключены к первым входам соответственно первого и третьего блоков умножения, выходы которых соединены соответственно с первым и вторым входами четвертого сумматра, выход которого является выходом второго и пятого функциональных блоков, вторые входы первого и третьего блоков умножения являются соответственно третьим и четвертым входами второго и пятого функциональных блоков, первый и второй входы третьего и шестого функциональных блоков подключены к первым входам соответственно второго и четвертого блоков умножения, вторые входы которых соединены с третьим входом третьего и шестого функциональных блоков, четвертый вход третьего и шестого функциональных блоков соединен с вторыми входами первого и третьего блоков деления, выходы первого и второго масштабирующих блоков являютсясоединен с вторыми входами первого и третьего блоков деления, выходы первого и второго масштабирующих блоков являются соответственно первым и вторым выходами третьего и шестого функциональных блоков, введены три датчика, восьмой, девятый, десятый, одиннадцатый и двенадцатый блоки памяти, третий и четвертый масштабирующие блоки, в блок расчета корректировок второго варианта пятый, шестой, седьмой и восьмой блоки вычитания, в первый и четвертый функциональные блоки пятый блок умножения, седьмой сумматор и пятый задатчик, входы девятого и десятого блоков памяти соединены с выходми соответственно первого и второго блоков памяти, а выходы соответственно с третьим и четвертым входами блока расчета корректировок второго варианта, первый и второй выходы которого подключены к первым входам соответственно пятого и шестого сумматоров, вторые входы пятого и шестого сумматоров соединены с выходами соответственно одиннадцатого и двенадцатого блоков памяти, входы которых подключены к выходам соответственно первого и второго сумматоров, выходы одиннадцатого и двенадцатого блоков памяти являются соответственно третьим и четвертым выходами идентификатора, выходы пятого и шестого сумматоров подключены к входам соответственно шестого и седьмого блоков памяти, входы пятого и восьмого блоков памяти соединены с выходами соответственно шестого и седьмого блоков памяти, а выходы соответственно с седьмым и восьмым входами блока расчета корректировок второго варианта, входы третьего и четвертого масштабирующих блоков подключены к выходам соответственно шестого и седьмого блоков памяти, а выходы соответственно к пятому и шестому входам блока расчета корректировок второго варианта, в котором третий, пятый и седьмой входы являются соответственно первым, вторым и третьим входами седьмого блока вычитания, выход которого подключен к третьему входу пятого функционального блока, четвертый, шестой и восьмой входы блока расчета корректировок второго варианта соединены соответственно с первым, вторым и третьим входами восьмого блока вычитания, выход которого подключен к четвертому входу пятого функционального блока, первые входы пятого и шестого блоков вычитания в блоке расчета корректировок второго варианта соединены соответственно с первым и вторым выходами шестого функционального блока, третий вход которого подключен к выходу пятого функционального блока, вторые входы пятого и шестого блоков вычитания соединены с выходами соответственно седьмого и восьмого блоков вычитания, а выходы пятого и шестого блоков вычитания являются соответственно первым и вторым выходами блока расчета корректировок второго варианта, пятый вход шестого функционального блока соединен с первым выходом четвертого функционального блока, пятый вход третьего функционального блока соединен с первым выходом первого функционального блока, в первом и четвертом функциональных блоках первый вход пятого блока умножения соединен с выходом третьего сумматора, второй вход пятого блока умножения с выходом четвертого задатчика, а выход с первым входом седьмого сумматора, второй вход которого подключен к выходу пятого задатчика, а выход является вторым выходом первого и четвертого функциональных блоков, первый выход которых соединен с выходом четвертого задатчика, пятый вход третьего и шестого функциональных блоков подключены к вторым входам первого и второго масштабирующих блоков, первый и второй входы объекта управления подключены к входам соответственно первого и второго датчиков, а выход к входу третьего датчика, выходы первого, второго и третьего датчиков соединены с входами соответственно первого, второго и третьего амплитудно-импульсных модуляторов. The purpose of the invention is to improve the quality of adaptable coefficients by fulfilling the requirements for the smoothness of coefficient values. This goal is achieved by the fact that in the device for adaptive identification of an object containing a control object, three setters, a first pulse-amplitude modulator, a second subtraction unit and a third memory block, a second pulse-amplitude modulator, a third subtraction block and a fourth block memory, sequentially included the third pulse-amplitude modulator and the fourth subtraction unit, the first and second adders, the first and second memory unit, the fifth and sixth adders, fifth the fifth, sixth and seventh memory blocks, the correction calculation unit of the first embodiment, including the first subtraction unit and the correction calculation calculation unit of the second embodiment, the calculation calculation blocks of the first and second options include the first and fourth functional blocks, each of which consists of two quadrants, the third the adder and the fourth master, the second and fifth functional blocks, each of which consists of two multiplication blocks and the fourth adder, the third and sixth functional blocks, each of which the second consists of a second reduction unit, a first division unit, a first limiter and a first scaling unit, a fourth multiplication unit, a second division unit, a second limiter and a second scaling unit connected in series, the second inputs of the second, third and fourth subtraction units are connected to the outputs, respectively the first, second and third adjusters, and the outputs to the first, second and third inputs of the block for calculating the corrections of the first option, the first and second outputs of which connected to the second inputs of the first and second adders respectively, the output of the first adder is connected to the fourth input of the correction unit of the first option, the output of the second adder is connected to the fifth input of the correction unit of the first option, the inputs of the first and second memory blocks are connected to the outputs of the first and second adders and the outputs to the first inputs of the first and second adders, respectively, the outputs of the third and fourth memory blocks are connected respectively to the first and second inputs of the block the calculation of the corrections of the second variant, the outputs of the fifth and sixth adders are connected respectively to the first and second outputs of the device, the first input of the block for calculating the corrections of the first variant is connected to the first inputs of the first, second and third functional blocks, the second input with the second inputs of the first, second and third functional blocks , the third input with the second input of the first subtraction block, the output of which is connected to the third input of the third functional block, the fourth and fifth inputs of the block for calculating corrections of the first variant are connected respectively to the third and fourth inputs of the second functional block, the first input of the first subtraction block is connected to the output of the second functional block, the fourth input of the third functional block is connected to the second output of the first functional block, the first and second outputs of the third functional block are respectively the first and second the outputs of the block for calculating the corrections of the first option, the first input of the block for calculating the corrections of the second option is connected to the first inputs of the fourth o, of the fifth and sixth functional blocks, the second input with second inputs of the fourth, fifth and sixth functional blocks, the fourth input of the sixth functional block is connected to the second output of the fourth functional block, the first and second inputs of the first and fourth functional blocks are connected respectively with the first and second inputs of the third adder, the first and second inputs of the second and fifth functional blocks are connected to the first inputs of the first and third multiplication blocks, the outputs of which are connected respectively with the first and second inputs of the fourth adder, the output of which is the output of the second and fifth functional blocks, the second inputs of the first and third multiplication blocks are the third and fourth inputs of the second and fifth functional blocks, the first and second inputs of the third and sixth functional blocks connected to the first inputs of the second and fourth multiplication blocks, respectively, the second inputs of which are connected to the third input of the third and sixth functional blocks, even the fourth input of the third and sixth functional blocks is connected to the second inputs of the first and third division blocks, the outputs of the first and second scaling blocks are connected to the second inputs of the first and third division blocks, the outputs of the first and second scaling blocks are the first and second outputs of the third and sixth functional blocks , introduced three sensors, the eighth, ninth, tenth, eleventh and twelfth memory blocks, the third and fourth scaling blocks, in the block for calculating the corrections of the second wa In the fifth, sixth, seventh and eighth blocks of subtraction, in the first and fourth functional blocks are the fifth multiplication block, the seventh adder and the fifth master, the inputs of the ninth and tenth memory blocks are connected to the outputs of the first and second memory blocks, and the outputs, respectively, of the third and fourth the inputs of the correction calculation unit of the second option, the first and second outputs of which are connected to the first inputs of the fifth and sixth adders, respectively, the second inputs of the fifth and sixth adders are connected to the outputs but the eleventh and twelfth memory blocks, the inputs of which are connected to the outputs of the first and second adders respectively, the outputs of the eleventh and twelfth memory blocks are the third and fourth outputs of the identifier respectively, the outputs of the fifth and sixth adders are connected to the inputs of the sixth and seventh memory blocks respectively, the inputs of the fifth and the eighth memory blocks are connected to the outputs of the sixth and seventh memory blocks, respectively, and the outputs, respectively, with the seventh and eighth inputs of the calculation unit are correct to the second option, the inputs of the third and fourth scaling blocks are connected to the outputs of the sixth and seventh memory blocks, respectively, and the outputs, respectively, to the fifth and sixth inputs of the corrections calculation block of the second variant, in which the third, fifth and seventh inputs are respectively the first, second, and third inputs the seventh subtraction block, the output of which is connected to the third input of the fifth functional block, the fourth, sixth and eighth inputs of the correction calculation unit of the second variant are connected respectively to the first, second and third inputs of the eighth subtraction block, the output of which is connected to the fourth input of the fifth functional block, the first inputs of the fifth and sixth subtraction blocks in the correction calculation block of the second variant are connected respectively to the first and second outputs of the sixth functional block, the third input of which is connected to the output of the fifth functional block, the second inputs of the fifth and sixth subtraction blocks are connected to the outputs of the seventh and eighth subtraction blocks, respectively, and the outputs of the fifth and sixth blocks of subtraction they are, respectively, the first and second outputs of the correction calculation unit of the second embodiment, the fifth input of the sixth functional block is connected to the first output of the fourth functional block, the fifth input of the third functional block is connected to the first output of the first functional block, in the first and fourth functional blocks the first input of the fifth multiplication block connected to the output of the third adder, the second input of the fifth multiplication block with the output of the fourth master, and the output with the first input of the seventh adder, the second input which is connected to the output of the fifth master, and the output is the second output of the first and fourth functional blocks, the first output of which is connected to the output of the fourth master, the fifth input of the third and sixth functional blocks are connected to the second inputs of the first and second scaling blocks, the first and second inputs of the control object connected to the inputs of the first and second sensors, respectively, and the output to the input of the third sensor, the outputs of the first, second and third sensors are connected to the inputs of the first, second and third pulse-amplitude modulators.

Введение новых блоков и связей позволяет повысить качество адаптируемых коэффициентов за счет выполнения требований на гладкость значений коэффициентов. Эти блоки и связи известны, однако их совокупность позволяет проявить новое свойство, что приведет к повышению качества идентификации и, следовательно, позволяет сделать вывод о соответствии технического решения критерию "существенные отличия". The introduction of new blocks and relationships makes it possible to improve the quality of adaptable coefficients by fulfilling the requirements for the smoothness of coefficient values. These blocks and relationships are known, but their combination allows you to display a new property, which will lead to an increase in the quality of identification and, therefore, allows us to conclude that the technical solution meets the criterion of "significant differences".

На фиг. 1 приведена схема многовариантного идентификатора и приняты обозначения: V1, V2 первая и вторая входные переменные объекта; Y выходная переменная объекта; ν неконтролируемые возмущения, действующие на объект; k1 I(i), k2 I(i) первый вариант адаптивных коэффициентов на i-м шаге; k1 II(i), k2 II(i) второй вариант адаптируемых коэффициентов на i-м шаге.In FIG. 1 shows a diagram of a multivariate identifier and the following notation: V 1 , V 2 the first and second input variables of the object; Y is the output variable of the object; ν uncontrolled disturbances acting on the object; k 1 I (i), k 2 I (i) the first version of adaptive coefficients at the i-th step; k 1 II (i), k 2 II (i) is the second variant of adaptable coefficients at the i-th step.

На фиг. 2 приведена схема блока расчета корректировок первого варианта; на фиг. 3 схема блока расчета корректировок второго варианта и приняты обозначения: v1, v2 приращения входных переменных относительно среднего уровня; y приращение выходной переменной относительно среднего уровня; Δk1 I(i), Δk2 I(i) первый вариант корректировок адаптируемых коэффициентов на i-м шаге; δk1 II(i), δ k2 II(i) второй вариант корректировок адаптируемых коэффициентов на i-м шаге; k1 I(i-1), k2 I(i-1) первый вариант адаптируемых коэффициентов на (i-1)-м шаге; 2k1 II(i-1), 2k2 II(i-1) второй вариант адаптируемых коэффициентов на (i-1)-м шаге; k1 II(i-2), k2 II(i-2) второй вариант адаптируемых коэффициентов на (i-2)-м шаге.In FIG. 2 shows a diagram of a block for calculating corrections of the first embodiment; in FIG. 3 diagram of the block for calculating the corrections of the second variant and the notation is accepted: v 1 , v 2 increments of input variables relative to the average level; y increment of the output variable relative to the average level; Δk 1 I (i), Δk 2 I (i) the first option of adjustments of adaptable coefficients at the i-th step; δk 1 II (i), δ k 2 II (i) the second variant of adjustments of adaptable coefficients at the i-th step; k 1 I (i-1), k 2 I (i-1) the first version of the adaptable coefficients at the (i-1) th step; 2k 1 II (i-1), 2k 2 II (i-1) the second version of the adaptable coefficients at the (i-1) th step; k 1 II (i-2), k 2 II (i-2) is the second variant of adaptable coefficients at the (i-2) th step.

На фиг. 4 приведена схема первого и четвертого функциональных блоков; на фиг. 5 схема второго и пятого функциональных блоков, на фиг. 6 схема третьего и шестого функциональных блоков. In FIG. 4 shows a diagram of the first and fourth functional blocks; in FIG. 5 is a diagram of the second and fifth functional blocks; FIG. 6 diagram of the third and sixth functional blocks.

Многовариантный идентификатор содержит объект управления 1, первый 2, второй 3 и третий 4 датчики, первый 5, второй 6 и третий 7 амплитудно-импульсные модуляторы, второй 8, третий 9 и четвертый 10 блоки вычитания, первый 11, второй 12 и третий 13 задатчики, блок расчета 14 корректировок первого варианта, первый 15 и второй 16 сумматоры, первый 17, второй 18, девятый 19, десятый 20, одиннадцатый 21, двенадцаты 22, третий 23 и четвертый 24 блоки памяти, блок расчета 25 корректировок второго варианта, пятый 26 и восьмой 27 блоки памятьи, третий 28 и четвертый 29 масштабирующие блоки, шестой 30 и седьмой 31 блоки памяти, пятый 32 и шестой 33 сумматоры, второй 34, первый 35 и третий 36 функциональные блоки, первый 37 блок вычитания, первый 38 и второй 39 квадраторы, третий 40 сумматор, четвертый 41 задатчик, пятый блок 42 умножения, седьмой 43 сумматор, пятый 44 задатчик, первый 45 и третий 46 блоки умножения, четвертый 47 сумматор, второй 48 и четвертый 49 блоки умножения, первый 50 и второй 51 блоки деления, первый 52 и второй 53 ограничители, первый 54 и второй 55 масштабирующие блоки, седьмой 56, восьмой 57, пятый 58 и шестой 59 блоки вычитания, четвертый 60, пятый 61 и шестой 62 функциональные блоки. The multivariate identifier contains the control object 1, first 2, second 3 and third 4 sensors, first 5, second 6 and third 7 pulse-width modulators, second 8, third 9 and fourth 10 subtraction blocks, first 11, second 12 and third 13 adjusters , block for calculating 14 corrections of the first option, first 15 and second 16 adders, first 17, second 18, ninth 19, tenth 20, eleventh 21, twelve 22, third 23 and fourth 24 memory blocks, block for calculating 25 corrections of the second option, fifth 26 and eighth 27 memory blocks, third 28 and fourth 29 are scalable blocks, sixth 30 and seventh 31 memory blocks, fifth 32 and sixth 33 adders, second 34, first 35 and third 36 function blocks, first 37 subtraction blocks, first 38 and second 39 squares, third 40 adder, fourth 41 adjuster, fifth block 42 multiplications, seventh 43 adder, fifth 44 master, first 45 and third 46 multiplier blocks, fourth 47 adder, second 48 and fourth 49 multiplier blocks, first 50 and second 51 division blocks, first 52 and second 53 limiters, first 54 and second 55 scaling blocks, seventh 56, eighth 57, fifth 58 and sixth 59 subtraction blocks, four the 60th, fifth 61st and sixth 62th functional blocks.

Входные переменные V1 и V2 поступают на объект 1, а также на первый 2 и второй 3 датчики, а затем на первый 5 и второй 6 амплитудно-импульсные модуляторы. Выходной сигнал объекта 1 подается на вход третьего датчика 4, а затем на третий амплитудно-импульсный модулятор 7. Амплитудно-импульсные модуляторы осуществляют дискретное преобразование аналоговых входных и выходного сигналов объекта 1, в результате чего на их выходах получают последовательности амплитудно-модулированных импульсов V1(i), V2(i) и Y(i) в i-е моменты времени.The input variables V 1 and V 2 are sent to object 1, as well as to the first 2 and second 3 sensors, and then to the first 5 and second 6 pulse-amplitude modulators. The output signal of object 1 is fed to the input of the third sensor 4, and then to the third amplitude-pulse modulator 7. The amplitude-pulse modulators perform discrete conversion of the analog input and output signals of object 1, as a result of which sequences of amplitude-modulated pulses V 1 are obtained at their outputs (i), V 2 (i) and Y (i) at the i-th time instants.

Выходные импульсы амплитудно-импульсных модуляторов 5, 6 и 7 поступают на первые входы соответственно второго 8, третьего 9 и четвертого 10 блоков вычитания, где из них вычитаются импульсы средних значений V1, V2 и Y, поступающие с выходов соответственно первого 11, второго 12 и третьего 13 задатчиков. На выходах второго 8, третьего 9 и четвертого 10 блоков вычитания получаются импульсы v1, v2 и y об отклонениях переменных от их средних значений. Импульсы с v1, v2 и y подаются на первый, второй и третий входы блока 14 расчета корректировок первого варианта.The output pulses of the amplitude-pulse modulators 5, 6, and 7 are supplied to the first inputs of the second 8, third 9, and fourth 10 blocks of subtraction, respectively, where the pulses of the average values of V 1 , V 2, and Y coming from the outputs of the first 11, second, respectively, are subtracted 12 and third 13 adjusters. At the outputs of the second 8, third 9 and fourth 10 blocks of subtraction, pulses v 1 , v 2 and y are obtained about the deviations of the variables from their average values. Pulses with v 1 , v 2 and y are fed to the first, second and third inputs of block 14 for calculating the corrections of the first option.

В блоке 14 расчета корректировок первого варианта реализуется процедура
Δk I j (i) α1·

Figure 00000001
Figure 00000002
Figure 00000003
Figure 00000004
Figure 00000005
Figure 00000006
(1)
y I j (i)
Figure 00000007
(2) где Δkj I(i) первый вариант корректировки j-го коэффициента на i-м шаге;
α1 α2 показатели, характеризующие соответственно гладкость и точность адаптируемых коэффициентов, выбираемые в процессе наладки идентификатора,
j для данного устройства равна "2", но по аналогии можно сделать устройство и для j > 2.In block 14, the calculation of the corrections of the first option implements the procedure
Δk I j (i) α 1
Figure 00000001
Figure 00000002
Figure 00000003
Figure 00000004
Figure 00000005
Figure 00000006
(1)
y I j (i)
Figure 00000007
(2) where Δk j I (i) is the first option for adjusting the j-th coefficient at the i-th step;
α 1 α 2 indicators characterizing respectively the smoothness and accuracy of the adaptable coefficients, selected in the process of setting up the identifier,
j for this device is "2", but by analogy, you can make a device for j> 2.

Для реализации процедуры (1), (2) импульсы с первого и второго входов поступают соответственно на первый и второй входы первого функционального блока 35 и через первый 38 и второй 39 квадраторы идут на третий сумматор 40, а затем на первый вход пятого блока 42 умножения. На второй вход этого же блока 42 умножения поступает импульс о величине показателя α1 выражения (2) с выхода четвертого задатчика 41. Поступившие в пятый блок 42 умножения импульсы перемножаются и в седьмом сумматоре 43 складываются с импульсом о величине показателя α2, поступившим с выхода пятого задатчика 40. В результате на выходе седьмого сумматора 43 получается импульс о величине знаменателя выражения (2), который идет на второй выход первого функционального блока 35, а на его первый выход импульс о величине показателя α1, с выхода четвертого задатчика 41. Для получения числителя выражения (2) импульсы с первого и второго входов блока 14 расчета корректировок первого вариванта поступают соответственно на первый и второй входы второго функционального блока 34 и третьего функционального блока 36. Во втором функциональном блоке 34 импульс с первого входа об оценке V1(i) умножается в первом блоке 45 умножения на импульс с четвертого входа блока 14 расчета корректировок первого варианта об оценке k1 I(i-1) и подается на четвертый сумматор 47. Аналогично импульс со второго входа об оценке V2(i) умножается в третьем блоке 46 умножения на импульс с пятого входа блока 14 расчета корректировок первого варианта об оценке k2 I(i-1) и подается на четвертый сумматор 47. Полученный выходной импульс второго функционального блока 34 о модельной оценке

Figure 00000008
(i)
Figure 00000009
k I j (i-1)vj(i) (3) вычитается в первом блоке 37 вычитания из импульса об оценке Y(i) с третьего входа блока 14 расчета корректировок первого варианта и поступает на третий вход третьего функционального блока 36, где во втором блоке 48 умножения умножается на импульс о величине V1(i) с первого входа третьего функционального блока 36. В результате получается импульс о числителе выражения (2) для первого адаптируемого коэффициента. Этот импульс делится в первом блоке 50 деления на выходной импульс первого функционального блока 35 и поступает на первый ограничитель 52, где реализуется выражение (1), а затем умножается в первом масштабирующем блоке 54 на показатель α1 с выхода первого функционального блока 35. На выходе третьего функционального блока 36 получается импульс о величине Δk1 I(i), который идет на первый выход блока 14 расчета корректировок первого варианта. Таким же образом с помощью четвертого блока 49 умножителя, второго блока 51 деления, второго ограничителя 53, второго масштабирующего блока 55, входящих в состав третьего функционального блока 36, рассчитывается импульс о величине Δk2 I(i), который идет на второй выход блока 14 расчета корректировок первого варианта.To implement the procedure (1), (2), pulses from the first and second inputs respectively enter the first and second inputs of the first functional block 35 and through the first 38 and second 39, the squares go to the third adder 40, and then to the first input of the fifth multiplication block 42 . The second input of the same multiplication block 42 receives a pulse about the value of the indicator α 1 of expression (2) from the output of the fourth master 41. The pulses received in the fifth block 42 of the multiplication are multiplied and in the seventh adder 43 are added with the pulse about the value of the indicator α 2 received from the output the fifth setter 40. As a result, the output of the seventh adder 43 gives a pulse about the value of the denominator of expression (2), which goes to the second output of the first functional block 35, and the pulse about the value of the index α 1 , from the output of the fourth setter 41. To obtain the numerator of expression (2), pulses from the first and second inputs of the block 14 for calculating the corrections of the first variant are received respectively at the first and second inputs of the second functional block 34 and the third functional block 36. In the second functional block 34, the pulse from the first input is about V 1 (i) is multiplied in the first block 45 of the multiplication by a pulse from the fourth input of block 14 for calculating the corrections of the first option for estimating k 1 I (i-1) and fed to the fourth adder 47. Similarly, the pulse from the second input is about evaluating V 2 (i ) multiplying in a third of the evaluation unit 46 for multiplying a pulse with the fifth input calculation block 14 of the first embodiment adjustments k 2 I (i-1) and supplied to the fourth adder 47. The resultant output pulse of the second functional unit 34 of the model evaluation
Figure 00000008
(i)
Figure 00000009
k I j (i-1) v j (i) (3) is subtracted in the first block 37 of the subtraction from the pulse on the assessment of Y (i) from the third input of the adjustment calculation unit 14 of the first option and is fed to the third input of the third functional block 36, where in the second block 48 of the multiplication is multiplied by a pulse about the value of V 1 (i) from the first input of the third functional block 36. As a result, a pulse is obtained about the numerator of expression (2) for the first adaptable coefficient. This pulse is divided in the first division block 50 by the output pulse of the first functional block 35 and fed to the first limiter 52, where expression (1) is realized, and then multiplied in the first scaling block 54 by the exponent α 1 from the output of the first functional block 35. At the output of the third functional block 36, an impulse is obtained about the value Δk 1 I (i), which goes to the first output of the correction calculation unit 14 of the first embodiment. In the same way, using the fourth block 49 of the multiplier, the second block 51 of division, the second limiter 53, the second scaling block 55, which are part of the third functional block 36, the pulse is calculated on the value Δk 2 I (i), which goes to the second output of block 14 calculating the adjustments of the first option.

Импульс о величине Δk1 I(i) с первого выхода блока 14 расчета корректировок первого варианта суммируется в первом сумматоре 15 с импульсом об оценке k1 I(i-1) с первого блока 17 памяти и в результате получается
k1 I(i) k1 I(i-1) + Δk1 I(i) (4) импульс о значении первого варианта первого коэффициента на i-м шаге. Этот импульс поступает на четвертый вход блока 14 расчета корректировок первого варианта и на вход первого блока 17 памяти, где осуществляется задержка импульса на шаг, равный 1. Аналогично определяется с помощью второго сумматора 16 и второго блока 18 памяти импульс об оценке k2 I(i).
The pulse about the value Δk 1 I (i) from the first output of the block 14 for calculating the corrections of the first option is summed in the first adder 15 with the pulse about the estimate k 1 I (i-1) from the first block 17 of the memory and as a result
k 1 I (i) k 1 I (i-1) + Δk 1 I (i) (4) impulse on the value of the first variant of the first coefficient at the i-th step. This pulse arrives at the fourth input of the correction calculation unit 14 of the first embodiment and at the input of the first memory block 17, where the pulse is delayed by a step equal to 1. Similarly, using the second adder 16 and the second memory block 18, the impulse for estimating k 2 I (i )

Для определения второго варианта адаптируемых коэффициентов импульсы с выходов второго 9 и третьего 9 блоков вычитания, а также с выходов первого 17 и второго 18 блоков памяти задерживаются соответственно в третьем 23 и четвертом 24, девятом 19 и десятом 20 блоках памяти на интервал времени, необходимый для срабатывания схемы получения первого варианта адаптируемых коэффициентов, и подаются на первый, второй, третий и четвертый входы блока 25 расчета корректировок первого варианта. To determine the second variant of adaptable coefficients, pulses from the outputs of the second 9 and third 9 blocks of subtraction, as well as from the outputs of the first 17 and second 18 memory blocks are delayed in the third 23 and fourth 24, ninth 19 and tenth 20 memory blocks, respectively, for the time interval necessary for the operation of the scheme for obtaining the first variant of adaptable coefficients, and are fed to the first, second, third and fourth inputs of block 25 for calculating the corrections of the first variant.

В блоке 25 расчета корректировок второго варианта реализуется процедура
δkj II(i) [2kj II(i-1) kj II(i-2) kj I(i-1)] Δkj II(i), (5)
Δk I j I(i) α1·

Figure 00000010
Figure 00000011
Figure 00000012
Figure 00000013
Figure 00000014
Figure 00000015
(6)
y I j I(i)
Figure 00000016
(7) где δkj II(i) второй вариант корректировок j-го адаптируемого коэффициента на i-м шаге.In block 25, the calculation of the corrections of the second option implements the procedure
δk j II (i) [2k j II (i-1) k j II (i-2) k j I (i-1)] Δk j II (i), (5)
Δk I j I (i) α 1
Figure 00000010
Figure 00000011
Figure 00000012
Figure 00000013
Figure 00000014
Figure 00000015
(6)
y I j I (i)
Figure 00000016
(7) where δk j II (i) is the second version of the corrections of the jth adaptable coefficient at the ith step.

Эта процедура позволяет адаптировать коэффициенты таким образом, чтобы выполнять требования на гладкость изменения самих значений коэффициентов. This procedure allows you to adapt the coefficients in such a way as to fulfill the requirements for the smoothness of the change of the coefficient values themselves.

Для реализации процедуры (5), (6) и (7) в состав блока 25 расчета корректировок второго варианта введены четвертый 60, пятый 61 и шестой 62 функциональные блоки, устройство и работа которых аналогичны устройству и работе первого 35, второго 34 и третьего 36 функциональных блоков и рассмотрены выше. Отличие состоит лишь в том, что на третий вход пятого функционального блока 61 поступает импульс о величине [2k1 II(i-1) k1 II(i-2) k1 I(i-1)] для первого коэффициента, который формируется в седьмом блоке 56 вычитания. Аналогичный импульс для второго коэффициента формируется в восьмом блоке 57 вычитания и подается на четвертый вход пятого функционального блока 61. В результате на выходе пятого функционального блока 61 получается импульс о модельной оценке

Figure 00000017
(i)
Figure 00000018
Figure 00000019
2k I j I(i-1)-k I j I(i-2)-k I j (i-1)
Figure 00000020
vj(i) (8) который поступает на третий вход шестого функционального блока 62. Затем выходной импульс об оценке Δ k1 II(i) для первого коэффициента с первого выхода шестого функционального блока 62 подается на первый вход пятого блока 58 вычитания, на второй вход которого приходит импульс о величине [2k1 II(i-1) k1 II(i-2) k1 I(i-1)] с выхода седьмого блока 56 вычитания. Таким образом, в пятом блоке 58 вычитания реализуется процедура (5) и выходной импульс о втором варианте корректировки первого коэффициента δk1 II(i) поступает на первый вход блока 25 расчета корректировок второго варианта. На второй выход блока 25 расчета корректировок второго варианта приходит импульс о величине δ k2 II(i), который формируется аналогично первому коэффициенту в шестом блоке 59 вычитания.To implement the procedures (5), (6) and (7), the fourth 60, fifth 61 and sixth 62 functional blocks were introduced into the block 25 for calculating the corrections of the second option, the device and operation of which are similar to the device and operation of the first 35, second 34, and third 36 functional blocks and discussed above. The only difference is that the third input of the fifth functional block 61 receives a pulse about the value of [2k 1 II (i-1) k 1 II (i-2) k 1 I (i-1)] for the first coefficient, which is formed in the seventh block 56 subtraction. A similar pulse for the second coefficient is generated in the eighth subtraction block 57 and is fed to the fourth input of the fifth functional block 61. As a result, the output of the fifth functional block 61 gives a pulse about the model estimate
Figure 00000017
(i)
Figure 00000018
Figure 00000019
2k I j I (i-1) -k I j I (i-2) -k I j (i-1)
Figure 00000020
v j (i) (8) which is fed to the third input of the sixth functional block 62. Then, the output pulse of the estimate Δ k 1 II (i) for the first coefficient from the first output of the sixth functional block 62 is supplied to the first input of the fifth subtraction block 58, at the second input of which there is an impulse about the value of [2k 1 II (i-1) k 1 II (i-2) k 1 I (i-1)] from the output of the seventh subtraction block 56. Thus, in the fifth block 58 of the subtraction, the procedure (5) is implemented and the output pulse about the second variant of the correction of the first coefficient δk 1 II (i) is supplied to the first input of the block 25 for calculating the corrections of the second variant. The second output of the block 25 for calculating the corrections of the second option receives an impulse about the value of δ k 2 II (i), which is formed similarly to the first coefficient in the sixth block 59 of the subtraction.

Затем импульс о δk1 II(i) с первого выхода блока 25 расчета корректировок второго варианта суммируется в пятом сумматоре 32 с импульсом о k1 I(i) с выхода одиннадцатого блока 21 памяти, где он был задержан на время срабатывания схемы первого варианта. В итоге получается
k1 II(i) k1 I(i) + δ k1 II(i) (9) импульс о значении второго варианта первого коэффициента на i-м шаге.
Then, the pulse about δk 1 II (i) from the first output of block 25 for calculating the corrections of the second option is summed in the fifth adder 32 with the pulse about k 1 I (i) from the output of the eleventh memory block 21, where it was delayed for the duration of the operation of the circuit of the first option. The result is
k 1 II (i) k 1 I (i) + δ k 1 II (i) (9) impulse on the value of the second variant of the first coefficient at the i-th step.

Этот импульс поступает на вход шестого блока 30 памяти, где задерживается на шаг, равный единице, затем в третьем масштабирующем блоке 28 умножается на 2 и поступает на пятый вход блока 25 расчета корректировок второго варианта. В пятом блоке 26 памяти импульс с выхода шестого блока 30 памяти задерживается еще на один такт, и в результате подучается импульс о k1 II(i-2), который подается на седьмой вход блока 26 расчета корректировок второго варианта.This pulse is fed to the input of the sixth memory block 30, where it is delayed by a step equal to one, then in the third scaling block 28 it is multiplied by 2 and fed to the fifth input of the correction calculation unit 25 of the second embodiment. In the fifth memory block 26, the pulse from the output of the sixth memory block 30 is delayed by one more clock, and as a result, a pulse about k 1 II (i-2) is obtained, which is fed to the seventh input of the correction calculation unit 26 of the second embodiment.

Аналогично в шестом сумматоре 33 формируется импульс о втором варианте второго адаптируемого коэффициента k2 II(i) на i-м шаге. При этом импульс о k1 II(i-2), поступающий на второй вход шестого сумматора 33, сначала задерживается в двенадцатом блоке 22 памяти на время, необходимое для срабатывания схемы первого варианта. Импульсы о 2k2 II(i-1) и k2 II(i-2), подаваемые соответственно на шестой и восьмой входы блока 25 расчета корректировок второго варианта, формируются аналогично импульсам первого коэффициента. Для этих целей используются четвертый масштабирующий блок 29, а также седьмой 31 и восьмой 27 блоки памяти.Similarly, in the sixth adder 33, a pulse is generated about the second version of the second adaptive coefficient k 2 II (i) at the i-th step. In this case, the pulse about k 1 II (i-2), arriving at the second input of the sixth adder 33, is first delayed in the twelfth memory unit 22 for the time required for the operation of the circuit of the first embodiment. The pulses about 2k 2 II (i-1) and k 2 II (i-2), supplied respectively to the sixth and eighth inputs of the block 25 for calculating the corrections of the second option, are formed similarly to the pulses of the first coefficient. For these purposes, the fourth scaling unit 29 is used, as well as the seventh 31 and eighth 27 memory blocks.

Импульсы о первом варианте первого k1 I(i) и второго k2 I(i) адаптируемых коэффициентов поступают соответственно на третий и четвертый выходы многовариантного идентификатора, а импульсы о втором варианте первого k1 II(i) и второго k2 II(i) коэффициентов поступают соответственно на первый и второй выходы многовариантного идентификатора.The pulses about the first variant of the first k 1 I (i) and second k 2 I (i) adaptable coefficients arrive at the third and fourth outputs of the multivariant identifier, respectively, and the pulses about the second variant of the first k 1 II (i) and second k 2 II (i ) of the coefficients arrive respectively at the first and second outputs of the multivariant identifier.

По аналогии может быть определено и большее число коэффициентов для большего числа вариантов. By analogy, a larger number of coefficients can be determined for a larger number of options.

Claims (1)

МНОГОВАРИАНТНЫЙ ИДЕНТИФИКАТОР, содержащий объект управления, три задатчика, последовательно включенные первый амплитудно-импульсный модулятор, второй блок вычитания и третий блок памяти, последовательно включенные второй амплитудно-импульсный модулятор, третий блок вычитания и четвертый блок памяти, последовательно включенные третий амплитудно-импульсный модулятор и четвертый блок вычитания, первый и второй сумматоры, первый и второй блоки памяти, пятый и шестой сумматоры, пятый, шестой и седьмой блоки памяти, блок расчета корректировок первого варианта, включающий первый блок вычитания, и блок расчета корректировок второго варианта, причем блоки расчета корректировок первого и второго вариантов включают соответственно первый и четвертый функциональные блоки, каждый из которых состоит из двух квадраторов, третьего сумматора и четвертого задатчика, соответственно второй и пятый функциональные блоки, каждый из которых состоит из двух блоков умножения и четвертого сумматора, соответственно третий и шестой функциональные блоки, каждый из которых состоит из последовательно включенных второго блока умножения, первого блока деления, первого ограничителя и первого масштабирующего блока, последовательно включенных четвертого блока умножения, второго блока деления, второго ограничителя и второго масштабирующего блока, вторые входы второго, третьего и четвертого блоков вычитания подключены к выходам соответственно первого, второго и третьего задатчиков, а выходы к первому, второму и третьему входам блока расчета корректировок первого варианта, первый и второй выходы которого подключены к вторым входам соответственно первого и второго сумматоров, выход первого сумматора соединен с четвертым входом блока расчета корректировок первого варианта, выход второго сумматора соединен с пятым входом блока расчета корректировок первого варианта, входы первого и второго блоков памяти подключены к выходам соответственно первого и второго сумматоров, а выходы к первым входам соответственно первого и второго сумматоров, выходы третьего и четвертого блоков памяти соединены соответственно с первым и вторым входами блока расчета корректировок второго варианта, выходы пятого и шестого сумматоров подключены соответственно к первому и второму выходам устройства, первый вход блока расчета корректировок первого варианта соединен с первыми входами первого, второго и третьего функциональных блоков, второй вход с вторыми входами первого, второго и третьего функциональных блоков, третий вход с вторым входом первого блока вычитания, выход которого подключен к третьему входу третьего функционального блока, четвертый и пятый входы блока расчета корректировок первого варианта подключены соответственно к третьему и четвертому входам второго функционального блока, первый вход первого блока вычитания соединен с выходом второго функционального блока, четвертый вход третьего функционального блока соединен с вторым входом первого функционального блока, первый и второй выходы третьего функционального блока являются соответственно первым и вторым выходами блока расчета корректировок первого варианта, первый вход блока расчета корректировок второго варианта соединен с первыми входами четвертого, пятого и шестого функциональных блоков, второй вход с вторыми входами четвертого, пятого и шестого функциональных блоков, четвертый вход шестого функционального блока соединен с вторым выходом четвертого функционального блока, первый и второй входы первого и четвертого функциональных блоков через первый и второй квадраторы соединены соответственно с первым и вторым входами третьего сумматора, первый и второй входы второго и пятого функциональных блоков подключены к первым входам соответственно первого и третьего блоков умножения, выходы которых соединены соответственно с первым и вторым входами четвертого сумматора, выход которого является выходом второго и пятого функциональных блоков, вторые входы первого и третьего блоков умножения являются соответственно третьим и четвертым входами второго и пятого функциональных блоков, первый и второй входы третьего и шестого функциональных блоков подключены к первым входам соответственно второго и четвертого блоков умножения, вторые входы которых соединены с третьими входами третьего и шестого функциональных блоков, четвертые входы третьего и шестого функциональных блоков соединены с вторыми входами первого и второго блоков деления, выходы первого и второго масштабирующих блоков являются соответственно первым и вторым выходами третьего и шестого функциональных блоков, отличающийся тем, что в него введены три датчика, восьмой двенадцатый блоки памяти, третий и четвертый масштабирующие блоки, в блок расчета корректировок второго варианта введены пятый восьмой блоки вычитания, в первый и четвертый функциональные блоки пятый блок умножения, седьмой сумматор и пятый задатчик, входы девятого и десятого блоков памяти соединены с выходами соответственно первого и второго блоков памяти, а выходы соответственно с третьим и четвертым входами блока расчета корректировок второго варианта, первый и второй выходы которого подключены к первым входам соответственно пятого и шестого сумматоров, вторые входы пятого и шестого сумматоров соединены с выходами соответственно одиннадцатого и двенадцатого блоков памяти, входы которых подключены к выходам соответственно первого и второго сумматоров, выходы одиннадцатого и двенадцатого блоков памяти являются соответственно третьим и четвертым выходами идентификатора, выходы пятого и шестого сумматоров подключены к входам соответственно шестого и седьмого блоков памяти, входы пятого и восьмого блоков памяти соединены с выходами соответственно шестого и седьмого блоков памяти, а выходы соответственно с седьмым и восьмым входами блока расчета корректировок второго варианта, входы третьего и четвертого масштабирующих блоков подключены к выходам соответственно шестого и седьмого блоков памяти, а выходы соответственно к пятому и шестому входам блока расчета корректировок второго варианта, в котором третий, пятый и седьмой входы являются соответственно первым, вторым и третьим входами седьмого блока вычитания, выход которого подключен к третьему входу пятого функционального блока, четвертый, шестой и восьмой входы блока расчета корректировок второго варианта соединены соответственно с первым, вторым и третьим входами восьмого блока вычитания, выход которого подключен к четвертому входу пятого функционального блока, первые входы пятого и шестого блоков вычитания в блоке расчета корректировок второго варианта соединены соответственно с первым и вторым выходами шестого функционального блока, третий вход которого подключен к выходу пятого функционального блока, вторые входы пятого и шестого блоков вычитания соединены с выходами соответственно седьмого и восьмого блоков вычитания, а выходы пятого и шестого блоков вычитания являются соответственно первым и вторым выходами блока расчета корректировок второго варианта, пятый вход шестого функционального блока соединен с первым выходом четвертого функционального блока, пятый вход третьего функционального блока с первым выходом первого функционального блока, в первом и четвертом функциональных блоках первый вход пятого блока умножения соединен с выходом третьего сумматора, второй вход с выходом четвертого задатчика, а выход с первым входом седьмого сумматора, второй вход которого подключен к выходу пятого задатчика, а выход является вторым выходом первого и четвертого функциональных блоков, первый выход которых соединен с выходом четвертого задатчика, пятые входы третьего и шестого функциональных блоков подключены к вторым входам первого и второго масштабирующих блоков, первый и второй входы объекта управления подключены к входам соответственно первого и второго датчиков, а выход к входу третьего датчика, выходы первого, второго и третьего датчиков соединены с входами соответственно первого, второго и третьего амплитудно-импульсных модуляторов. A MULTI-OPTIONAL IDENTIFIER containing a control object, three controllers, a first pulse-amplitude modulator, a second subtraction unit and a third memory block, a second pulse-amplitude modulator, a third subtraction unit and a fourth memory block, a third pulse-pulse modulator and fourth subtraction unit, first and second adders, first and second memory units, fifth and sixth adders, fifth, sixth and seventh memory units, corrector calculation unit the wok of the first option, including the first subtraction unit, and the calculation unit of the corrections of the second option, the calculation blocks of the corrections of the first and second options include, respectively, the first and fourth functional blocks, each of which consists of two quadrants, a third adder and a fourth master, respectively, the second and fifth functional blocks, each of which consists of two multiplication blocks and a fourth adder, respectively, the third and sixth functional blocks, each of which consists of sequences With respect to the included second multiplication block, the first division block, the first limiter and the first scaling block, the fourth multiplication block, the second division block, the second limiter and the second scaling block in series, the second inputs of the second, third and fourth subtraction blocks are connected to the outputs of the first, second and the third setters, and the outputs to the first, second and third inputs of the block for calculating the corrections of the first option, the first and second outputs of which are connected to the second input m respectively of the first and second adders, the output of the first adder is connected to the fourth input of the correction calculation unit of the first option, the output of the second adder is connected to the fifth input of the correction calculation unit of the first option, the inputs of the first and second memory blocks are connected to the outputs of the first and second adders, and the outputs to the first inputs of the first and second adders, respectively, the outputs of the third and fourth memory blocks are connected respectively to the first and second inputs of the unit for calculating corrections of watts of the second variant, the outputs of the fifth and sixth adders are connected respectively to the first and second outputs of the device, the first input of the correction calculation unit of the first variant is connected to the first inputs of the first, second, and third functional blocks, the second input with the second inputs of the first, second, and third functional blocks, third an input with a second input of the first subtraction block, the output of which is connected to the third input of the third functional block, the fourth and fifth inputs of the correction calculation unit of the first option are connected respectively, to the third and fourth inputs of the second functional block, the first input of the first subtraction block is connected to the output of the second functional block, the fourth input of the third functional block is connected to the second input of the first functional block, the first and second outputs of the third functional block are respectively the first and second outputs of the calculation block corrections of the first variant, the first input of the block for calculating corrections of the second variant is connected to the first inputs of the fourth, fifth and sixth functions nal blocks, the second input with the second inputs of the fourth, fifth and sixth functional blocks, the fourth input of the sixth functional block is connected to the second output of the fourth functional block, the first and second inputs of the first and fourth functional blocks are connected to the first and second inputs, respectively the third adder, the first and second inputs of the second and fifth functional blocks are connected to the first inputs of the first and third multiplication blocks, respectively, the outputs of which are connected to accordingly, with the first and second inputs of the fourth adder, the output of which is the output of the second and fifth functional blocks, the second inputs of the first and third multiplication blocks are the third and fourth inputs of the second and fifth functional blocks, the first and second inputs of the third and sixth functional blocks are connected to the first the inputs of the second and fourth multiplication blocks, respectively, the second inputs of which are connected to the third inputs of the third and sixth functional blocks, the fourth inputs of the third and of the sixth functional blocks are connected to the second inputs of the first and second division blocks, the outputs of the first and second scaling blocks are respectively the first and second outputs of the third and sixth functional blocks, characterized in that three sensors are inserted into it, the eighth twelfth memory blocks, the third and fourth scaling blocks, the fifth eighth subtraction blocks are introduced into the adjustment calculation block of the second embodiment, the fifth multiplication block, the seventh adder and the fifth setter are introduced into the first and fourth functional blocks the moves of the ninth and tenth memory blocks are connected to the outputs of the first and second memory blocks, respectively, and the outputs are respectively the third and fourth inputs of the corrections calculation block of the second variant, the first and second outputs of which are connected to the first inputs of the fifth and sixth adders, respectively, the second inputs of the fifth and sixth adders are connected to the outputs of the eleventh and twelfth memory units, respectively, the inputs of which are connected to the outputs of the first and second adders, respectively, the outputs of the eleventh and two of the eleventh memory blocks are respectively the third and fourth outputs of the identifier, the outputs of the fifth and sixth adders are connected to the inputs of the sixth and seventh memory blocks respectively, the inputs of the fifth and eighth memory blocks are connected to the outputs of the sixth and seventh memory blocks respectively, and the outputs are respectively with the seventh and eighth inputs block calculation corrections of the second option, the inputs of the third and fourth scaling blocks are connected to the outputs of the sixth and seventh memory blocks, respectively, and the outputs are respectively respectively, to the fifth and sixth inputs of the correction calculation unit of the second embodiment, in which the third, fifth and seventh inputs are respectively the first, second and third inputs of the seventh subtraction block, the output of which is connected to the third input of the fifth functional block, the fourth, sixth and eighth inputs of the calculation block corrections of the second option are connected respectively to the first, second and third inputs of the eighth subtraction block, the output of which is connected to the fourth input of the fifth functional block, the first inputs of the fifth and of the fifth subtraction blocks in the corrections calculation block of the second variant are connected respectively to the first and second outputs of the sixth functional block, the third input of which is connected to the output of the fifth functional block, the second inputs of the fifth and sixth subtraction blocks are connected to the outputs of the seventh and eighth subtraction blocks, and the outputs of the fifth and the sixth subtraction blocks are, respectively, the first and second outputs of the correction calculation unit of the second embodiment, the fifth input of the sixth functional block is connected to the first output of the fourth functional block, the fifth input of the third functional block with the first output of the first functional block, in the first and fourth functional blocks, the first input of the fifth multiplication block is connected to the output of the third adder, the second input with the output of the fourth master, and the output with the first input of the seventh adder, the second input of which is connected to the output of the fifth master, and the output is the second output of the first and fourth functional units, the first output of which is connected to the output of the fourth master, p the brightest inputs of the third and sixth functional blocks are connected to the second inputs of the first and second scaling blocks, the first and second inputs of the control object are connected to the inputs of the first and second sensors, and the output to the input of the third sensor, the outputs of the first, second and third sensors are connected to the inputs, respectively first, second and third amplitude-pulse modulators.
SU4950659 1991-06-27 1991-06-27 Multivariant identifier RU2038630C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4950659 RU2038630C1 (en) 1991-06-27 1991-06-27 Multivariant identifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4950659 RU2038630C1 (en) 1991-06-27 1991-06-27 Multivariant identifier

Publications (1)

Publication Number Publication Date
RU2038630C1 true RU2038630C1 (en) 1995-06-27

Family

ID=21582005

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4950659 RU2038630C1 (en) 1991-06-27 1991-06-27 Multivariant identifier

Country Status (1)

Country Link
RU (1) RU2038630C1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 1177794, кл. G 05B 13/02, 1983. *

Similar Documents

Publication Publication Date Title
US4365304A (en) Method and apparatus for on-line data enhancement
RU2038630C1 (en) Multivariant identifier
KR100444806B1 (en) Synchronous controller
JPS6449460A (en) Method of generating periodical waveform
GB2026289A (en) Improvements in or relating to self-adaptive linear prediction filters
SU739618A1 (en) Device for evaluating confidence of measurement results
RU2015520C1 (en) Regulator
SU1658175A1 (en) Adaptive production index predictor
SU911458A1 (en) Digital regulator
RU2105341C1 (en) Optimal regulator
SU1476388A1 (en) Digital measuring device of motion parameters
SU1177794A1 (en) Device for adaptive identifying of objects
SU757195A1 (en) Flotation process control method
SU907554A1 (en) Device for computing likelyhood function current value of autoregression random train
SU1640672A1 (en) Automatic control system
SU633026A1 (en) Adaptive multichannel correlometer
SU798864A1 (en) Device for solving partial differential equations
RU4841U1 (en) OPTIMUM REGULATOR
SU936409A1 (en) Constant lag device
SU543880A1 (en) The method of converting alternating voltage to constant
RU2230350C2 (en) Self-tuning system for automatically controlling non-stationary object
SU1580358A1 (en) Random number generator
SU528701A1 (en) Method for converting pulse frequency to code
SU1478234A2 (en) Device for determining unbiased mean value of nonstationary random process
SU993330A1 (en) Device for monitoring parameters of magnetic recording apparatus