RU2029312C1 - Device for checking deviation of alternating voltage - Google Patents

Device for checking deviation of alternating voltage Download PDF

Info

Publication number
RU2029312C1
RU2029312C1 SU4871084A RU2029312C1 RU 2029312 C1 RU2029312 C1 RU 2029312C1 SU 4871084 A SU4871084 A SU 4871084A RU 2029312 C1 RU2029312 C1 RU 2029312C1
Authority
RU
Russia
Prior art keywords
output
input
inputs
zero
voltage
Prior art date
Application number
Other languages
Russian (ru)
Inventor
О.В. Птицын
С.И. Одинцов
Ю.А. Перегорода
Original Assignee
Птицын Олег Владимирович
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Птицын Олег Владимирович filed Critical Птицын Олег Владимирович
Priority to SU4871084 priority Critical patent/RU2029312C1/en
Application granted granted Critical
Publication of RU2029312C1 publication Critical patent/RU2029312C1/en

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

FIELD: voltage inspection. SUBSTANCE: device has filter, null detector, two comparators, OR gate, frequency multiplier, inverter, coincidence element, binary counter, two code comparison elements, three triggers and logic unit which is made on the base of four AND-NOT gates. EFFECT: improved precision. 2 cl, 3 dwg

Description

Изобретение относится к технике электроизмерений и может быть использовано для упреждающего контроля напряжения, например в автоматических системах контроля качества электрической энергии. The invention relates to techniques for electrical measurements and can be used for proactive voltage control, for example in automatic systems for monitoring the quality of electrical energy.

Известно устройство контроля уровня напряжения (Информационный листок N 74/0818), содержащее два пороговых элемента, настроенных на верхний и нижний пределы допуска контролируемого напряжения, схему совпадения, исполнительный орган. A device for monitoring the voltage level (Information leaflet N 74/0818) containing two threshold elements configured for upper and lower tolerance limits of the controlled voltage, a matching circuit, an executive body.

Известное устройство имеет ограниченные функциональные возможности, обусловленные невозможностью осуществле- ния контроля уровней знакопеременного напряжения. The known device has limited functionality due to the inability to control levels of alternating voltage.

Наиболее близким по технической сущности к заявляемому изобретению следует считать устройство, описанное в а.с. СССР N 625167, кл. G 01 R 19/00, 1975, содержащее два пороговых элемента, настроенных на верхний и нижний пределы допуска контролируемого напряжения, два триггера, логическую схему совпадения, элемент запрета, исполнительный орган, генератор тактовых импульсов, дифференцирующую цепь и резистивный делитель опорного напряжения. The closest in technical essence to the claimed invention should be considered the device described in A.S. USSR N 625167, cl. G 01 R 19/00, 1975, containing two threshold elements tuned to the upper and lower tolerance limits of the monitored voltage, two triggers, a matching logic, a inhibit element, an actuator, a clock, a differentiating circuit and a resistive voltage divider.

Прототип также имеет ограниченные функциональные возможности, так как не позволяет контролировать уровни знакопеременного напряжения. Этот недостаток объясняется тем, что пороговые элементы настроены только на положительные верхний и нижний пределы допуска контролируемого напряжения. The prototype also has limited functionality, as it does not allow you to control the levels of alternating voltage. This drawback is due to the fact that the threshold elements are configured only on the positive upper and lower tolerance limits of the controlled voltage.

Цель изобретения - расширение функциональных возможностей за счет автоматического контроля знакопеременных, например синусоидальных, напряжений стабильной частоты. The purpose of the invention is the expansion of functionality due to automatic control of alternating, for example sinusoidal, voltages of a stable frequency.

Цель достигается тем, что в устройство для контроля напряжений, содержащее первый и второй компараторы, первый и второй триггеры и элемент совпадения, введены фильтр, нуль-орган, умножитель частоты, элемент ИЛИ, инвертор, третий триггер, двоичный счетчик, блок логики и две схемы сравнения кодов, первые информационные входы которых объединены между собой и подключены к выходу двоичного счетчика, входом присоединенного к выходу элемента совпадения, первый, второй и третий входы которого связаны соответственно с выходом третьего триггера, выходом инвертора и выходом умножителя частоты, входом объединенного с первыми входами нуль-органа, первого и второго компараторов и подключенного к выходу фильтра, вход которого является входом устройства, выходом объединенного с выходом блока логики, первый и второй входы которого связаны соответственно с инверсным выходом первого и прямым выходом второго триггеров, вход установки в ноль первого и второго триггеров соединен соответственно с выходом первой и выходом второй схем сравнения кодов, а входы установки в единичное состояние всех триггеров объединены между собой и подключены к выходу нуль-органа, причем вход установки в ноль третьего триггера объединен с входом инвертора и присоединен к выходу элемента ИЛИ, первый и второй входы которого связаны соответственно с выходом первого и выходом второго компараторов. Блок логики выполнен в виде четырех элементов И-НЕ, причем первые входы первого и второго элементов И-НЕ объединены между собой и являются первым входом блока логики, второй вход которого присоединен одновременно к первому входу третьего и второму входу второго элементов, выход последнего из которых подключен одновременно к вторым входам первого и третьего элементов, выход каждого из которых связан с соответствующим входом четвертого элемента, выходом объединенного с выходом устройства. The goal is achieved by the fact that a filter, a zero-organ, a frequency multiplier, an OR element, an inverter, a third trigger, a binary counter, a logic block, and two are introduced into the voltage control device containing the first and second comparators, the first and second triggers and the coincidence element code comparison schemes, the first information inputs of which are interconnected and connected to the output of a binary counter, the input of a matching element connected to the output, the first, second and third inputs of which are connected respectively with the output of the third trigger, you the inverter and the output of the frequency multiplier, the input combined with the first inputs of the zero-organ, the first and second comparators and connected to the output of the filter, the input of which is the input of the device, the output combined with the output of the logic unit, the first and second inputs of which are associated with the inverse output of the first and direct output of the second triggers, the input to the zero of the first and second triggers is connected respectively to the output of the first and the second output of the code comparison circuits, and the installation inputs to a single state in ex triggers combined with each other and connected to the output of the zero-body, wherein the zero setting input of the third flip-flop is combined with the input of the inverter and is connected to the output of the OR gate, the first and second inputs of which are connected respectively with the output of the first and second output comparators. The logic block is made in the form of four AND-NOT elements, the first inputs of the first and second AND elements NOT combined and are the first input of the logic unit, the second input of which is connected simultaneously to the first input of the third and second input of the second elements, the output of the last of which connected simultaneously to the second inputs of the first and third elements, the output of each of which is associated with the corresponding input of the fourth element, the output combined with the output of the device.

Сущность изобретения состоит в расширении функциональных возможностей устройства путем измерения значений углов от момента перехода положительной и отрицательной полуволн контролируемого напряжения до момента равенства контролируемого напряжения заданным соответственно положительному и отрицательному значениям напряжений. The essence of the invention consists in expanding the functionality of the device by measuring the values of the angles from the moment of transition of the positive and negative half-waves of the controlled voltage to the moment that the controlled voltage is equal to the specified positive and negative voltage values.

Заявляемое техническое решение отличается от прототипа наличием новых блоков и элементов, а именно: фильтра, нуль-органа, умножителя частоты, элемента ИЛИ, инвертора, третьего триггера, двоичного счетчика, блока логики и двух схем сравнения кодов. The claimed technical solution differs from the prototype in the presence of new blocks and elements, namely: a filter, a zero-organ, a frequency multiplier, an OR element, an inverter, a third trigger, a binary counter, a logic block, and two code comparison schemes.

Эти отличия позволяют сделать вывод о соответствии заявляемого технического решения критерию "новизна". These differences allow us to conclude that the claimed technical solution meets the criterion of "novelty."

Сравнение заявляемого технического решения с другими решениями показывает, что в научно-технической литературе не обнаружено устройств с такой совокупностью новых элементов и соответствующих связей. Таким образом, заявляемое техническое решение соответствует критерию "существенные отличия". Comparison of the claimed technical solution with other solutions shows that in the scientific and technical literature there are no devices with such a totality of new elements and corresponding connections. Thus, the claimed technical solution meets the criterion of "significant differences".

На фиг. 1 представлена функциональная схема устройства для упреждающего контроля напряжения; на фиг. 2 - функциональная схема блока логики; на фиг. 3 - временные диаграммы работы устройства. In FIG. 1 shows a functional diagram of a device for proactive voltage control; in FIG. 2 is a functional block diagram of a logic block; in FIG. 3 - time diagrams of the operation of the device.

Устройство (фиг. 1) содержит фильтр 1, нуль-орган 2, первый и второй компараторы 3 и 4, элемент ИЛИ 5, умножитель 6 частоты, инвертор 7, элемент 8 совпадения, двоичный счетчик 9, первую и вторую схемы 10 и 11 сравнения кодов, первый, второй и третий триггеры 12-14 и блок 15 логики, выполненный в виде четырех элементов И-НЕ 16-19. The device (Fig. 1) contains a filter 1, a zero-organ 2, the first and second comparators 3 and 4, an OR element 5, a frequency multiplier 6, an inverter 7, a coincidence element 8, a binary counter 9, the first and second comparison circuits 10 and 11 codes, the first, second and third triggers 12-14 and the logic block 15, made in the form of four elements AND 16-19.

Фильтр 1 предназначен для выделения из входного сигнала его первой гармонической составляющей синусоидальной формы. Вход фильтра 1 является входом устройства, а выход фильтра подключен одновременно к первым входам нуль-органа 2, компараторов 3, 4 и входу умножителя 6 частоты. Filter 1 is designed to extract from the input signal its first harmonic component of a sinusoidal shape. The input of the filter 1 is the input of the device, and the output of the filter is connected simultaneously to the first inputs of the zero-organ 2, comparators 3, 4 and the input of the frequency multiplier 6.

Нуль-орган 2 предназначен для формирования импульсов единичного уровня при каждом переходе синусоиды первой гармонической составляющей входного сигнала через ноль. Выход нуль-органа 2 связан одновременно с входами установки в единичное состояние триггеров 12-14. Zero-organ 2 is intended for the formation of pulses of a single level at each transition of the sinusoid of the first harmonic component of the input signal through zero. The output of the zero-organ 2 is connected simultaneously with the inputs of the installation in a single state of triggers 12-14.

Компараторы 3 и 4 предназначены для сравнения амплитуды первой гармонической составляющей напряжения входного сигнала с заданными значениями. Выходы компараторов 3 и 4 подключены к соответствующим входам элемента ИЛИ 5. Уставка срабатывания компаратора 3 соответствует заданному положительному значению напряжения, а уставка срабатывания компаратора 4 - заданному отрицательному значению напряжения. Comparators 3 and 4 are designed to compare the amplitude of the first harmonic component of the voltage of the input signal with the given values. The outputs of the comparators 3 and 4 are connected to the corresponding inputs of the OR element 5. The setpoint for the operation of the comparator 3 corresponds to the set positive voltage value, and the setpoint for the operation of the comparator 4 corresponds to the set negative voltage value.

Умножитель 6 частоты предназначен для умножения частоты входного сигнала. Коэффициент умножения умножителя 6 частоты выбран равным 36 ˙10S (где S - целое положительное число). Выход умножителя 6 частоты соединен с третьим входом элемента 8 совпадения.The frequency multiplier 6 is designed to multiply the frequency of the input signal. The multiplication coefficient of the frequency multiplier 6 is chosen equal to 36 ˙ 10 S (where S is a positive integer). The output of the frequency multiplier 6 is connected to the third input of the coincidence element 8.

Инвертор 7, предназначенный для инвертирования выходного сигнала элемента ИЛИ 5, входом объединен с входом установки в ноль третьего триггера 14 и подключен к выходу элемента ИЛИ 5, а выходом связан с вторым входом элемента 8 совпадения. An inverter 7 designed to invert the output signal of the OR element 5, the input is combined with the installation input to zero of the third trigger 14 and connected to the output of the OR element 5, and the output is connected to the second input of the coincidence element 8.

Элемент 8 совпадения, выполненный в виде логического элемента И, предназначен для пропуска на его выход счетных импульсов, поступающих по третьему входу, при одновременном наличии на втором и первом его входах разрешающих сигналов единичного уровня. Первый вход и выход элемента 8 связаны соответственно с выходом третьего триггера 14 и счетным входом двоичного счетчика 9. The coincidence element 8, made in the form of a logical element And, is designed to pass to its output the counting pulses arriving at the third input, while at the same time there are unit level enable signals at its second and first inputs. The first input and output of element 8 are connected respectively with the output of the third trigger 14 and the counting input of the binary counter 9.

Двоичный счетчик 9 предназначен для счета числа импульсов, поступивших на его счетный вход. Выход счетчика 9 соединен одновременно с первыми информационными входами схем 10, 11 сравнения кодов. Binary counter 9 is designed to count the number of pulses received at its counter input. The output of the counter 9 is connected simultaneously with the first information inputs of the code comparison circuits 10, 11.

Схемы 10 и 11 сравнения кодов предназначены для сравнения цифрового кода контролируемого угла, присутствующего на кодовом выходе двоичного счетчика 9, с заданными кодами, пропорциональными соответственно верхнему и нижнему граничным значениям угла. Схемы 10 и 11 могут быть выполнены на основе известных (см. Б. И.Горшков. Элементы радиоэлектронных устройств. Справочник. М. : Радио и связь, 1988, с. 140, рис. 11.16) принципов построения аналогичных функциональных устройств. Выход первой схемы 10 и выход второй схемы 11 подключены соответственно к входу установки в ноль первого и второго триггеров 12 и 13. Code comparison schemes 10 and 11 are designed to compare the digital code of the controlled angle present on the code output of the binary counter 9 with the given codes proportional to the upper and lower boundary values of the angle, respectively. Schemes 10 and 11 can be performed on the basis of the well-known (see B. I. Gorshkov. Elements of electronic devices. Handbook. M.: Radio and Communications, 1988, p. 140, Fig. 11.16) principles for constructing similar functional devices. The output of the first circuit 10 and the output of the second circuit 11 are connected respectively to the input of the installation to zero of the first and second triggers 12 and 13.

Триггеры 12-14 выполнены в виде RS-триггеров. Triggers 12-14 are made in the form of RS-triggers.

Инверсный выход первого триггера 12 подключен к второму входу блока 15 логики, первый вход которого связан с прямым выходом второго триггера 13. Входы установки в единичное состояние триггеров 12-14 объединены между собой и подключены к выходу нуль-органа 2. The inverse output of the first trigger 12 is connected to the second input of the logic block 15, the first input of which is connected to the direct output of the second trigger 13. The unit inputs of the triggers 12-14 are connected to each other and connected to the output of the null organ 2.

Блок 15 логики (фиг. 2) предназначен для формирования выходного сигнала устройства в зависимости от результата контроля. Блок 15 логики выполнен в виде четырех логических элементов И-НЕ 16-19. Первые входы первого и второго элементов 16 и 17 объединены между собой и являются первым входом блока 15 логики, второй вход которого присоединен одновременно к первому входу третьего и второму входу второго элементов И-НЕ 18 и 17. Выход второго элемента И-НЕ 17 подключен одновременно к вторым входам первого и третьего элементов 16 и 18, выход каждого из которых связан с соответствующим входом четвертого элемента И-НЕ 19, входом объединенного с выходом заявляемого устройства. Block 15 logic (Fig. 2) is designed to generate the output signal of the device depending on the result of the control. Block 15 logic is made in the form of four logical elements AND 16-19. The first inputs of the first and second elements 16 and 17 are interconnected and are the first input of the logic unit 15, the second input of which is connected simultaneously to the first input of the third and second input of the second AND-NOT elements 18 and 17. The output of the second AND-NOT 17 element is connected simultaneously to the second inputs of the first and third elements 16 and 18, the output of each of which is associated with the corresponding input of the fourth element AND 19, the input combined with the output of the inventive device.

На фиг. 3 обозначено:
± Uв и ±Uн - верхний и нижний пределы допуска первой гармонической составляющей знакопеременного напряжения Ux;
Uгр в и Uгр н - верхняя и нижняя граничные синусоиды первой гармонической составляющей знакопеременного напряже- ния Ux;
+Uз и -Uз - положительное и отрицательное заданные значения напряжения срабатывания первого и второго компараторов 3 и 4 (см. на фиг. 1);
φ - измеряемый угол от момента перехода первой гармонической составляющей контролируемого напряжения через нуль до момента равенства ее значения заданным ±Uз напряжениям;
αиβ - заданные верхнее и нижнее значения измеряемого угла φ.
In FIG. 3 is indicated:
± U in and ± U n - upper and lower tolerance limits of the first harmonic component of alternating voltage U x ;
U gr in and U gr n - upper and lower boundary sinusoids of the first harmonic component of alternating voltage U x ;
+ U s and -U s - positive and negative set values of the operating voltage of the first and second comparators 3 and 4 (see in Fig. 1);
φ is the measured angle from the moment the first harmonic component of the controlled voltage passes through zero to the moment its value is equal to the given ± U s voltages;
α and β are the specified upper and lower values of the measured angle φ.

Заданные значения напряжения +Uз и -Uз выбирают ниже значений напряжений +Uн и -Uн соответственно вблизи уровня постоянной составляющей контролируемого напряжения.The set voltage values + U s and -U s are chosen below the voltage values + U n and -U n, respectively, near the level of the constant component of the controlled voltage.

При нахождении первой гармонической составляющей напряжения Ux в пределах поля допуска (+Uн < Ux < + Uв либо -Uн < Ux< < -Uв), то есть при нахождении измеряемого φ угла в пределах от β до α , на выходе устройства сигнал отсутствует, а в случае выхода за границы поля допуска - имеет место наличие сигнала. Тогда решающее правило, реализуемое устройством, имеет вид
F(φ) =

Figure 00000001
Figure 00000002
Figure 00000003
Figure 00000004
(1) где F( φ) - выходной сигнал устройства, зависящий от текущего значения угла φ.When the first harmonic component of the voltage U x is within the tolerance field (+ U n <U x <+ U in either -U n <U x <<-U in ), that is, when the measured φ angle is in the range from β to α , there is no signal at the output of the device, and in case of exceeding the boundaries of the tolerance field, there is a signal. Then the decisive rule implemented by the device has the form
F (φ) =
Figure 00000001
Figure 00000002
Figure 00000003
Figure 00000004
(1) where F (φ) is the output signal of the device, depending on the current value of the angle φ.

С учетом значений логических переменных в режимах "Норма", "Выше" или "Ниже" нормы напряжения Ux, на основе известных методов логического синтеза (см. Поляков В. Е. и др. Теоретические основы построения логической части релейной защиты и автоматики энергосистем. М.: Энергия, 1979) и набора элементов И-НЕ функциональная схема блока 15 логики может быть представлена в виде, показанном на фиг. 2.Taking into account the values of logical variables in the “Normal”, “Above” or “Below” modes, the voltage norms are U x , based on the well-known methods of logical synthesis (see V. Polyakov and others. Theoretical foundations of the construction of the logical part of relay protection and automation of power systems M .: Energy, 1979) and a set of AND-NOT elements, the functional block diagram of the logic unit 15 can be represented in the form shown in FIG. 2.

Выходные сигналы устройства в режимах "Норма", "Выше" или "Ниже" нормы могут быть представлены в виде
Fo(φ) = {

Figure 00000005
,
Figure 00000006
};
Fв(φ) = {
Figure 00000007
,
Figure 00000008
}; (2)
Fн(φ) = {
Figure 00000009
,
Figure 00000010
}, где
Figure 00000011
- переменная, принимающая значения Х или
Figure 00000012
.The output signals of the device in the “Normal”, “Above” or “Below” modes can be presented in the form
F o (φ) = {
Figure 00000005
,
Figure 00000006
};
F in (φ) = {
Figure 00000007
,
Figure 00000008
}; (2)
F n (φ) = {
Figure 00000009
,
Figure 00000010
} where
Figure 00000011
- a variable taking the values of X or
Figure 00000012
.

Тогда значения логических переменных в отдельных режимах можно представить в виде, представленном в таблице. Кроме того, измеряемый угол φ связан с частотой измеряемого напряжения f выражением
φ = 2πftφ=

Figure 00000013
или
tφ=
Figure 00000014
(3) где f и Т - частота и период измеряемого сигнала;
tφ- временной интервал, соответствующий углу φ (фиг. 3).Then the values of logical variables in individual modes can be represented in the form presented in the table. In addition, the measured angle φ is related to the frequency of the measured voltage f by the expression
φ = 2πft φ =
Figure 00000013
or
t φ =
Figure 00000014
(3) where f and T are the frequency and period of the measured signal;
t φ is the time interval corresponding to the angle φ (Fig. 3).

При квантовании временного интервала счетными импульсами будем иметь, что количество nφ импульсов, попавших в интервал tφ , будет
nφ=

Figure 00000015
= tφfсч (4) где fсч и Тсч - частота и период следования счетных импульсов.When quantizing the time interval with counting pulses, we will have that the number n φ of pulses falling in the interval t φ will be
n φ =
Figure 00000015
= t φ f cf (4) where f cf and T cf - frequency and period of the counting pulses.

С целью уменьшения частотной погрешности будем выполнять заполнение временного интервала tφ импульсами, пропорциональными частоте f входного сигнала.In order to reduce the frequency error, we will fill the time interval t φ with pulses proportional to the frequency f of the input signal.

Частота f измеряемого сигнала, которая может быть произвольной, связана с частотой fсч следования счетных импульсов зависимостью
fсч = Кf, (5) где К - численный коэффициент, представляющий коэффициент умножения частоты.
The frequency f of the measured signal, which may be arbitrary, is associated with the frequency f MF repetition count pulses dependence
f = Kf MF, (5) where K is - a numerical factor representing the frequency multiplier.

Тогда, согласно (4), имеет
nφ = tφ Kf (6) или, после подстановки tφ из (3) в (6), имеем
nφ=

Figure 00000016
k (7)
Таким образом, количество импульсов nφ , заполняющих интервал tφ, является функцией измеряемого угла φ , коэффициента К и не зависит от частоты f измеряемого сигнала.Then, according to (4), it has
n φ = t φ Kf (6) or, after substituting t φ from (3) into (6), we have
n φ =
Figure 00000016
k (7)
Thus, the number of pulses n φ filling the interval t φ is a function of the measured angle φ, coefficient K and does not depend on the frequency f of the measured signal.

Устройство для упреждающего контроля напряжения работает следующим образом. A device for proactive voltage control is as follows.

В исходном состоянии контролируемое напряжение на входе устройства отсутствует, двоичный счетчик 9 и триггеры 12-14 установлены в ноль. In the initial state, there is no controlled voltage at the input of the device, binary counter 9 and triggers 12-14 are set to zero.

В режиме измерения контролируемое напряжение подается на вход устройства. При этом на выходе фильтра 1 появляется первая гармоническая составляющая Ux напряжения (фиг. 3а), амплитуда которой пропорциональна контролируемому напряже - нию, а ее форма синусоидальна.In measurement mode, a controlled voltage is applied to the input of the device. At the same time, at the output of filter 1, the first harmonic component U x of the voltage appears (Fig. 3a), the amplitude of which is proportional to the controlled voltage, and its shape is sinusoidal.

При возрастании амплитуды напряжения Ux (первый полупериод на фиг. 3а) и каждом переходе синусоиды напряжения через ноль на выходе нуль-органа 2 будет появляться импульс (фиг. 3б) уровня логической единицы, переводящий триггеры 12-14 по S-входу в единичное состояние (фиг. 3в,г,е), подготавливая их к приему информации по R-входу. Поскольку на выходах компараторов 3 и 4 сигнал нулевого уровня (фиг. 3е,ж), то на выходе инвертора 7 будет присутствовать сигнал логической единицы (фиг. 3з), который поступит на второй вход элемента 8 совпадения. На первом входе элемента 8 будет присутствовать сигнал логической единицы, поступивший с выхода триггера 14. Одновременно с этим первая гармоническая составляющая напряжения, изменяющаяся с частотой f, поступает на вход умножителя 6 частоты, на выходе которого будут появляться счетные импульсы с частотой следования fсч = Кf, поступающие на третий вход элемента 8 (фиг. 3и). Эти импульсы будут повторяться на выходе элемента 8 и поступать на счетный вход двоичного счетчика 9. В момент, когда напряжение Uх станет равным заданному положительному значению +Uз (либо -Uз, см. второй полупериод на фиг. 3а), сработает компаратор 3 (либо компаратор 4 для отрицательной полуволны) и на его выходе появится сигнал логической единицы. Этот сигнал, пройдя через элемент ИЛИ 5, переведет по R-входу триггер 14 в нулевое состояние и запретит прохождение счетных импульсов с выхода умножителя 6 частоты через элемент 8 совпадения. Одновременно с этим сигнал логической единицы, присутствующий на выходе элемента ИЛИ 5, после инвертирования инвертором 7 поступит на второй вход элемента 8 совпадения, имея уровень логического нуля. Таким образом, в счетчике 9 будет накоплено число nφимпульсов (фиг. 3 к ) и на его кодовом выходе будет зафиксирован на код Nφ , пропорциональный измеряемому углу φ .With increasing voltage amplitude U x (the first half-cycle in Fig. 3a) and each transition of the voltage sinusoid through zero, a pulse (Fig. 3b) of the logic unit level will appear at the output of null-organ 2, which translates triggers 12-14 at the S input to state (Fig. 3B, d, e), preparing them to receive information on the R-input. Since the outputs of the comparators 3 and 4 are a signal of the zero level (Fig. 3e, g), then the output of the inverter 7 will present a signal of a logical unit (Fig. 3h), which will be received at the second input of the coincidence element 8. At the first input of element 8 there will be a signal of a logical unit received from the output of trigger 14. At the same time, the first harmonic component of the voltage, changing with frequency f, is fed to the input of the frequency multiplier 6, the output of which will appear counting pulses with a repetition rate f cc = Kf arriving at the third input of element 8 (Fig. 3i). These pulses will be repeated at the output of element 8 and fed to the counting input of the binary counter 9. At the moment when the voltage U x becomes equal to the specified positive value + U s (or -U s , see the second half-cycle in Fig. 3a), the comparator will work 3 (or comparator 4 for the negative half-wave) and a signal of a logical unit will appear on its output. This signal, having passed through the OR element 5, will translate the trigger 14 to the zero state on the R-input and prohibit the passage of the counting pulses from the output of the frequency multiplier 6 through the coincidence element 8. At the same time, the signal of the logical unit present at the output of the OR element 5, after inverting by the inverter 7, will go to the second input of the coincidence element 8, having a logic zero level. Thus, in the counter 9, the number n φ of pulses will be accumulated (Fig. 3 k) and its code output will be fixed to the code N φ proportional to the measured angle φ.

Цикл измерения угла завершен. The angle measurement cycle is completed.

В цикле сравнения угла код Nφ поступает одновременно на первые информационные входы схем 10 и 11 сравнения кодов. При этом на втором информационном входе схемы 10 и втором информационном входе схемы 11 присутствуют соответственно заданные цифровые коды NαиNβ . Причем код Nα пропорционален верхнему граничному значению α измеряемого угла φ, а код Nβ - нижнему граничному значению β измеряемого угла.In the angle comparison cycle, the code N φ is supplied simultaneously to the first information inputs of the code comparison schemes 10 and 11. In this case, at the second information input of the circuit 10 and the second information input of the circuit 11, there are respectively set digital codes N α and N β . Moreover, the code N α is proportional to the upper boundary value α of the measured angle φ, and the code N β to the lower boundary value β of the measured angle.

Импульс на выходе схемы 10 либо схемы 11 появится только в случае, если код Nφ окажется меньше заданного кода NαлибоNβ соответственно.The pulse at the output of circuit 10 or circuit 11 appears only if the code N φ is less than the specified code N α or N β, respectively.

В случае возрастания амплитуды напряжения Ux по результатам сравнения (см. первый период на фиг. 3а) цифровой код Nφ будет меньше заданных кодов NαиNβ , поэтому на выходе схем 10 и 11 появится импульс (фиг. 3л,м), который переведет триггеры 12 и 13 соответственно в нулевое состояние. При этом с инверсного выхода триггера 12 сигнал единичного уровня (фиг. 3г) поступит на второй вход блока 15 логики, а на первый вход блока 15 - сигнал нулевого уровня, присутствующий на прямом выходе триггера 13 (фиг. 3в). Цикл сравнения завершен.If the voltage amplitude U x increases according to the results of comparison (see the first period in Fig. 3a), the digital code N φ will be less than the specified codes N α and N β , therefore, an impulse will appear at the output of circuits 10 and 11 (Fig. 3l, m), which translates triggers 12 and 13, respectively, to the zero state. At the same time, from the inverted output of trigger 12, a unit-level signal (Fig. 3d) will go to the second input of logic block 15, and to the first input of block 15, a zero-level signal is present at the direct output of trigger 13 (Fig. 3c). The comparison cycle is complete.

После логических преобразований сигналов, поступивших по входам блока 15, в соответствии с выражением (2) и таблицей на выходе устройства появится сигнал логической единицы, фиксирующий событие предстоящего превышения амплитуды напряжением Ux верхнего предела допуска ±Uн (то есть до выполнения равенства Ux = ±Uв).After logical transformations of the signals received at the inputs of block 15, in accordance with expression (2) and the table, the output of the device will display a logical unit signal recording the event of an upcoming excess of the voltage U x the upper tolerance limit ± U n (that is, until the equality U x = ± U c ).

При предстоящем нахождении напряжения Ux в пределах допуска (режим "Норма", второй период на фиг. 3а), когда ±Uн < Ux <± Uв, цикл измерения угла φ аналогичен рассмотренному.When finding the upcoming voltage U x is within the tolerance (mode "Normal", the second period in FIG. 3a), where ± U n <U x <± U in the measuring cycle is similar to the angle φ considered.

В цикле сравнения кода Nφ с заданными кодами NαиNβ сигнал логической единицы на выходе схемы 11 сравнения кодов будет отсутствовать, поскольку Nφ > Nα . Следовательно, триггер 13 сохранит единичное состояние, а триггер 12 изменит состояние на нулевое. При этом с прямого выхода триггера 13 и инверсного выхода триггера 12 на входы блока 15 логики поступит сигнал логической единицы.In the cycle of comparing the code N φ with the given codes N α and N β, the signal of the logical unit at the output of the code comparison circuit 11 will be absent, since N φ > N α . Therefore, the trigger 13 will save a single state, and the trigger 12 will change the state to zero. In this case, from the direct output of the trigger 13 and the inverse output of the trigger 12 to the inputs of the block 15 of the logic will receive a signal of a logical unit.

После логических преобразований сигналов в блоке 15 на выходе устройства будет присутствовать сигнал нулевого уровня, фиксирующий событие предстоящего нахождения амплитуды напряжения Ux в пределах поля допуска (± Uн < Ux <± Uв).After logical transformations of the signals in block 15, the output of the device will contain a signal of the zero level, fixing the event of the upcoming location of the voltage amplitude U x within the tolerance field (± U n <U x <± U in ).

При предстоящем снижении амплитуды напряжения (см. положительную полуволну третьего периода на фиг. 3а) ниже границы ±Uн поля допуска (режим "Ниже" нормы), когда Ux < ±Uн, цикл измерения угла φ аналогичен рассмотренному.With the forthcoming decrease in the voltage amplitude (see the positive half-wave of the third period in Fig. 3a) below the boundary ± U n of the tolerance field (“Below” norm), when U x <± U n , the cycle of measuring the angle φ is similar to that considered.

В цикле сравнения кода Nφ с заданными кодами NαиNβ на выходе схем 10 и 11 будет присутствовать логический ноль и триггеры 12 и 13 сохраняют единичное состояние. При этом с инверсного выхода триггера 12 на второй вход блока 15 логики поступит сигнал нулевого уровня, а на первый вход блока 15 - единичный сигнал, присутствующий на прямом выходе триггера 13. Цикл сравнения завершен.In the cycle of comparing the code N φ with the given codes N α and N β , a logic zero will be present at the output of circuits 10 and 11 and the triggers 12 and 13 retain a single state. In this case, from the inverse output of the trigger 12 to the second input of the block 15 of the logic will receive a signal of zero level, and the first input of the block 15 is a single signal present at the direct output of the trigger 13. The comparison cycle is completed.

После логических преобразований сигналов в блоке 15 на выходе устройства будет присутствовать сигнал логической единицы, фиксирующий событие предстоящего снижения амплитуды напряжения Ux ниже предела поля допуска ±Uн (то есть, до выполнения равенства Ux = ±Uн).After logical transformations of the signals in block 15, the output of the device will contain a logical unit signal recording the event of the forthcoming decrease in the voltage amplitude U x below the tolerance limit ± U n (that is, until the equality U x = ± U n is fulfilled).

Технико-экономический эффект заявляемого устройства заключается в том, что данное устройство позволяет контролировать предстоящее изменение амплитуды напряжения не только в области положительных значений напряжения Ux, но и в области отрицательных значений, что подтверждает достоверность достижения цели, заключающейся в расширении функциональных возможностей устройства.The technical and economic effect of the claimed device is that this device allows you to control the upcoming change in the voltage amplitude not only in the region of positive voltage values U x , but also in the region of negative values, which confirms the reliability of achieving the goal, which is to expand the functionality of the device.

Claims (2)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОТКЛОНЕНИЯ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ, содержащее первый компаратор, нуль-орган, умножитель частоты, элемент совпадения, двоичный счетчик, первый вход первого компаратора соединен с первым входом нуль-органа, второй вход которого соединен с общей шиной, второй вход первого компаратора соединен с первым выходом источника опорного напряжения, выход умножителя частоты соединен с первым входом элемента совпадения, выход которого соединен с входом двоичного счетчика, отличающееся тем, что, с целью расширения функциональных возможностей, введены фильтр, элемент ИЛИ, второй компаратор, инвертор, три триггера, логический блок и два элемента сравнения кодов, причем вход фильтра соединен с входом устройства, а выход - с объединенными первыми входами первого и второго компараторов и входом умножителя, выходы первого и второго компараторов соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с входом инвертора и входом установки в "0" первого триггера, выход которого соединен с вторым входом элемента совпадения, третий вход которого соединен с выходом инвертора, второй вход второго компаратора соединен с вторым выходом источника опорного напряжения, выход нуль-органа соединен с входами установки в единичное состояние всех триггеров, выход двоичного счетчика соединен с первыми информационными входами элементов сравнения кодов, вторые информационные входы которых соединены с выходами задатчика кодов, а выходы соединены с входами установки в "0" второго и третьего триггеров соответственно, прямой выход третьего триггера и инверсный выход второго триггера соединены соответственно с первым и вторым входами логического блока, выход которого соединен с выходом устройства. 1. DEVICE FOR MONITORING AC VARIABILITY CONTROL, comprising a first comparator, a zero-organ, a frequency multiplier, a coincidence element, a binary counter, the first input of the first comparator is connected to the first input of the zero-organ, the second input of which is connected to a common bus, the second input of the first comparator connected to the first output of the reference voltage source, the output of the frequency multiplier is connected to the first input of the coincidence element, the output of which is connected to the input of the binary counter, characterized in that, in order to expand the function In order to achieve this, a filter, an OR element, a second comparator, an inverter, three triggers, a logic block and two code comparison elements are introduced, the filter input connected to the device input and the output connected to the first inputs of the first and second comparators and the multiplier input, the outputs of the first and the second comparators are connected respectively to the first and second inputs of the OR element, the output of which is connected to the inverter input and the installation input at “0” of the first trigger, the output of which is connected to the second input of the coincidence element, the third input connected to the inverter output, the second input of the second comparator is connected to the second output of the reference voltage source, the zero-organ output is connected to the unit inputs of all triggers, the output of the binary counter is connected to the first information inputs of the code comparison elements, the second information inputs of which are connected to the outputs of the code setter, and the outputs are connected to the inputs of the “0” setting of the second and third triggers, respectively, the direct output of the third trigger and the inverse output of the second trigger with are connected respectively with the first and second inputs of the logic block, the output of which is connected to the output of the device. 2. Устройство по п.1, отличающееся тем, что логический блок содержит четыре элемента И - НЕ, причем первые входы первого и второго элементов И - НЕ объединены и соединены с первым входом блока, второй вход которого соединен с первым входом третьего и вторым входом второго элементов И - НЕ, выход второго элемента И - НЕ соединен с вторыми входами первого и третьего элементов И - -НЕ, выход каждого из которых соединен соответственно с входом четвертого элемента И - НЕ, выход которого соединен с выходом блока. 2. The device according to claim 1, characterized in that the logical unit contains four AND elements - NOT, moreover, the first inputs of the first and second elements AND - NOT combined and connected to the first input of the block, the second input of which is connected to the first input of the third and second input the second element AND is NOT, the output of the second element AND is NOT connected to the second inputs of the first and third elements AND is NOT, the output of each of which is connected respectively to the input of the fourth element AND is NOT, the output of which is connected to the output of the block.
SU4871084 1990-10-03 1990-10-03 Device for checking deviation of alternating voltage RU2029312C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4871084 RU2029312C1 (en) 1990-10-03 1990-10-03 Device for checking deviation of alternating voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4871084 RU2029312C1 (en) 1990-10-03 1990-10-03 Device for checking deviation of alternating voltage

Publications (1)

Publication Number Publication Date
RU2029312C1 true RU2029312C1 (en) 1995-02-20

Family

ID=21538770

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4871084 RU2029312C1 (en) 1990-10-03 1990-10-03 Device for checking deviation of alternating voltage

Country Status (1)

Country Link
RU (1) RU2029312C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2658562C1 (en) * 2017-07-03 2018-06-21 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Signal level control device of phase-sensitive sensor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 1486944, кл. G 01R 19/165, 1987. *
Авторское свидетельство СССР N 625167, кл. G 01R 19/00, 1975. (56) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2658562C1 (en) * 2017-07-03 2018-06-21 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Signal level control device of phase-sensitive sensor

Similar Documents

Publication Publication Date Title
US3328688A (en) Phase comparator using bistable and logic elements
US3096483A (en) Frequency divider system with preset means to select countdown cycle
US3562661A (en) Digital automatic phase and frequency control system
US3634838A (en) Apparatus for digitally representing angular displacement
US3571728A (en) Fractional frequency divider
US3579126A (en) Dual speed gated counter
US3137818A (en) Signal generator with external start pulse phase control
US3895293A (en) Method and system for furnishing an indication of the deviation of the actual frequency of a low frequency signal from a nominal frequency
US3218553A (en) Time interval measuring system employing vernier digital means and coarse count ambiguity resolver
CA1191892A (en) Inverter firing control with compensation for variable switching delay
RU2029312C1 (en) Device for checking deviation of alternating voltage
US3480949A (en) Analog to digital converters
US3599102A (en) Digital phase detector
US4783622A (en) Frequency abnormality detecting circuit
US3691473A (en) Voltage ratio apparatus with logarithmic output
US3419800A (en) Gauging system including automatic balancing and stoppage means
GB1147553A (en) Measuring system
US3125750A (en) Clock pulses
RU2726882C1 (en) Digital frequency comparison circuit
SU1615631A1 (en) Amplitude detector
JPS6211818B2 (en)
JPS62280656A (en) Pulse generator
JPS61223662A (en) Frequency measuring system
SU771683A1 (en) Trigonometric function generator
SU1115198A1 (en) Device for adjusting voltage