RU2024210C1 - Device for receiving m-position phase-pulse signals - Google Patents

Device for receiving m-position phase-pulse signals

Info

Publication number
RU2024210C1
RU2024210C1 SU4826724A RU2024210C1 RU 2024210 C1 RU2024210 C1 RU 2024210C1 SU 4826724 A SU4826724 A SU 4826724A RU 2024210 C1 RU2024210 C1 RU 2024210C1
Authority
RU
Russia
Prior art keywords
unit
inputs
phase
outputs
signal
Prior art date
Application number
Other languages
Russian (ru)
Inventor
В.В. Беднарский
Е.В. Чучин
Original Assignee
Войсковая часть 45807
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 45807 filed Critical Войсковая часть 45807
Priority to SU4826724 priority Critical patent/RU2024210C1/en
Application granted granted Critical
Publication of RU2024210C1 publication Critical patent/RU2024210C1/en

Links

Images

Abstract

FIELD: electric communication engineering. SUBSTANCE: device has phase detectors 1-8, logic unit 9, calculating unit 10, driven multivibrator unit 11, data signal detector 12, switch 13, mode-of-operation setting unit 14, seven phase shifters 15. Seventh and eighth phase detectors, sixth and seventh phase shifters, calculating unit 10, switch 13, and mode-of-operation setting unit 14 are introduced to improve noise immunity of device. In addition, logic unit 9 is eight-input and sixteen-output device. Phase detectors form eight channels for receiving M-position (M 2,4,8) phase-pulse signals wherein standard oscillations are ensured by shaper 16 and seven phase shifters. Data trains of signals differ in voltage polarity across outputs of phase detectors 1-8 and identified by unit 9 that has 24 logic elements. Calculations are formed for each type of signal in unit 10 having 20 OR gates by way of appropriate merging of outputs of unit 9. Unit 11 functions as storage items and actuates detector 12 which determines signal positioning. Unit 14 forms control voltages for switch 13 depending on type of signal. This makes it possible to vary conditions for shaping coherent carrier for each signal. EFFECT: improved design, improved noise immunity. 2 dwg, 1 tbl

Description

Изобретение относится к электросвязи. The invention relates to telecommunications.

Цель изобретения - повышение помехоустойчивости путем повышения точности формирования когерентной несущей частоты. The purpose of the invention is to increase noise immunity by increasing the accuracy of the formation of a coherent carrier frequency.

На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 - векторные диаграммы, поясняющие его работу. In FIG. 1 shows a structural electrical diagram of the proposed device; in FIG. 2 - vector diagrams explaining his work.

Устройство содержит первый-восьмой фазовые детекторы 1-8, логический блок 9, решающий блок 10, блок ждущих мультивибраторов 11, обнаружитель 12 информационного сигнала, коммутатор 13, блок 14 установки режима работы, первый-седьмой фазовращатели 151-157, формирователь когерентной несущей.The device comprises a first to eighth phase detectors 1-8, a logic unit 9, a solving unit 10, a standby multivibrator 11, an information signal detector 12, a switch 13, an operating mode setting unit 14, a first to seventh phase shifters 15 1 -15 7 , a coherent shaper carrier.

Устройство работает следующим образом. The device operates as follows.

На вход устройства поступает ФМн сигнал вида Ai(t) = AoCos

Figure 00000002
t +
Figure 00000003
+
Figure 00000004
, 0 ≅ t < T , (1) где А0, ω - амплитуда и несущая частота сигнала;
φс - начальная фаза сигнала;
Т - длительность элементарной информационной посылки сигнала;
i - случайный информационный параметр, принимающий значения i = 1, 5, i = 1, 3, 5, 7, i =
Figure 00000005
соответственно для сигналов 2-ФМн, 4-ФМн, 8-ФМн.An FMN signal of the form A i (t) = A o Cos
Figure 00000002
t +
Figure 00000003
+
Figure 00000004
, 0 ≅ t <T, (1) where А 0 , ω is the amplitude and carrier frequency of the signal;
φ with - the initial phase of the signal;
T - the duration of the elementary information signal;
i is a random information parameter taking values i = 1, 5, i = 1, 3, 5, 7, i =
Figure 00000005
respectively, for signals 2-FMN, 4-FMN, 8-FMN.

На вторые входы фазовых детекторов 1-8 через фазовращатели 15 поступают колебания

Figure 00000006
Figure 00000007
Figure 00000008
Figure 00000009
Figure 00000010
(2) где φг - начальная фаза опорных колебаний. На выходах фазовых детекторов 1-8 формируются напряжения
Figure 00000011
Figure 00000012
Figure 00000013
Figure 00000014
(3) где Z0=
Figure 00000015

k - коэффициент передачи фазовых детекторов 1-8; Δ φг = φс - φг
При синхронизации устройства по несущей частоте Δ φ = 0. На выходах фазовых детекторов 1-8 образуются шестнадцать комбинаций напряжений в зависимости от того, какое значение принимает информационный параметр i. Величины и знак этих напряжений определяется выражениями (3) и иллюстрируется диаграммой на фиг. 2,а, из которой видно, что для различения информационных позиций сигналов (1) достаточно знать лишь знаки проекций векторов сигналов на координатные оси (2), а их величина не имеет значения. Поэтому отрицательные и нулевые напряжения на выходах фазовых детекторов 1-8 воспринимаются логическим блоком 9 как логический "0", а положительные - как логическая "1". Тогда работу логического блока 9 можно представлять в виде переключательных функций:
Figure 00000016
(4) Таким образом, основание U1, U3, U5, U7 и вспомогательные U2, U4, U6, U8координатные оси (2) разбивают область решений для элементов сигнала (1) на шестнадцать секторов (см. фиг. 2,а), каждому из которых соответствует свой выход Х логического блока 9. Такое построение позволяет реализовать в блоке 10 рациональное правило решений для сигналов 2-ФМн, 4-ФМн и 8-ФМн. При отсутствии вспомогательных координатных осей область решений имела бы секторы, в которых элементы 2ФМн и 4-ФМн сигналов не различимы (см. фиг. 2,б,в). Это снижало бы помехоустойчивость приема.The second inputs of the phase detectors 1-8 through phase shifters 15 receive oscillations
Figure 00000006
Figure 00000007
Figure 00000008
Figure 00000009
Figure 00000010
(2) where φ g is the initial phase of the reference vibrations. The outputs of the phase detectors 1-8 are formed voltage
Figure 00000011
Figure 00000012
Figure 00000013
Figure 00000014
(3) where Z 0 =
Figure 00000015

k is the transfer coefficient of phase detectors 1-8; Δ φ g = φ s - φ g
When the device is synchronized by the carrier frequency Δ φ = 0. Sixteen voltage combinations are formed at the outputs of phase detectors 1–8, depending on what value the information parameter i takes. The magnitude and sign of these stresses is determined by expressions (3) and is illustrated by the diagram in FIG. 2a, which shows that to distinguish the information positions of signals (1), it is enough to know only the signs of the projections of the signal vectors on the coordinate axes (2), and their value does not matter. Therefore, negative and zero voltages at the outputs of the phase detectors 1-8 are perceived by the logical unit 9 as a logical "0", and positive - as a logical "1". Then the operation of the logical unit 9 can be represented in the form of switching functions:
Figure 00000016
(4) Thus, the base U 1 , U 3 , U 5 , U 7 and auxiliary U 2 , U 4 , U 6 , U 8 coordinate axes (2) divide the solution domain for the signal elements (1) into sixteen sectors (see Fig. 2, a), each of which has its own output X of logical block 9. Such a construction allows to implement in block 10 a rational decision rule for signals 2-PSK, 4-PSK and 8-PSK. In the absence of auxiliary coordinate axes, the solution region would have sectors in which the elements of 2PSK and 4-PSK signals are not distinguishable (see Fig. 2, b, c). This would reduce reception noise immunity.

Рассмотрим работу блока решений 10, на входы которого поступают с выхода логического блока 9 кодовые комбинации, определяемые совокупностью переключательных функций (4). Consider the work of decision block 10, the inputs of which come from the output of logical block 9 code combinations determined by the combination of switching functions (4).

В случае приема сигналов 8-ФМн блок решений 10 реализует правило

Figure 00000017
Figure 00000018
Figure 00000019
Figure 00000020
Figure 00000021
Figure 00000022
Figure 00000023
X
Figure 00000024
(5) Для сигналов 4-ФМн правило решения имеет вид
Figure 00000025
Figure 00000026
Figure 00000027
(6) При приеме сигналов 2-ФМн реализуется правило
Figure 00000028
Figure 00000029
Figure 00000030
Figure 00000031
+
Figure 00000032
+
Figure 00000033
Figure 00000034
(7)
В выражениях (5), (6), (7) приняты следующие обозначения:
Si (M) - элемент сигнала, определяемый информационным параметром i и позиционностью сигнала М = 2, 4, 8;
Yn - информационный выход блока 10, n =
Figure 00000035
.In the case of receiving signals 8-QPSK decision block 10 implements the rule
Figure 00000017
Figure 00000018
Figure 00000019
Figure 00000020
Figure 00000021
Figure 00000022
Figure 00000023
X
Figure 00000024
(5) For 4-PSK signals, the decision rule has the form
Figure 00000025
Figure 00000026
Figure 00000027
(6) When receiving 2-PSK signals, the rule is implemented
Figure 00000028
Figure 00000029
Figure 00000030
Figure 00000031
+
Figure 00000032
+
Figure 00000033
Figure 00000034
(7)
In the expressions (5), (6), (7), the following notation is used:
S i (M) is the signal element determined by the information parameter i and the positionality of the signal M = 2, 4, 8;
Y n - information output of block 10, n =
Figure 00000035
.

Следовательно, выходы Y1, Yn, где n = !

Figure 00000036
, ..., Yn, где n =
Figure 00000037
, являются информационными выходами устройства соответственно для сигналов 2-ФМн, 4-ФМн и 8-ФМн.Therefore, the outputs are Y 1 , Y n , where n =!
Figure 00000036
, ..., Y n , where n =
Figure 00000037
are the information outputs of the device, respectively, for signals 2-PSK, 4-PSK and 8-PSK.

Режим синхронизации устройства по несущей частоте с целью обеспечения когерентности колебаний опорного генератора 18 осуществляется следующим образом. The synchronization mode of the device at the carrier frequency in order to ensure coherence of oscillations of the reference generator 18 is as follows.

Кодовые комбинации вида (5) с информационных выходов 8-ФМн сигналов через коммутатор 13, который в исходном состоянии открыт напряжением, формируемым в блоке 14, поступает на входы формирователя 16, которыми являются входы дешифратора. Дешифратор представляет собой преобразователь код-напряжение, образующий на своих выходах напряжения:
U17-1= Cos

Figure 00000038
; U17-2= Sin
Figure 00000039
(8)
U17-1 = U17-2 = 0 при Yn' = 0, где n =
Figure 00000040
. Последнее выражение будет учтено при описании работы устройства в режиме повышения точности восстановления когерентного несущей частоты.Code combinations of the form (5) from the information outputs of the 8-FMN signals through the switch 13, which in the initial state is open by the voltage generated in block 14, are supplied to the inputs of the shaper 16, which are the inputs of the decoder. The decoder is a code-voltage converter, generating voltage at its outputs:
U 17-1 = Cos
Figure 00000038
; U 17-2 = Sin
Figure 00000039
(8)
U 17-1 = U 17-2 = 0 at Y n '= 0, where n =
Figure 00000040
. The last expression will be taken into account when describing the operation of the device in the mode of increasing the accuracy of restoration of the coherent carrier frequency.

С выхода фазового детектора 5 и с первого выхода дешифратора блока 16 на входы одного перемножителя блока 16 поступают соответственно напряжения Z2 и U17-1. На выходе этого перемножителя в этом случае формируется напряжение
U19= Z0Cos

Figure 00000041
+
Figure 00000042
+
Figure 00000043
Cos
Figure 00000044

На входы другого перемножителя подаются соответственно напряжения Z6 и U17-2, при этом на его выходе напряжение имеет вид
U22= Z0Cos
Figure 00000045
+
Figure 00000046
Sin
Figure 00000047
После суммирования напряжений U19, U22 на выходе сумматора блока 16 получаем
U20 = Z0sin Δ φ (9) Напряжение U20, поступая через фильтр блока 16 на вход опорного генератора блока 16, подстраивает фазу опорных колебаний на величину Δ φ и обеспечивает колебание когерентной несущей.From the output of the phase detector 5 and from the first output of the decoder unit 16 to the inputs of one multiplier of the unit 16 respectively receive voltage Z 2 and U 17-1 . In this case, a voltage is generated at the output of this multiplier
U 19 = Z 0 Cos
Figure 00000041
+
Figure 00000042
+
Figure 00000043
Cos
Figure 00000044

The inputs of another multiplier are supplied, respectively, voltage Z 6 and U 17-2 , while the output voltage is
U 22 = Z 0 Cos
Figure 00000045
+
Figure 00000046
Sin
Figure 00000047
After summing the voltages U 19 , U 22 at the output of the adder of block 16 we get
U 20 = Z 0 sin Δ φ (9) The voltage U 20 , coming through the filter of block 16 to the input of the reference oscillator of block 16, adjusts the phase of the reference oscillations by the value Δ φ and provides oscillation of the coherent carrier.

Рассмотрим алгоритм определения позиционности ФМн сигналов. Consider the algorithm for determining the positionality of the PSK signals.

Признак позиционности ФМн сигналов очевиден из анализа выражений (3), (4) и (5), а именно: при поступлении на вход устройства сигнала 8-ФМн появление "1" возможно на всех выходах 1 блока 10: в случае сигнала 4-ФМн "1" образуются на соответствующих четырех выходах Y' блока 10; при 2-ФМн сигнале "1" появляются на соответствующих двух выходах Y' блока 10. The sign of positioning of the PSK signals is obvious from the analysis of expressions (3), (4) and (5), namely: when an 8-PSK signal is input to the device, the appearance of “1” is possible at all outputs 1 of block 10: in the case of a 4-PSK signal "1" are formed at the respective four outputs Y 'of block 10; when 2-QPSK signal "1" appear on the corresponding two outputs Y 'of block 10.

Кодовые комбинации Y6 '...Y13' c выходов логического блока 9 через блок 11 поступают на входы обнаружителя 12, который выполнен на семи логических элементах. При поступлении на вход соответствующего ждущего мультивибратора "1" напряжение на его выходе остается неизменным в течение времени t = (50. ..100)Т. Это позволяет одновременно наблюдать, на каких именно выходах блока 10 появились "1". Алгоритм работы обнаружителя 12 представлен в таблице. Такой алгоритм обнаружителя 12 позволяет однозначно определять позиционность принимаемого ФМн сигнала.Code combinations Y 6 '... Y 13 ' from the outputs of the logical block 9 through the block 11 are fed to the inputs of the detector 12, which is made on seven logic elements. Upon receipt of the corresponding standby multivibrator "1" at the input, the voltage at its output remains unchanged for a time t = (50 ... 100) T. This allows you to simultaneously observe on which exactly outputs of block 10 “1” appeared. The algorithm of the detector 12 is presented in the table. Such a detector algorithm 12 allows you to uniquely determine the positionality of the received PSK signal.

Если входной сигнал является восьмипозиционным, то состояние блока 14, состоящего из источника напряжения с уровнем логической "1" и двух ключей, соответствует исходному, т.е. ключи замкнуты, уровни "1" поступают на все управляющие входы коммутатора 13, все каналы которого открыты. If the input signal is eight-position, then the state of block 14, consisting of a voltage source with a logic level of "1" and two keys, corresponds to the initial one, i.e. the keys are closed, levels "1" are supplied to all control inputs of the switch 13, all of whose channels are open.

При четырехпозиционном сигнале один ключ размыкается, что приводит к закрытию второго, четвертого, шестого и восьмого каналов коммутаторов 13. В формирователе 16 устанавливается вариант синхронизации когерентной несущей, соответствующей сигналу 4-ФМн. При этом подстройка опорного генератора осуществлется только по элементам сигнала, когда i принимает значения 1, 3, 5, 7, причем векторы сигнала попадают в наиболее достоверные секторы области решений, а именно: 1,6; 4,5; 8,9; 12,13 (см. фиг. 2,а). Если векторы сигнала под действием помех попадают в любой другой сектор области решений, то напряжение на входы дешифратора блока 16 не поступает, что соответствует условию Yn' = 0 в выражении (8). На выходах дешифратора наблюдаются напряжения U17-1 = U17-2 = 0 и, следовательно, на выходе сумматора блока 16 управляющее напряжение отсутствует, т.е. при Δ φ = 0. Это повышает точность восстановления фазы когерентной несущей частоты.When the four-position signal, one key opens, which leads to the closure of the second, fourth, sixth and eighth channels of the switches 13. In the former 16, the synchronization option of the coherent carrier corresponding to the 4-PSK signal is set. In this case, the adjustment of the reference generator is carried out only according to the signal elements, when i takes values 1, 3, 5, 7, and the signal vectors fall into the most reliable sectors of the solution domain, namely: 1.6; 4,5; 8.9; 12.13 (see Fig. 2, a). If the signal vectors under the influence of interference fall into any other sector of the solution domain, then the voltage is not supplied to the inputs of the decoder of block 16, which corresponds to the condition Y n '= 0 in expression (8). The outputs of the decoder are observed voltage U 17-1 = U 17-2 = 0 and, therefore, the control voltage is absent at the output of the adder of block 16, i.e. at Δ φ = 0. This increases the accuracy of phase recovery of the coherent carrier frequency.

Аналогично повышается точность формирования когерентного колебания при обработке сигнала 2-ФМн. Только в этом случае ключи блока 14 разомкнуты, на входы дешифратора блока 16 напряжение поступает лишь с двух выходов Y6', Y10' блока решений 10, на которых появляются наиболее достоверные решения.Similarly, the accuracy of the formation of coherent oscillations during processing of the 2-FMN signal is increased. Only in this case, the keys of block 14 are open, the inputs of the decoder of block 16 receive voltage from only two outputs Y 6 ', Y 10 ' of decision block 10, on which the most reliable solutions appear.

Claims (1)

УСТРОЙСТВО ДЛЯ ПРИЕМА М-ПОЗИЦИОННЫХ ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащее логический блок, первый, второй, третий и четвертый входы которого подключены к выходам соответственно первого, второго, третьего и четвертого фазовых детекторов, первые входы которых объединены и подключены к первым входам пятого и шестого фазовых детекторов, выходы которых соединены соответственно с первым и вторым входами формирователя когерентной несущей, вторые входы первого, второго, третьего, четвертого и пятого фазовых детекторов подключены к выходам соответственно первого, второго, третьего, четвертого и пятого фазовращателей, входы которых объединены и подключены к второму входу шестого фазового детектора и выходу формирователя когерентной несущей, блок ждущих мультивибраторов и обнаружитель информационного сигнала, отличающееся тем, что, с целью повышения помехоустойчивости путем повышения точности формирования когерентной несущей частоты, введены шестой и седьмой фазовращатели, седьмой и восьмой фазовые детекторы, коммутатор, решающий блок и блок установки режима работ, выход которого соединен с управляющим входом коммутатора, выход которого соединен с третьим входом формирователя когерентной несущей, вход которого соединен с входами шестого и седьмого фазовращателей, выходы которых соединены с вторыми входами соответственно седьмого и восьмого фазовых детекторов, выходы которых соединены соответственно с седьмым и восьмым входами логического блока, выход которого подключен к входу решающего блока, выходы которого соединены с сигнальными входами коммутатора и входами блока ждущих мультивибраторов, выход которого соединен с входом обнаружителя информационного сигнала, причем первые входы седьмого и восьмого фазовых детекторов подключены к первым входам пятого и шестого фазовых детекторов, выходы которых соединены соответственно с пятым и шестым входами логического блока. DEVICE FOR RECEIVING M-POSITION PHASOMANIPULATED SIGNALS, containing a logical unit, the first, second, third and fourth inputs of which are connected to the outputs of the first, second, third and fourth phase detectors, the first inputs of which are combined and connected to the first inputs of the fifth and sixth phase detectors the outputs of which are connected respectively to the first and second inputs of the shaper of a coherent carrier, the second inputs of the first, second, third, fourth and fifth phase detectors are connected to the output m, respectively, of the first, second, third, fourth and fifth phase shifters, the inputs of which are combined and connected to the second input of the sixth phase detector and the output of the coherent carrier driver, a waiting multivibrator unit and an information signal detector, characterized in that, in order to increase noise immunity by increasing accuracy the formation of a coherent carrier frequency, introduced the sixth and seventh phase shifters, the seventh and eighth phase detectors, a switch, a decision unit and a unit for setting the operating mode, One of which is connected to the control input of the switch, the output of which is connected to the third input of the coherent carrier driver, the input of which is connected to the inputs of the sixth and seventh phase shifters, the outputs of which are connected to the second inputs of the seventh and eighth phase detectors, respectively, whose outputs are connected to the seventh and eighth inputs, respectively logical block, the output of which is connected to the input of the decisive block, the outputs of which are connected to the signal inputs of the switch and the inputs of the block of waiting multivibrators, in turn coupled to an input of the information signal detector, wherein the first inputs of the seventh and eighth phase detector are connected to first inputs of the fifth and sixth phase detector outputs are connected respectively with the fifth and sixth logic block inputs.
SU4826724 1990-05-17 1990-05-17 Device for receiving m-position phase-pulse signals RU2024210C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4826724 RU2024210C1 (en) 1990-05-17 1990-05-17 Device for receiving m-position phase-pulse signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4826724 RU2024210C1 (en) 1990-05-17 1990-05-17 Device for receiving m-position phase-pulse signals

Publications (1)

Publication Number Publication Date
RU2024210C1 true RU2024210C1 (en) 1994-11-30

Family

ID=21514990

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4826724 RU2024210C1 (en) 1990-05-17 1990-05-17 Device for receiving m-position phase-pulse signals

Country Status (1)

Country Link
RU (1) RU2024210C1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 1283995, кл. H 04L 27/22, 1985. *

Similar Documents

Publication Publication Date Title
US3128343A (en) Data communication system
EP0141422B1 (en) Frequency detector
GB1503610A (en) Digital data transmission system
US3417332A (en) Frequency shift keying apparatus
JPH11509708A (en) Receiver, demodulator and demodulation method
RU2024210C1 (en) Device for receiving m-position phase-pulse signals
US3008124A (en) System for transmission and reception of binary digital information
US3777269A (en) Binary modulator for coherent phase-shift keyed signal generation
US3267199A (en) Systems for introducing vibrato
GB1475532A (en) Phase discrimination circuits
US3406255A (en) Data transmission techniques using orthogonal fm signal
US3783389A (en) Median frequency generator
SU906021A1 (en) Device for shaping frequency-manipulated signals
SU985966A1 (en) Frequency-shift keying device
SU703914A1 (en) Binary signal regenerator
JPS5634240A (en) Fundamental frequency switching control system in frequency synthesizing unit
SU794742A1 (en) Device for suppressing noise in telephonic official channel
SU1197046A2 (en) Two-phase harmonic oscillator
SU1184082A1 (en) Multiposition frequency-shift keyer of signals
SU815958A1 (en) Device for shaping double phase telegraphy signals
SU849520A1 (en) Device for monitoring delay
JP2722807B2 (en) Sampling clock generation circuit
RU2019055C1 (en) Demodulator of signals of sixteen-position quadrature on-off keying
RU2097928C1 (en) Method for suppression of interference in electric circuits and device which implements said method
SU1107322A2 (en) Frequency-shift keyer