RU2013154544A - Устройство и способ для основанной на аппаратных средствах безопасной обработки данных с использованием правил диапазона адресов буферной памяти - Google Patents

Устройство и способ для основанной на аппаратных средствах безопасной обработки данных с использованием правил диапазона адресов буферной памяти Download PDF

Info

Publication number
RU2013154544A
RU2013154544A RU2013154544/08A RU2013154544A RU2013154544A RU 2013154544 A RU2013154544 A RU 2013154544A RU 2013154544/08 A RU2013154544/08 A RU 2013154544/08A RU 2013154544 A RU2013154544 A RU 2013154544A RU 2013154544 A RU2013154544 A RU 2013154544A
Authority
RU
Russia
Prior art keywords
protected
addresses
address range
buffer memory
insecure
Prior art date
Application number
RU2013154544/08A
Other languages
English (en)
Other versions
RU2573215C2 (ru
Inventor
Судип Рави КОТТИЛИНГАЛ
Джаянтх МАНДАЯМ
Рон КЕЙДАР
Original Assignee
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед
Publication of RU2013154544A publication Critical patent/RU2013154544A/ru
Application granted granted Critical
Publication of RU2573215C2 publication Critical patent/RU2573215C2/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2113—Multi-level security, e.g. mandatory access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Databases & Information Systems (AREA)
  • Storage Device Security (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Abstract

1. Процессор, реализованный в аппаратных средствах, для обработки данных из буферной памяти, причем процессор содержит:блок защиты, сконфигурированный, чтобы:разрешать запись выходных данных, обработанных на основе входных данных из по меньшей мере одной защищенной ячейки, ассоциированной с защищенным диапазоном адресов буферной памяти, в одну или более защищенных ячеек, ассоциированных с защищенным диапазоном адресов, иблокировать запись выходных данных, обработанных на основе входных данных из по меньшей мере одной защищенной ячейки, ассоциированной с защищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов буферной памяти.2. Процессор по п. 1, в котором блок защиты дополнительно сконфигурирован, чтобы разрешать запись выходных данных, обработанных на основе входных данных из по меньшей мере одной незащищенной ячейки, ассоциированной с незащищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов.3. Процессор по п. 1, в котором адреса для защищенного диапазона адресов содержат виртуальные адреса.4. Процессор по п. 3, в котором защищенный диапазон адресов содержит страницу буферной памяти.5. Процессор по п. 4, в котором виртуальные адреса отображены на физические адреса в буферной памяти посредством таблицы страниц.6. Процессор по п. 1, в котором адреса для защищенного диапазона адресов содержат физические адреса.7. Процессор по п. 1, в котором входные данные основаны на данных, извлеченных из защищенного контента из защищенного источника.8. Процессор по п. 1, в котором выходные данные предназн�

Claims (34)

1. Процессор, реализованный в аппаратных средствах, для обработки данных из буферной памяти, причем процессор содержит:
блок защиты, сконфигурированный, чтобы:
разрешать запись выходных данных, обработанных на основе входных данных из по меньшей мере одной защищенной ячейки, ассоциированной с защищенным диапазоном адресов буферной памяти, в одну или более защищенных ячеек, ассоциированных с защищенным диапазоном адресов, и
блокировать запись выходных данных, обработанных на основе входных данных из по меньшей мере одной защищенной ячейки, ассоциированной с защищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов буферной памяти.
2. Процессор по п. 1, в котором блок защиты дополнительно сконфигурирован, чтобы разрешать запись выходных данных, обработанных на основе входных данных из по меньшей мере одной незащищенной ячейки, ассоциированной с незащищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов.
3. Процессор по п. 1, в котором адреса для защищенного диапазона адресов содержат виртуальные адреса.
4. Процессор по п. 3, в котором защищенный диапазон адресов содержит страницу буферной памяти.
5. Процессор по п. 4, в котором виртуальные адреса отображены на физические адреса в буферной памяти посредством таблицы страниц.
6. Процессор по п. 1, в котором адреса для защищенного диапазона адресов содержат физические адреса.
7. Процессор по п. 1, в котором входные данные основаны на данных, извлеченных из защищенного контента из защищенного источника.
8. Процессор по п. 1, в котором выходные данные предназначены для считывания из буферной памяти посредством аппаратных средств отображения.
9. Устройство для обработки данных из буферной памяти, содержащее:
средство для разрешения записи выходных данных, обработанных на основе входных данных из по меньшей мере одной защищенной ячейки, ассоциированной с защищенным диапазоном адресов буферной памяти, в одну или более защищенных ячеек, ассоциированных с защищенным диапазоном адресов; и
средство для блокирования записи выходных данных, обработанных на основе входных данных из по меньшей мере одной защищенной ячейки, ассоциированной с защищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов буферной памяти.
10. Устройство по п. 9, дополнительно содержащее средство для разрешения записи выходных данных, обработанных на основе входных данных из по меньшей мере одной незащищенной ячейки, ассоциированной с незащищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов.
11. Устройство по п. 9, в котором адреса для защищенного
диапазона адресов содержат виртуальные адреса.
12. Устройство по п. 11, в котором защищенный диапазон адресов содержит страницу буферной памяти.
13. Устройство по п. 12, в котором виртуальные адреса отображаются на физические адреса в буферной памяти посредством таблицы страниц.
14. Устройство по п. 9, в котором адреса для защищенного диапазона адресов содержат физические адреса.
15. Устройство по п. 9, в котором входные данные основаны на данных, извлеченных из защищенного контента из защищенного источника.
16. Устройство по п. 9, в котором выходные данные предназначены для считывания из буферной памяти посредством аппаратных средств отображения.
17. Компьютерный программный продукт, содержащий:
считываемый компьютером носитель, содержащий:
код для побуждения компьютера разрешать запись выходных данных, обработанных на основе входных данных из по меньшей мере одной защищенной ячейки, ассоциированной с защищенным диапазоном адресов буферной памяти, в одну или более защищенных ячеек, ассоциированных с защищенным диапазоном адресов; и
код для побуждения компьютера блокировать запись выходных данных, обработанных на основе входных данных из по меньшей мере одной защищенной ячейки, ассоциированной с защищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов буферной памяти.
18. Компьютерный программный продукт по п. 17, в котором
машиночитаемый носитель дополнительно содержит:
код для побуждения компьютера разрешать запись выходных данных, обработанных на основе входных данных из по меньшей мере одной незащищенной ячейки, ассоциированной с незащищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов.
19. Компьютерный программный продукт по п. 17, в котором адреса для защищенного диапазона адресов содержат виртуальные адреса.
20. Компьютерный программный продукт по п. 19, в котором защищенный диапазон адресов содержит страницу буферной памяти.
21. Компьютерный программный продукт по п. 20, в котором виртуальные адреса отображаются на физические адреса в буферной памяти посредством таблицы страниц.
22. Компьютерный программный продукт по п. 17, в котором адреса для защищенного диапазона адресов содержат физические адреса.
23. Компьютерный программный продукт по п. 17, в котором входные данные основаны на данных, извлеченных из защищенного контента из защищенного источника.
24. Компьютерный программный продукт по п. 17, в котором выходные данные предназначены для считывания из буферной памяти для отображения.
25. Способ обработки данных из буферной памяти, содержащий:
разрешение процессору, реализованному в аппаратных средствах, записывать выходные данные, обработанные на основе входных данных из по меньшей мере одной защищенной ячейки,
ассоциированной с защищенным диапазоном адресов буферной памяти, в одну или более защищенных ячеек, ассоциированных с защищенным диапазоном адресов; и
блокирование процессора от записи выходных данных, обработанных на основе входных данных из по меньшей мере одной защищенной ячейки, ассоциированной с защищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов буферной памяти.
26. Способ по п. 25, дополнительно содержащий разрешение процессору записывать выходные данные, обработанные на основе входных данных из по меньшей мере одной незащищенной ячейки, ассоциированной с незащищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов.
27. Способ по п. 25, в котором адреса для защищенного диапазона адресов содержат виртуальные адреса.
28. Способ по п. 27, в котором защищенный диапазон адресов содержит страницу буферной памяти.
29. Способ по п. 28, в котором виртуальные адреса отображаются на физические адреса в буферной памяти посредством таблицы страниц.
30. Способ по п. 25, в котором адреса для защищенного диапазона адресов содержат физические адреса.
31. Способ по п. 25, в котором входные данные основаны на данных, извлеченных из защищенного контента из защищенного источника.
32. Способ по п. 25, в котором выходные данные предназначены
для считывания из буферной памяти для отображения.
33. Устройство, содержащее:
буферную память, имеющую множество адресуемых ячеек, содержащую:
защищенные ячейки, ассоциированные с защищенным диапазоном адресов, и
незащищенные ячейки, ассоциированные с незащищенным диапазоном адресов, и
процессор, реализованный в аппаратных средствах, для обработки данных из защищенных ячеек и из незащищенных ячеек, причем процессор сконфигурирован для:
разрешения записи выходных данных, обработанных на основе входных данных из по меньшей мере одной из защищенных ячеек, ассоциированных с защищенным диапазоном адресов, в одну или более защищенных ячеек, ассоциированных с защищенным диапазоном адресов, и
блокирования записи выходных данных, обработанных на основе входных данных из по меньшей мере одной из защищенных ячеек, ассоциированных с защищенным диапазоном адресов, в одну или более из незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов.
34. Устройство по п. 33, в котором процессор дополнительно сконфигурирован для разрешения записи выходных данных, обработанных на основе входных данных из по меньшей мере одной из незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов, в одну или более незащищенных ячеек, ассоциированных с незащищенным диапазоном адресов.
RU2013154544/08A 2011-05-10 2012-05-10 Устройство и способ для основанной на аппаратных средствах безопасной обработки данных с использованием правил диапазона адресов буферной памяти RU2573215C2 (ru)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161484575P 2011-05-10 2011-05-10
US61/484,575 2011-05-10
US13/467,853 2012-05-09
US13/467,853 US8943330B2 (en) 2011-05-10 2012-05-09 Apparatus and method for hardware-based secure data processing using buffer memory address range rules
PCT/US2012/037389 WO2012154996A1 (en) 2011-05-10 2012-05-10 Apparatus and method for hardware-based secure data processing using buffer memory address range rules

Publications (2)

Publication Number Publication Date
RU2013154544A true RU2013154544A (ru) 2015-06-20
RU2573215C2 RU2573215C2 (ru) 2016-01-20

Family

ID=46125535

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013154544/08A RU2573215C2 (ru) 2011-05-10 2012-05-10 Устройство и способ для основанной на аппаратных средствах безопасной обработки данных с использованием правил диапазона адресов буферной памяти

Country Status (9)

Country Link
US (2) US8943330B2 (ru)
EP (1) EP2707831B1 (ru)
JP (1) JP6049702B2 (ru)
KR (1) KR101618940B1 (ru)
CN (1) CN103518206B (ru)
BR (1) BR112013028501A2 (ru)
CA (1) CA2835000C (ru)
RU (1) RU2573215C2 (ru)
WO (1) WO2012154996A1 (ru)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8943330B2 (en) * 2011-05-10 2015-01-27 Qualcomm Incorporated Apparatus and method for hardware-based secure data processing using buffer memory address range rules
US8931108B2 (en) * 2013-02-18 2015-01-06 Qualcomm Incorporated Hardware enforced content protection for graphics processing units
US9507961B2 (en) * 2013-07-01 2016-11-29 Qualcomm Incorporated System and method for providing secure access control to a graphics processing unit
US10824756B2 (en) 2013-09-20 2020-11-03 Open Text Sa Ulc Hosted application gateway architecture with multi-level security policy and rule promulgations
EP2851833B1 (en) 2013-09-20 2017-07-12 Open Text S.A. Application Gateway Architecture with Multi-Level Security Policy and Rule Promulgations
US10116697B2 (en) * 2013-09-20 2018-10-30 Open Text Sa Ulc System and method for geofencing
GB2524561A (en) * 2014-03-27 2015-09-30 St Microelectronics Res & Dev Methods and apparatus for storing content
US10558584B2 (en) * 2014-06-23 2020-02-11 Intel Corporation Employing intermediary structures for facilitating access to secure memory
US9703720B2 (en) 2014-12-23 2017-07-11 Intel Corporation Method and apparatus to allow secure guest access to extended page tables
US9553721B2 (en) * 2015-01-30 2017-01-24 Qualcomm Incorporated Secure execution environment communication
US10102391B2 (en) * 2015-08-07 2018-10-16 Qualcomm Incorporated Hardware enforced content protection for graphics processing units
US9767320B2 (en) 2015-08-07 2017-09-19 Qualcomm Incorporated Hardware enforced content protection for graphics processing units
US11593075B2 (en) 2015-11-03 2023-02-28 Open Text Sa Ulc Streamlined fast and efficient application building and customization systems and methods
KR102407917B1 (ko) * 2015-11-12 2022-06-10 삼성전자주식회사 멀티 프로세서에 의해 공유되는 메모리를 포함하는 멀티 프로세서 시스템 및 상기 시스템의 동작 방법
US11388037B2 (en) 2016-02-25 2022-07-12 Open Text Sa Ulc Systems and methods for providing managed services
FR3050847B1 (fr) * 2016-05-02 2019-04-05 Morpho Procede d'optimisation d'ecritures en memoire dans un dispositif
US10380342B2 (en) 2016-07-29 2019-08-13 Qualcomm Incorporated Kernel-based detection of target application functionality using virtual address mapping
CN107220189A (zh) * 2017-03-14 2017-09-29 晨星半导体股份有限公司 内存空间管理及内存访问控制方法及装置
US10715310B2 (en) 2018-05-07 2020-07-14 Qualcomm Incorporated Method and apparatus for decrypting data blocks of a pattern-encrypted subsample

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4184201A (en) 1978-04-26 1980-01-15 Sperry Rand Corporation Integrating processor element
FR2666472B1 (fr) * 1990-08-31 1992-10-16 Alcatel Nv Systeme de memorisation temporaire d'information comprenant une memoire tampon enregistrant des donnees en blocs de donnees de longueur fixe ou variable.
EP0510242A2 (en) * 1991-04-22 1992-10-28 Acer Incorporated System and method for managing the routing execution in a computer system
CN101359350B (zh) * 1995-02-13 2012-10-03 英特特拉斯特技术公司 用于安全地管理在数据项上的操作的方法
US5892900A (en) * 1996-08-30 1999-04-06 Intertrust Technologies Corp. Systems and methods for secure transaction management and electronic rights protection
US6643765B1 (en) 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
US6101170A (en) * 1996-09-27 2000-08-08 Cabletron Systems, Inc. Secure fast packet switch having improved memory utilization
US6992563B1 (en) * 1997-04-11 2006-01-31 Robert Bosch Gmbh Method for protecting devices, specially car radios, against theft
IL129947A (en) * 1999-05-13 2003-06-24 Tadiran Telecom Business Syste Method and apparatus for downloading software into an embedded system
DE19925693B4 (de) * 1999-06-04 2007-05-16 Phoenix Contact Gmbh & Co Schaltungsanordnung zur gesicherten Datenübertragung in einem ringförmigen Bussystem
US6397301B1 (en) 1999-12-29 2002-05-28 Intel Corporation Preventing access to secure area of a cache
JP2003521776A (ja) * 2000-02-01 2003-07-15 シラス ロジック、インコーポレイテッド セキュアな環境でシステムを選択的に作動させるための方法および回路
TW519651B (en) * 2000-06-27 2003-02-01 Intel Corp Embedded security device within a nonvolatile memory device
US6782480B2 (en) * 2000-12-21 2004-08-24 Sun Microsystems, Inc. Method and apparatus for accessing system information
US7055038B2 (en) 2001-05-07 2006-05-30 Ati International Srl Method and apparatus for maintaining secure and nonsecure data in a shared memory system
US7007025B1 (en) 2001-06-08 2006-02-28 Xsides Corporation Method and system for maintaining secure data input and output
US7296125B2 (en) * 2001-11-29 2007-11-13 Emc Corporation Preserving a snapshot of selected data of a mass storage system
JP3881942B2 (ja) * 2002-09-04 2007-02-14 松下電器産業株式会社 暗号化部を有する半導体装置
JP4347582B2 (ja) * 2003-02-04 2009-10-21 パナソニック株式会社 情報処理装置
US7865739B2 (en) * 2003-09-02 2011-01-04 Sony Ericsson Mobile Communications Ab Methods and devices for transferring security data between memories
GB2406403B (en) 2003-09-26 2006-06-07 Advanced Risc Mach Ltd Data processing apparatus and method for merging secure and non-secure data into an output data stream
US7363491B2 (en) 2004-03-31 2008-04-22 Intel Corporation Resource management in security enhanced processors
US8190914B2 (en) * 2006-02-28 2012-05-29 Red Hat, Inc. Method and system for designating and handling confidential memory allocations
WO2007130386A2 (en) * 2006-05-01 2007-11-15 Mediatek Inc. Method and apparatus for secure context switching in a system including a processor and cached virtual memory
JP2007310601A (ja) 2006-05-18 2007-11-29 Renesas Technology Corp マイクロコンピュータおよびそのソフトウェア保護方法
US7660769B2 (en) 2006-09-12 2010-02-09 International Business Machines Corporation System and method for digital content player with secure processing vault
US7945789B2 (en) 2006-09-12 2011-05-17 International Business Machines Corporation System and method for securely restoring a program context from a shared memory
TWI394437B (zh) * 2006-09-28 2013-04-21 Casio Computer Co Ltd 攝影裝置、記錄電腦程式之記錄媒體及攝影控制方法
US20080086603A1 (en) * 2006-10-05 2008-04-10 Vesa Lahtinen Memory management method and system
US8108905B2 (en) 2006-10-26 2012-01-31 International Business Machines Corporation System and method for an isolated process to control address translation
KR20080067774A (ko) * 2007-01-17 2008-07-22 삼성전자주식회사 허가되지 않은 메모리 접근으로부터 비밀 영역을 보호하기위한 방법 및 시스템
US7907823B2 (en) * 2007-03-19 2011-03-15 At&T Intellectual Property I, L.P. System and method for storing user data
US7934063B2 (en) 2007-03-29 2011-04-26 International Business Machines Corporation Invoking externally assisted calls from an isolated environment
US20080284561A1 (en) * 2007-05-14 2008-11-20 Inventec Corporation Method for protecting data
JP4976991B2 (ja) * 2007-11-22 2012-07-18 株式会社東芝 情報処理装置、プログラム検証方法及びプログラム
US8001334B2 (en) * 2007-12-06 2011-08-16 Silicon Image, Inc. Bank sharing and refresh in a shared multi-port memory device
GB2460393B (en) * 2008-02-29 2012-03-28 Advanced Risc Mach Ltd A data processing apparatus and method for controlling access to secure memory by virtual machines executing on processing circuitry
GB2459097B (en) 2008-04-08 2012-03-28 Advanced Risc Mach Ltd A method and apparatus for processing and displaying secure and non-secure data
WO2010128442A2 (en) * 2009-05-03 2010-11-11 Logomotion, S.R.O. A payment terminal using a mobile communication device, such as a mobile phone; a method of direct debit payment transaction
US9653004B2 (en) * 2008-10-16 2017-05-16 Cypress Semiconductor Corporation Systems and methods for downloading code and data into a secure non-volatile memory
US8452934B2 (en) * 2008-12-16 2013-05-28 Sandisk Technologies Inc. Controlled data access to non-volatile memory
TWI377468B (en) * 2009-02-05 2012-11-21 Nuvoton Technology Corp Integrated circuit and memory protection apparatus and methods thereof
US8108587B2 (en) * 2009-05-26 2012-01-31 Microsoft Corporation Free-space reduction in cached database pages
US9922063B2 (en) * 2009-12-29 2018-03-20 International Business Machines Corporation Secure storage of secret data in a dispersed storage network
US8424100B2 (en) * 2010-03-29 2013-04-16 Motorola Solutions, Inc. System and method of vetting data
US8943330B2 (en) * 2011-05-10 2015-01-27 Qualcomm Incorporated Apparatus and method for hardware-based secure data processing using buffer memory address range rules
US8352444B1 (en) * 2011-07-11 2013-01-08 Peter Hon-You Chang User-driven menu generation system with dynamic generation of target files with placeholders for persistent change or temporary security change over cloud computing virtual storage from template files
FR2980285B1 (fr) * 2011-09-15 2013-11-15 Maxim Integrated Products Systemes et procedes de gestion de cles cryptographiques dans un microcontroleur securise
US8751830B2 (en) * 2012-01-23 2014-06-10 International Business Machines Corporation Memory address translation-based data encryption/compression
US20130305388A1 (en) * 2012-05-10 2013-11-14 Qualcomm Incorporated Link status based content protection buffers
KR20130139604A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 복수의 메모리 칩을 구비한 메모리 장치, 그 인증 시스템 및 인증 방법

Also Published As

Publication number Publication date
CA2835000A1 (en) 2012-11-15
KR101618940B1 (ko) 2016-05-09
EP2707831B1 (en) 2018-09-05
WO2012154996A1 (en) 2012-11-15
US9836414B2 (en) 2017-12-05
CA2835000C (en) 2017-06-27
JP6049702B2 (ja) 2016-12-21
KR20140016370A (ko) 2014-02-07
US8943330B2 (en) 2015-01-27
RU2573215C2 (ru) 2016-01-20
CN103518206B (zh) 2016-09-07
EP2707831A1 (en) 2014-03-19
US20150106630A1 (en) 2015-04-16
US20130132735A1 (en) 2013-05-23
BR112013028501A2 (pt) 2017-01-10
CN103518206A (zh) 2014-01-15
JP2014519089A (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
RU2013154544A (ru) Устройство и способ для основанной на аппаратных средствах безопасной обработки данных с использованием правил диапазона адресов буферной памяти
WO2015178987A3 (en) Cryptographic protection of information in a processing system
JP6739148B2 (ja) コンピューティングシステムにおける動的なメモリアドレス再マッピング
WO2009023629A3 (en) Memory device and method having on-board address protection system for facilitating interface with multiple processors, and computer system using same
GB201206759D0 (en) Management of data processing security in a secondary processor
BR112017022547A2 (pt) método para acessar memória estendida, dispositivo e sistema
GB2534037A8 (en) Instructions and logic to provide advanced paging capabilities for secure enclave page caches
RU2012137719A (ru) Защита информации с использованием зон
GB2513496A (en) Memory address translation-based data encryption
IN2014MN02611A (ru)
TW200713034A (en) Preventing multiple translation lookaside buffer accesses for a same page in memory
CN108370382B (zh) 用于虚拟机之间的数据传输的可缩放技术
JP2016517992A5 (ru)
GB2582097A (en) Protecting in-memory configuration state registers
JP2015505091A5 (ru)
JP2015527661A5 (ru)
TW201346559A (zh) 監督者模式執行保護技術
US10664178B2 (en) Integrity protection for system management mode
GB2596012A (en) Program interruptions for page importing/exporting
Cheng et al. CATTmew: Defeating software-only physical kernel isolation
WO2012037439A3 (en) Single step processing of memory mapped accesses in a hypervisor
US20170185773A1 (en) Techniques for detecting malware with minimal performance degradation
US9990494B2 (en) Techniques for enabling co-existence of multiple security measures
Göktaş et al. Bypassing clang’s safestack for fun and profit
Hirano et al. Machine Learning-based Ransomware Detection Using Low-level Memory Access Patterns Obtained From Live-forensic Hypervisor

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20190511