RU2013149446A - DEVICE FOR BASIC DIVISION OF MODULAR NUMBERS IN THE FORMAT OF THE SYSTEM OF RESIDUAL CLASSES - Google Patents
DEVICE FOR BASIC DIVISION OF MODULAR NUMBERS IN THE FORMAT OF THE SYSTEM OF RESIDUAL CLASSES Download PDFInfo
- Publication number
- RU2013149446A RU2013149446A RU2013149446/08A RU2013149446A RU2013149446A RU 2013149446 A RU2013149446 A RU 2013149446A RU 2013149446/08 A RU2013149446/08 A RU 2013149446/08A RU 2013149446 A RU2013149446 A RU 2013149446A RU 2013149446 A RU2013149446 A RU 2013149446A
- Authority
- RU
- Russia
- Prior art keywords
- outputs
- output
- rns
- input
- inputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Устройство для основного деления модулярных чисел в формате системы остаточных классов, содержащее входные регистры делимого и делителя, выходы которых коммутируются мультиплексором для поочередного преобразования делимого и делителя, представленных в основной СОК во вспомогательную СОК, выход мультиплексора соединен со входом преобразователя, расширяющего базу СОК, выход которого соединен со входом де-мультиплексора, выходы которого соединены с регистрами хранения остатков по расширенным основаниям, выход регистра делимого по расширенным основаниям соединен со входом схемы умножения, а выходы регистра делителя соединены с LUT-таблицей, преобразующей делитель по расширенным основаниям в мультипликативную инверсию, выходы которой соединены со схемой умножения, где реализуется вычислительная модель с′=α,′b′, а выходы умножителя соединены через мультиплексор со входом преобразователя для перехода от вспомогательной СОК к основной СОК, выход которой через демультиплексор соединен с регистрами хранения значений b″и с, представленных в основной СОК, выходы регистра b″соединены с первыми входами умножителя, на вторые входы которого поступают, соответственно делимое и делитель, где реализуется вычислительная модель αb″и bb″, выходы которых соединены с первыми входами схем вычитания, а на вторые входы которых, соответственно, поступают данные регистра с и константа 1, где реализуются вычислительные модели (αb″-с)·q′ и (bb″-1)·q′, выходы которых подключены, соответственно, к выходному ключу, если результат схемы сравнения равен 1, на выходе которого формируется результат деления (частное), в противном случаA device for the main division of modular numbers in the format of a system of residual classes, containing the input registers of the dividend and divider, the outputs of which are switched by a multiplexer for alternately converting the dividend and divider presented in the main RNS to the auxiliary RNS, the output of the multiplexer is connected to the input of the converter expanding the RNS base, the output which is connected to the input of the de-multiplexer, the outputs of which are connected to the registers for storing residues on extended bases, the output of the register divisible by races to wide bases is connected to the input of the multiplication circuit, and the outputs of the divider register are connected to a LUT table that converts the divider along extended bases into a multiplicative inversion, the outputs of which are connected to the multiplication circuit, where a computational model with ′ = α, ′ b ′ is implemented, and the outputs of the multiplier connected through the multiplexer to the input of the Converter for the transition from the auxiliary RNS to the main RNS, the output of which through the demultiplexer is connected to the storage registers of the values b ″ and c presented in the main RNS, the outputs of the register b ″ are connected to the first inputs of the multiplier, the second inputs of which receive, respectively, the dividend and divisor, where the computational model αb ″ and bb ″ is implemented, the outputs of which are connected to the first inputs of the subtraction schemes, and the register inputs with the corresponding inputs respectively and constant 1, where the computational models (αb ″ -с) · q ′ and (bb ″ -1) · q ′ are implemented, the outputs of which are connected, respectively, to the output key, if the result of the comparison circuit is 1, the output of which produces the result division (quotient), otherwise
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2013149446/08A RU2559772C2 (en) | 2013-11-06 | 2013-11-06 | Device for primary division of molecular numbers in format of remainder class system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2013149446/08A RU2559772C2 (en) | 2013-11-06 | 2013-11-06 | Device for primary division of molecular numbers in format of remainder class system |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2013149446A true RU2013149446A (en) | 2015-05-20 |
RU2559772C2 RU2559772C2 (en) | 2015-08-10 |
Family
ID=53283589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2013149446/08A RU2559772C2 (en) | 2013-11-06 | 2013-11-06 | Device for primary division of molecular numbers in format of remainder class system |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2559772C2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2628179C1 (en) * | 2016-11-28 | 2017-08-15 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Device for dividing modular numbers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1633400A1 (en) * | 1989-03-22 | 1991-03-07 | Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. | Arithmetic moduli processing device |
SU1756887A1 (en) * | 1990-11-02 | 1992-08-23 | Научно-исследовательский институт прикладных физических проблем им.А.Н.Севченко | Device for integer division in modulo notation |
FR2777098B1 (en) * | 1998-04-02 | 2001-04-13 | Sgs Thomson Microelectronics | METHOD FOR IMPROVED IMPLEMENTATION OF AN ENTIRE DIVISION |
RU2318239C1 (en) * | 2006-07-05 | 2008-02-27 | Ставропольский военный институт связи ракетных войск | Neuron network for dividing numbers which are represented in a system of residual classes |
RU2400813C2 (en) * | 2008-12-22 | 2010-09-27 | Государственное образовательное учреждение высшего профессионального образования "Ставропольский военный институт связи ракетных войск" Министерства обороны Российской Федерации | Neutron network for main division of modular numbers |
-
2013
- 2013-11-06 RU RU2013149446/08A patent/RU2559772C2/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
RU2559772C2 (en) | 2015-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107766031B (en) | Segmented divider, segmented division operation method and electronic equipment | |
WO2010144673A3 (en) | Multiplicative division circuit with reduced area | |
CN102231101B (en) | Divider and division processing method | |
US10656943B2 (en) | Instruction types for providing a result of an arithmetic operation on a selected vector input element to multiple adjacent vector output elements | |
RU2011139397A (en) | DEVICE FOR DETERMINING THE MODULAR NUMBER SIGN | |
RU2007121226A (en) | DEVICE FOR DETERMINING THE OPTIMAL PERIOD OF MAINTENANCE OF THE PRODUCT | |
Yongxing | On the Smarandache function | |
WO2017012351A1 (en) | Parallel computing method and terminal | |
RU2013149446A (en) | DEVICE FOR BASIC DIVISION OF MODULAR NUMBERS IN THE FORMAT OF THE SYSTEM OF RESIDUAL CLASSES | |
RU2009101397A (en) | DEVICE FOR SOLVING THE BACKPACK TASK | |
Safari et al. | Novel implementation of full adder based scaling in Residue Number Systems | |
RU2013148505A (en) | DEVICE FOR BASIC DIVISION OF MODULAR NUMBERS | |
Kong et al. | Low latency modular multiplication for public-key cryptosystems using a scalable array of parallel processing elements | |
RU2008150458A (en) | NEURAL NETWORK OF MODULAR NUMBERS | |
JP2017527014A5 (en) | ||
JP6420497B2 (en) | Method and device for fixed execution flow multiplier recoding and scalar multiplication | |
US20150026535A1 (en) | Apparatus and method for generating interleaver index | |
Siewobr et al. | Modulo Operation Free Reverse Conversion in the {2 (2n+ 1)-1, 2n, 22n-1} Moduli Set | |
RU151948U1 (en) | NONLINEAR Pseudorandom Sequence Generator | |
RU2011106012A (en) | DEVICE FOR CALCULATING BOOLEAN TRANSFORMATION COEFFICIENTS OVER THE GALOIS FIELD GF (2n) | |
RU2011115796A (en) | DEVICE (OPTIONS) AND METHOD FOR APPROXIMATION WITH DOUBLE ACCURACY OPERATIONS WITH SINGLE ACCURACY | |
RU2012137666A (en) | DEVICE SUPPORT DEVICE BASED ON COOPERATIVE GAMES | |
Wei et al. | Modified research on RFID-oriented ECC point multiplication over GF (2 m) field | |
Asif et al. | An RNS based modular multiplier with reduced complexity | |
UA111351U (en) | SCHEME FOR SEARCHING A MULTIPLICATELY INVENTED BY A VOLUME MODULE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20181107 |