RU2012108314A - DEVICE FOR QUALITY CONTROL OF DATA TRANSFER CHANNEL - Google Patents

DEVICE FOR QUALITY CONTROL OF DATA TRANSFER CHANNEL Download PDF

Info

Publication number
RU2012108314A
RU2012108314A RU2012108314/08A RU2012108314A RU2012108314A RU 2012108314 A RU2012108314 A RU 2012108314A RU 2012108314/08 A RU2012108314/08 A RU 2012108314/08A RU 2012108314 A RU2012108314 A RU 2012108314A RU 2012108314 A RU2012108314 A RU 2012108314A
Authority
RU
Russia
Prior art keywords
input
output
elements
comparator
inputs
Prior art date
Application number
RU2012108314/08A
Other languages
Russian (ru)
Other versions
RU2504830C2 (en
Inventor
Валерий Иванович Власов
Дмитрий Дмитриевич Никулин
Сергей Сергеевич Чернов
Артем Валерьевич Власов
Сергей Васильевич Сафонов
Original Assignee
Валерий Иванович Власов
Дмитрий Дмитриевич Никулин
Сергей Сергеевич Чернов
Артем Валерьевич Власов
Сергей Васильевич Сафонов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Валерий Иванович Власов, Дмитрий Дмитриевич Никулин, Сергей Сергеевич Чернов, Артем Валерьевич Власов, Сергей Васильевич Сафонов filed Critical Валерий Иванович Власов
Priority to RU2012108314/08A priority Critical patent/RU2504830C2/en
Publication of RU2012108314A publication Critical patent/RU2012108314A/en
Application granted granted Critical
Publication of RU2504830C2 publication Critical patent/RU2504830C2/en

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Устройство для автоматизированного контроля линии связи канала передачи данных, содержащее модем, состоящий из демодулятора и модулятора, измеритель коэффициента взаимного различия (ИКВР), состоящий из двух перемножителей, фазовращателя, двух интеграторов, двух квадраторов, сумматора, стробирующего блока и нормирующего блока, группу элементов И, элемент ИЛИ, элемент ИЛИ-НЕ, триггер, регистр, блок измерения отношения энергии сигнала к спектральной плотности шума (авторское свидетельство СССР №1001489, кл. Н04В 3/46), измеритель порогового значения коэффициента взаимного различия, состоящий из элемента И, удвоителя, квадратора, логарифмирующего устройства, делителя; компаратор, блок вывода результатов контроля, группу линий задержки, аналого-цифровой преобразователь, управляемую линию задержки, ключ, отличающееся тем, что с целью повышения достоверности контроля качества линии связи канала передачи данных и оконечного передающего оборудования, являющихся составными частями канала передачи данных, дополнительно введены элемент ИЛИ, два элемента И, RS-триггер, компаратор, два устройства для вычисления математического ожидания (фигура 2), состоящие из двух элементов ИЛИ, двух инверторов, регистра, двух регистров сдвига, группы элементов И, группы сумматоров, счетчика, делителя, элемента И, причем входы элемента ИЛИ подключены к первому и второму выходам первого компаратора, сравнивающего коэффициент взаимного различия с пороговым значением коэффициента взаимного различия (КВР), а выход элемента ИЛИ подключен к установочному S входу RS-триггера, сбросовый R вход которого соединен с третьим выходом первого компараторA device for automated monitoring of a communication line of a data transmission channel, comprising a modem consisting of a demodulator and a modulator, a mutual difference coefficient meter (RCCI), consisting of two multipliers, a phase shifter, two integrators, two quadrators, an adder, a gating block and a normalizing block, a group of elements AND, an OR element, an OR-NOT element, a trigger, a register, a unit for measuring the ratio of signal energy to spectral noise density (USSR author's certificate No. 1001489, class Н04В 3/46), a threshold meter the ratio of the mutual difference coefficient, consisting of the element And, doubler, quadrator, logarithmic device, divider; a comparator, a block for outputting control results, a group of delay lines, an analog-to-digital converter, a controlled delay line, a key, characterized in that in order to increase the reliability of quality control of the communication line of the data channel and terminal transmitting equipment, which are components of the data channel, introduced an OR element, two AND elements, an RS-trigger, a comparator, two devices for calculating the mathematical expectation (Figure 2), consisting of two OR elements, two inverters, a register, two shift registers, group of AND elements, adder groups, counter, divider, AND element, the inputs of the OR element connected to the first and second outputs of the first comparator comparing the mutual difference coefficient with the threshold value of the mutual difference coefficient (CWR), and the output of the OR element connected to installation S input of the RS-flip-flop, the reset R input of which is connected to the third output of the first comparator

Claims (1)

Устройство для автоматизированного контроля линии связи канала передачи данных, содержащее модем, состоящий из демодулятора и модулятора, измеритель коэффициента взаимного различия (ИКВР), состоящий из двух перемножителей, фазовращателя, двух интеграторов, двух квадраторов, сумматора, стробирующего блока и нормирующего блока, группу элементов И, элемент ИЛИ, элемент ИЛИ-НЕ, триггер, регистр, блок измерения отношения энергии сигнала к спектральной плотности шума (авторское свидетельство СССР №1001489, кл. Н04В 3/46), измеритель порогового значения коэффициента взаимного различия, состоящий из элемента И, удвоителя, квадратора, логарифмирующего устройства, делителя; компаратор, блок вывода результатов контроля, группу линий задержки, аналого-цифровой преобразователь, управляемую линию задержки, ключ, отличающееся тем, что с целью повышения достоверности контроля качества линии связи канала передачи данных и оконечного передающего оборудования, являющихся составными частями канала передачи данных, дополнительно введены элемент ИЛИ, два элемента И, RS-триггер, компаратор, два устройства для вычисления математического ожидания (фигура 2), состоящие из двух элементов ИЛИ, двух инверторов, регистра, двух регистров сдвига, группы элементов И, группы сумматоров, счетчика, делителя, элемента И, причем входы элемента ИЛИ подключены к первому и второму выходам первого компаратора, сравнивающего коэффициент взаимного различия с пороговым значением коэффициента взаимного различия (КВР), а выход элемента ИЛИ подключен к установочному S входу RS-триггера, сбросовый R вход которого соединен с третьим выходом первого компаратора, сравнивающего коэффициент взаимного различия с пороговым значением КВР, а выход RS-триггера устройств для вычисления математического ожидания, причем второй вход первого из них соединен с выходом аналого-цифрового преобразователя и с первым входом первого компаратора, а второй вход второго из них соединен с выходом измерителя порогового значения КВР и со вторым входом первого компаратора, а выход каждого из элементов И соединен с входами соответствующих им устройств для вычисления математического ожидания, причем выходы устройств для вычисления математического ожидания подключены к входам компаратора, сравнивающего математическое ожидание флуктуации коэффициента взаимного различия и математическое ожидание флуктуации порогового значения КВР, а выходы компаратора, сравнивающего математические ожидания, подключены к четвертому и пятому входам блока вывода результатов контроля, причем вход устройства для вычисления математического ожидания является входом первого инвертора, первым входом первого элемента ИЛИ и входом первого регистра сдвига, которые являются составными компонентами устройства для вычисления математического ожидания, причем выход первого инвертора соединен со вторым входом первого элемента ИЛИ, выход которого соединен с входом второго регистра сдвига, выход которого соединен с входом счетчика, с первым входом второго элемента ИЛИ и со вторыми входами группы элементов И, причем первые входы группы элементов И соединены с соответствующими выходами первого регистра сдвига, а выходы группы элементов И соединены с соответствующими входами группы сумматоров, вторые входы которых соединены с соответствующими выходами регистра, также сумматоры соединены последовательно между собой для осуществления переносов значений в старшие разряды, причем вход, служащий для осуществления переноса в старший разряд, последнего сумматора соединен с первым входом элемента И, второй вход которого соединен с последним выходом регистра, а выход элемента И соединен со сбросовым входом регистра и со сбросовым входом счетчика, а выходы сумматоров соединены с соответствующими входами регистра и с соответствующими входами делителя, другой вход которого соединен с выходом счетчика, а выход делителя является выходом устройства для вычисления математического ожидания; управляющие входы устройств для вычисления математического ожидания и соединены с входом второго инвертора, выход которого соединен со вторым входом элемента И, причем выход элемента И соединен со сбросовым входом второго регистра сдвига. A device for automated monitoring of a communication line of a data transmission channel, comprising a modem consisting of a demodulator and a modulator, a mutual difference coefficient meter (RCCI), consisting of two multipliers, a phase shifter, two integrators, two quadrators, an adder, a gating block and a normalizing block, a group of elements AND, an OR element, an OR-NOT element, a trigger, a register, a unit for measuring the ratio of signal energy to spectral noise density (USSR author's certificate No. 1001489, class Н04В 3/46), a threshold meter the ratio of the mutual difference coefficient, consisting of the element And, doubler, quadrator, logarithmic device, divider; a comparator, a block for outputting control results, a group of delay lines, an analog-to-digital converter, a controlled delay line, a key, characterized in that in order to increase the reliability of quality control of the communication line of the data channel and terminal transmitting equipment, which are components of the data channel, introduced an OR element, two AND elements, an RS-trigger, a comparator, two devices for calculating the mathematical expectation (Figure 2), consisting of two OR elements, two inverters, a register, two shift registers, group of AND elements, adder groups, counter, divider, AND element, the inputs of the OR element connected to the first and second outputs of the first comparator comparing the mutual difference coefficient with the threshold value of the mutual difference coefficient (CWR), and the output of the OR element connected to installation S input of the RS-flip-flop, the reset R-input of which is connected to the third output of the first comparator, comparing the mutual difference coefficient with the threshold value of the CWR, and the output of the RS-flip-flop of devices for calculating the mate static waiting, and the second input of the first of them is connected to the output of the analog-to-digital converter and to the first input of the first comparator, and the second input of the second of them is connected to the output of the threshold value meter КВР and to the second input of the first comparator, and the output of each of the elements And is connected with the inputs of their corresponding devices for calculating the mathematical expectation, and the outputs of the devices for calculating the mathematical expectation are connected to the inputs of a comparator comparing the mathematical expectation of fluctuations to the mutual difference coefficient and the mathematical expectation of fluctuations in the threshold value of the CWR, and the outputs of the comparator comparing the mathematical expectations are connected to the fourth and fifth inputs of the output block of the control results, and the input of the device for calculating the mathematical expectation is the input of the first inverter, the first input of the first OR element and the input of the first shift register, which are components of a device for calculating the mathematical expectation, and the output of the first inverter is connected to the first input of the first OR element, the output of which is connected to the input of the second shift register, the output of which is connected to the input of the counter, with the first input of the second OR element and with the second inputs of the group of AND elements, the first inputs of the group of AND elements connected to the corresponding outputs of the first shift register, and the outputs of the group of elements AND are connected to the corresponding inputs of the group of adders, the second inputs of which are connected to the corresponding outputs of the register, also the adders are connected in series with each other for implementation transfers of values to the upper digits, the input serving to transfer to the senior digit of the last adder connected to the first input of the element And, the second input of which is connected to the last output of the register, and the output of the element And is connected to the reset input of the register and the reset input of the counter, and the outputs of the adders are connected to the corresponding inputs of the register and to the corresponding inputs of the divider, the other input of which is connected to the output of the counter, and the output of the divider is the output of the device for calculating mathematically th waiting; the control inputs of the devices for calculating the mathematical expectation and are connected to the input of the second inverter, the output of which is connected to the second input of the element And, and the output of the element And is connected to the dump input of the second shift register.
RU2012108314/08A 2012-03-05 2012-03-05 Apparatus for controlling data transmission channel quality RU2504830C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2012108314/08A RU2504830C2 (en) 2012-03-05 2012-03-05 Apparatus for controlling data transmission channel quality

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2012108314/08A RU2504830C2 (en) 2012-03-05 2012-03-05 Apparatus for controlling data transmission channel quality

Publications (2)

Publication Number Publication Date
RU2012108314A true RU2012108314A (en) 2013-09-10
RU2504830C2 RU2504830C2 (en) 2014-01-20

Family

ID=49164624

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012108314/08A RU2504830C2 (en) 2012-03-05 2012-03-05 Apparatus for controlling data transmission channel quality

Country Status (1)

Country Link
RU (1) RU2504830C2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1001489A1 (en) * 1981-03-11 1983-02-28 Предприятие П/Я М-5308 Method of monitoring occupied radiotelephonic communication channels by single-to-noise ratio
RU2019038C1 (en) * 1991-12-17 1994-08-30 Научно-технический центр Федерального агентства правительственной связи и информации при Президенте Российской Федерации Device for monitoring of communication channels
US5553081A (en) * 1994-04-08 1996-09-03 Echelon Corporation Apparatus and method for detecting a signal in a communications system
RU2304847C2 (en) * 2005-10-31 2007-08-20 Общество с ограниченной ответственностью научно-производственное объединение "Волакс" Device for computerized control of data-transfer channel communication link
US20110103247A1 (en) * 2009-11-02 2011-05-05 Qualcomm Incorporated Channel status reporting
US20110200058A1 (en) * 2010-02-12 2011-08-18 Mordechai Mushkin Hypothesis-based frame synchronization in a digital communications system

Also Published As

Publication number Publication date
RU2504830C2 (en) 2014-01-20

Similar Documents

Publication Publication Date Title
US20200011911A1 (en) High-precision frequency measuring system and method
CN102622207B (en) Fixed-point processing method and device
CN103973324A (en) Broadband digital receiver and real-time frequency spectrum processing method thereof
RU2012108314A (en) DEVICE FOR QUALITY CONTROL OF DATA TRANSFER CHANNEL
CN103488611B (en) Fft processor based on IEEE802.11.ad agreement
Mankovskyy et al. Symbolic model of the quadrature detector
GB2481737A (en) Performing multiplication using an analog-to-digital converter
Burshtein A Short Note on Solutions of the Diophantine Equations 6 x+ 11 y= z 2 and 6 x–11 y= z 2 in Positive Integers x, y, z
Porshnev et al. Reconstruction of finite-length periodic discrete-time signals with the use of trigonometric interpolation
Liu et al. Parallel wideband digital up‐conversion architecture with efficiency
CN103488612A (en) Rapid Walsh-Hadamard New Mersense number transform (WHNMNT) method applied to digital filtering
RU2751020C1 (en) Digital phase shift meter for harmonic signals
Liang et al. The existence of multiple positive solutions for multi-point boundary value problems on the half-line
RU2005127245A (en) DEVICE FOR AUTOMATED CONTROL OF A DATA-LINK COMMUNICATION LINK
CN202837397U (en) Broadband high-sensitivity frequency measuring circuit
Shafie et al. A posteriori error estimation of H1 mixed finite element method for the Benjamin-Bona-Mahony equation
RU2016112827A (en) Multichannel meter with interference suppression filter on each channel
JP6410919B2 (en) Phase frequency detector
CN103457584A (en) Sinusoidal pulse width modulation normalization address generator
RU2012105173A (en) Pseudo-random signal demodulator with relative phase modulation
Jameel Approximate Solution for Nonlinear System of Integro-Differential Equations of Volterra Type with Boundary Conditions
Ryoo On the twisted tangent numbers and polynomials of higher order associated with multiple twisted tangent zeta function
EA201900551A1 (en) METER OF INTEGRATED REFLECTION AND TRANSMISSION COEFFICIENTS IN THE MILLIMETER WAVELENGTH RANGE
RU2016137456A (en) Asteroid Motion Detection Device
Hui Sieve Method: Sieve the Forward and Reverse In One Time

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20140306

NF4A Reinstatement of patent

Effective date: 20150510

MM4A The patent is invalid due to non-payment of fees

Effective date: 20160306