RU2009106292A - Устройство прогнозирования технического состояния систем - Google Patents
Устройство прогнозирования технического состояния систем Download PDFInfo
- Publication number
- RU2009106292A RU2009106292A RU2009106292/08A RU2009106292A RU2009106292A RU 2009106292 A RU2009106292 A RU 2009106292A RU 2009106292/08 A RU2009106292/08 A RU 2009106292/08A RU 2009106292 A RU2009106292 A RU 2009106292A RU 2009106292 A RU2009106292 A RU 2009106292A
- Authority
- RU
- Russia
- Prior art keywords
- unit
- input
- output
- outputs
- inputs
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
Abstract
Устройство прогнозирования технического состояния систем, содержащее регистр хранения-сдвига, блок определения степени полинома, схему подключения конечных разностей, блоки умножения, схему временных коэффициентов Ньютона, элемент задержки, шину задания временной точки, на которую необходимо осуществить прогноз технического состояния системы, причем вход элемента задержки соединен с последней ячейкой регистра хранения-сдвига, выходы которого являются входами блока определения степени полинома, второй выход которого является первым входом схемы временных коэффициентов Ньютона и вторым входом схемы подключения конечных разностей, первые входы которой соединены с первыми выходами блока определения степени полинома, а выходы схемы подключения конечных разностей являются первыми входами блоков умножения, второй вход которых соединен с выходами схемы временных коэффициентов Ньютона, второй вход которой соединен с шиной задания временной точки прогнозирования, отличающееся тем, что в него введены блок управления, вычислительный блок, предназначенный для расчета прогноза сигнала по выбранной модели, блок памяти, блок анализа и коррекции, предназначенный для вычисления и коррекции полной ошибки прогноза по заданному алгоритму, блок индикации результатов прогноза, входом подключенный к первому выходу блока анализа и коррекции, второй выход которого подключен к первому дополнительному входу блока определения степени полинома, второй дополнительный вход которого подключен к первому управляющему выходу блока управления, вторым управляющим выходом подключенный к дополнительному входу блока хранени
Claims (1)
- Устройство прогнозирования технического состояния систем, содержащее регистр хранения-сдвига, блок определения степени полинома, схему подключения конечных разностей, блоки умножения, схему временных коэффициентов Ньютона, элемент задержки, шину задания временной точки, на которую необходимо осуществить прогноз технического состояния системы, причем вход элемента задержки соединен с последней ячейкой регистра хранения-сдвига, выходы которого являются входами блока определения степени полинома, второй выход которого является первым входом схемы временных коэффициентов Ньютона и вторым входом схемы подключения конечных разностей, первые входы которой соединены с первыми выходами блока определения степени полинома, а выходы схемы подключения конечных разностей являются первыми входами блоков умножения, второй вход которых соединен с выходами схемы временных коэффициентов Ньютона, второй вход которой соединен с шиной задания временной точки прогнозирования, отличающееся тем, что в него введены блок управления, вычислительный блок, предназначенный для расчета прогноза сигнала по выбранной модели, блок памяти, блок анализа и коррекции, предназначенный для вычисления и коррекции полной ошибки прогноза по заданному алгоритму, блок индикации результатов прогноза, входом подключенный к первому выходу блока анализа и коррекции, второй выход которого подключен к первому дополнительному входу блока определения степени полинома, второй дополнительный вход которого подключен к первому управляющему выходу блока управления, вторым управляющим выходом подключенный к дополнительному входу блока хранения-сдвига, третий управляющий выход блока управления подключен к шине задания временной точки прогнозирования, а четвертый управляющий выход блока управления подключен ко второму дополнительному входу вычислительного блока, причем входы вычислительного блока соединены с выходами блоков умножения, а его первый дополнительный вход соединен с выходом элемента задержки, выход вычислительного блока подключен к входу блока памяти, выход которого является входом блока анализа и коррекции.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2009106292/08A RU2409827C2 (ru) | 2009-02-24 | 2009-02-24 | Устройство прогнозирования технического состояния систем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2009106292/08A RU2409827C2 (ru) | 2009-02-24 | 2009-02-24 | Устройство прогнозирования технического состояния систем |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2009106292A true RU2009106292A (ru) | 2010-08-27 |
RU2409827C2 RU2409827C2 (ru) | 2011-01-20 |
Family
ID=42798476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2009106292/08A RU2409827C2 (ru) | 2009-02-24 | 2009-02-24 | Устройство прогнозирования технического состояния систем |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2409827C2 (ru) |
-
2009
- 2009-02-24 RU RU2009106292/08A patent/RU2409827C2/ru not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
RU2409827C2 (ru) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150188570A1 (en) | Error correction in memory | |
US8706791B2 (en) | Low power fir filter in multi-MAC architecture | |
CN103136165B (zh) | 一种基于fpga的自适应旁瓣对消权值的方法 | |
Mellit et al. | FPGA-based implementation of an intelligent simulator for stand-alone photovoltaic system | |
JP2015109010A (ja) | 半導体装置の設計方法、設計支援プログラム、設計装置、及び、半導体装置 | |
ATE535860T1 (de) | Verarbeitungseinheit, programm und verfahren für elliptische kurven arithmetik | |
WO2013179073A3 (en) | Method and system for mapping an integral into a thread of a parallel architecture | |
CN110673822A (zh) | 一种电能计量微处理器及其内核、能量累加电路和方法 | |
RU2009106292A (ru) | Устройство прогнозирования технического состояния систем | |
RU2015117253A (ru) | Устройство для определения оптимального периода технического обслуживания изделия | |
JP2020061124A (ja) | 並列処理装置及び演算処理方法 | |
RU2011131664A (ru) | Счетчик ресурса трансформатора (варианты) | |
US20150356227A1 (en) | Performing static timing analysis in the presence of instance-based systematic variations | |
KR101556355B1 (ko) | 실시간 평균전력 측정장치 및 그 방법 | |
RU2446461C2 (ru) | Цифровое прогнозирующее устройство | |
RU2016104366A (ru) | Цифровое прогнозирующее устройство | |
US20130321183A1 (en) | Coder with snoop mode | |
Moure et al. | An FPGA-based system for the measurement of frequency noise and resolution of QCM sensors | |
JP2012173920A (ja) | 情報処理装置 | |
JP7357586B2 (ja) | 太陽光発電量予測装置 | |
RU2007106125A (ru) | Устройство для определения оптимальной программы технического обслуживания системы | |
Moure et al. | An FPGA-based system on chip for the measurement of QCM sensors resolution | |
JP2017083217A (ja) | 測定装置 | |
Moure et al. | Development of a FPGA-based SoC Instrument for the characterization of High Sensitivity QCM Oscillator Sensors | |
RU2009132819A (ru) | Одноканальный корреляционный измеритель частотных искажений |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20110225 |