RU2007118103A - BLOCK ISTERFACE - Google Patents

BLOCK ISTERFACE Download PDF

Info

Publication number
RU2007118103A
RU2007118103A RU2007118103/09A RU2007118103A RU2007118103A RU 2007118103 A RU2007118103 A RU 2007118103A RU 2007118103/09 A RU2007118103/09 A RU 2007118103/09A RU 2007118103 A RU2007118103 A RU 2007118103A RU 2007118103 A RU2007118103 A RU 2007118103A
Authority
RU
Russia
Prior art keywords
inputs
outputs
input
sensors
uart
Prior art date
Application number
RU2007118103/09A
Other languages
Russian (ru)
Other versions
RU2363980C2 (en
Inventor
Алексей Владимирович Васильев (RU)
Алексей Владимирович Васильев
Михаил Васильевич Грибанов (RU)
Михаил Васильевич Грибанов
Николай Григорьевич Мальцев (BY)
Николай Григорьевич Мальцев
Александр Петрович Тимченко (RU)
Александр Петрович Тимченко
Максим Андреевич Хлебников (RU)
Максим Андреевич Хлебников
Дмитрий Владимирович Черемушкин (RU)
Дмитрий Владимирович Черемушкин
Original Assignee
Открытое акционерное общество "Научно-конструкторское бюро вычислительных систем" (RU)
Открытое акционерное общество "Научно-конструкторское бюро вычислительных систем"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Открытое акционерное общество "Научно-конструкторское бюро вычислительных систем" (RU), Открытое акционерное общество "Научно-конструкторское бюро вычислительных систем" filed Critical Открытое акционерное общество "Научно-конструкторское бюро вычислительных систем" (RU)
Priority to RU2007118103/09A priority Critical patent/RU2363980C2/en
Publication of RU2007118103A publication Critical patent/RU2007118103A/en
Application granted granted Critical
Publication of RU2363980C2 publication Critical patent/RU2363980C2/en

Links

Landscapes

  • Combined Controls Of Internal Combustion Engines (AREA)
  • Control By Computers (AREA)

Claims (3)

1. Блок интерфейсный, содержащий два приемопередатчика интерфейса CAN, отличающийся тем, что в него дополнительно введены часы реального времени, супервизор питания, электрически независимое перепрограммируемое постоянное запоминающее устройство, р буферных каскадов с входами для подключения дискретных датчиков с коммутацией на питание, q буферных каскадов с входами для подключения дискретных датчиков с коммутацией на массу, r буферных каскадов с входами для подключения частотных датчиков, генератор, k приемопередатчиков интерфейса CAN, технологический канал, n приемопередатчиков интерфейса J 1708, w приемопередатчиков диагностического интерфейса ISO 9141, t буферных каскадов с входами для подключения аналоговых датчиков, s буферных каскадов с входами для подключения резистивных датчиков, d электронных интеллектуальных ключей с дискретными выходами с коммутацией на массу, m электронных интеллектуальных ключей с дискретными выходами с коммутацией на питание, формирователь питающего напряжения с выходом для питания аналоговых датчиков, выходом ошибки и входом включения, схема защиты, промежуточный преобразователь напряжения, линейный стабилизатор напряжения, блок вычислительный, содержащий соединенные через локальную шину арифметико-логическое устройство, постоянно-запоминающее устройство, устройство ввода-вывода, контроллеры CAN, UART 1, UART 0, UART 2, аналого-цифровой преобразователь и оперативное запоминающее устройство, причем входы устройства ввода-вывода блока вычислительного соединены с соответствующими выходами q буферных каскадов с входами для подключения дискретных датчиков с коммутацией на массу, r буферных каскадов с входами для подключения частотных датчиков, р буферных каскадов с входами для подключения дискретных датчиков с коммутацией на питание и с выходом ошибки формирователя питающего напряжения, выходы устройства ввода-вывода блока вычислительного соединены с соответствующими входами m электронных интеллектуальных ключей с дискретными выходами с коммутацией на питание, входом включения формирователя питающего напряжения и входом промежуточного преобразователя напряжения, входы-выходы устройства ввода-вывода блока вычислительного через последовательный интерфейс I2C соединены с электрически независимым перепрограммируемым постоянным запоминающим устройством, часами реального времени, супервизором питания и через последовательный интерфейс SPI с соответствующими входами-выходами d электронных интеллектуальных ключей с дискретными выходами с коммутацией на массу, входы аналого-цифрового преобразователя блока вычислительного соединены с соответствующими выходами t буферных каскадов с входами для подключения аналоговых датчиков, s буферных каскадов с входами для подключения резистивных датчиков, входы-выходы контроллеров CAN, UART 0, UART 2 блока вычислительного соединены с соответствующими входами-выходами k приемопередатчиков интерфейса CAN, n приемопередатчиков интерфейса J 1708 и w приемопередатчиков диагностического интерфейса ISO 9141, вход-выход контроллера UART 1 блока вычислительного соединен с технологическим каналом, входы арифметико-логического устройства блока вычислительного соединены соответственно с выходом супервизора питания и выходом генератора, вход промежуточного преобразователя напряжения соединен со схемой защиты, выход - с линейным стабилизатором напряжения, один из входов для подключения дискретных датчиков с коммутацией на питание соединен с промежуточным преобразователем напряжения, схема защиты соединена с шиной питания.1. An interface unit containing two CAN interface transceivers, characterized in that it additionally includes a real-time clock, a power supervisor, an electrically independent reprogrammable read-only memory, p buffer stages with inputs for connecting discrete sensors with power switching, q buffer stages with inputs for connecting discrete sensors with mass switching, r buffer stages with inputs for connecting frequency sensors, generator, k transceivers CAN interface, t technological channel, n transceivers of the J 1708 interface, w transceivers of the diagnostic interface ISO 9141, t buffer cascades with inputs for connecting analog sensors, s buffer cascades with inputs for connecting resistive sensors, d electronic smart keys with discrete outputs with ground switching, m electronic smart keys with discrete outputs with switching power supply, a voltage driver with an output for supplying analog sensors, an error output, and an enable input, circuit protection, an intermediate voltage converter, a linear voltage regulator, a computing unit, containing an arithmetic-logic device connected to the local bus, a read-only memory device, an input-output device, CAN controllers, UART 1, UART 0, UART 2, an analog-to-digital converter, and random access memory, and the inputs of the input-output device of the computing unit are connected to the corresponding outputs q of the buffer cascades with inputs for connecting discrete sensors with mass switching, r buffer cascades with inputs for connecting frequency sensors, p buffer cascades with inputs for connecting discrete sensors switched to power and with an error output from the voltage driver, the outputs of the input-output device of the computing unit are connected to the corresponding inputs of m electronic smart keys with discrete outputs with switching to power, the input of the inclusion of the shaper of the supply voltage and the input of the intermediate voltage converter, the inputs and outputs of the input-output device of the subtraction unit through the I2C serial interface, they are connected to an electrically independent reprogrammable read-only memory, real-time clock, power supervisor and through the SPI serial interface with the corresponding inputs / outputs d of electronic intelligent keys with discrete outputs with ground switching, the inputs of the analog-to-digital converter of the computing unit are connected with the corresponding outputs of t buffer cascades with inputs for connecting analog sensors, s of buffer cascades with inputs for connecting resistive sensors, I / O of the CAN, UART 0, UART controllers 2 computing units are connected to the corresponding inputs and outputs of k CAN transceivers, n transceivers of J 1708 interface and w transceivers of ISO 9001 diagnostic interface, UART 1 controller I / O the computing unit is connected to the technological channel, the inputs of the arithmetic logic device of the computing unit are connected respectively to the output of the power supervisor and the output of the generator, the input of the intermediate transform The voltage spacer is connected to the protection circuit, the output is connected to a linear voltage stabilizer, one of the inputs for connecting discrete sensors with power switching is connected to an intermediate voltage converter, the protection circuit is connected to the power bus. 2. Блок интерфейсный по п.1, отличающийся тем, что предельные значения k, d, m, n, w, p, q, r, s, t находятся в следующем диапазоне: k=(1, 2,...4), d=(1, 2...12), m=(1, 2...35), n=(0,1), w=(0,1), p=(1, 2...40), q=(1, 2...16), r=(1, 2...4), s=(1, 2, 3), t=(1, 2, 3).2. The interface unit according to claim 1, characterized in that the limiting values of k, d, m, n, w, p, q, r, s, t are in the following range: k = (1, 2, ... 4 ), d = (1, 2 ... 12), m = (1, 2 ... 35), n = (0,1), w = (0,1), p = (1, 2 .. .40), q = (1, 2 ... 16), r = (1, 2 ... 4), s = (1, 2, 3), t = (1, 2, 3). 3. Блок интерфейсный по п.1, отличающийся тем, что в блоке вычислительном входы арифметико-логического устройства и входы аналого-цифрового преобразователя являются соответственно входами блока вычислительного, входы устройства ввода-вывода и выходы устройства ввода-вывода являются соответственно входами и выходами блока вычислительного, входы-выходы устройства ввода-вывода и входы-выходы контроллеров CAN, UART 1, UART 0, UART 2 являются соответственно входами-выходами блока вычислительного.3. The interface unit according to claim 1, characterized in that in the computing unit the inputs of the arithmetic-logic device and the inputs of the analog-to-digital converter are respectively the inputs of the computing unit, the inputs of the input-output device and the outputs of the input-output device are respectively the inputs and outputs of the block computing, the inputs and outputs of the input-output device and the inputs and outputs of the CAN, UART 1, UART 0, UART 2 controllers are respectively the inputs and outputs of the computing unit.
RU2007118103/09A 2007-05-07 2007-05-07 Interface unit RU2363980C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2007118103/09A RU2363980C2 (en) 2007-05-07 2007-05-07 Interface unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2007118103/09A RU2363980C2 (en) 2007-05-07 2007-05-07 Interface unit

Publications (2)

Publication Number Publication Date
RU2007118103A true RU2007118103A (en) 2008-11-27
RU2363980C2 RU2363980C2 (en) 2009-08-10

Family

ID=41049727

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007118103/09A RU2363980C2 (en) 2007-05-07 2007-05-07 Interface unit

Country Status (1)

Country Link
RU (1) RU2363980C2 (en)

Also Published As

Publication number Publication date
RU2363980C2 (en) 2009-08-10

Similar Documents

Publication Publication Date Title
US8148959B2 (en) Microprocessor die with integrated voltage regulation control circuit
CN104460462B (en) A kind of compatible with single bipolar analog signal sample circuit
JP2007079848A5 (en)
CN103490695A (en) Controller applied to multiphase motor speed adjusting system
CN103885034A (en) Digital signal processing device for radar
RU2007118103A (en) BLOCK ISTERFACE
DE60127257D1 (en) INTEGRATED ELECTRONIC HARDWARE FOR WASTE TREATMENT CONTROL AND DIAGNOSIS
CN107612339B (en) Control method of integrated DC/DC power supply front-end controller
CN209513082U (en) A kind of digit-control resistance switching module of analog total temperature information
WO2016088255A1 (en) Write enable circuit, access switch circuit, and analog/digital conversion unit
CN207867291U (en) Circuit master control borad
CN103852193A (en) High-performance low-cost temperature detection method for wireless charger
CN101303416B (en) Control circuit of digital type metal detector
CN201057531Y (en) Control circuit for digital metal detector
CN105425663A (en) System and method for analog output signal read-back channel based on FPGA
Gomes et al. A pid controller module tightly-coupled on a processor datapath
Singh et al. Design and Implementation of process controller for direct digital control on FPGA
Shtabel et al. Multichannel Programmable Protection Device with Flexible Characteristic
Tarjan et al. Application of FPGA Technology and a Real-Time Controller for Automatic Regulation of Rapidly Changing Variables
RU2001121618A (en) Autonomous power supply system
JP4149404B2 (en) Evaluation chip
CN201408498Y (en) Computer hardware experimental facility
EP1662376A4 (en) Processor integrated circuit and product development method using the processor integrated circuit
CN107210600A (en) Power supply control apparatus
Hmyrak et al. Microcontrollers. Programmable Logic Controllers

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20180508