Система связи, содержащая на передающей стороне последовательно соединенные датчик информации, кодер, второй вход которого соединен с первым входом датчика информации, коммутатор, генератор последовательных многочастотных (ПМЧ) сигналов и выходной блок, а также последовательно соединенные генератор тактовых импульсов (ТИ), генератор псевдослучайных перестановок (ПСПЕР) и М-канальный мультиплексор, выходы которого соединены с вторыми входами коммутатора, вторые входы соединены с выходами датчика опорных частот (ОЧ), а третий вход объединен с входом датчика 04, вторым входом генератора ПСПЕР и вторым выходом генератора ТИ, а на приемной стороне - декодер, последовательно соединенные генератор ТИ, генератор ПСПЕР и М-канальный мультиплексор, вторые входы которого соединены с выходами датчика ОЧ, вторым входом генератора ПСПЕР и выходом генератора ТИ, а также последовательно соединенные входной блок и блок фильтров, выходы и вторые входы которого подключены к соответствующим входам решающего блока и выходам М-канального мультиплексора, а третьи входы объединены с тактовым входом решающего блока, отличающаяся тем, что введены на передающей стороне последовательно соединенные первый ключ, элемент ИЛИ, счетчик и второй ключ, выход которого соединен с вторым входом датчика информации, при этом вторые входы элемента И, счетчика и второго ключа объединены и подключены к третьему выходу генератора ТИ, выход элемента И соединен с входом первого ключа, второй вход которого подключен к источнику питания, на приемной стороне последовательно соединенные шифратор, входы которого соединены с выходами решающего блока, первый буферный блок, второй вход которого соединен с дополнительным выходом решающего блока, и первый распределитель, второй и третий входы которого соединены соответственно с вторым выходом первого буферного блока и выходом первого счетчика, а выходы через соответствующие интеграторы и мажоритарные накопители подключены к входам второго распределителя, первый выход которого через последовательно соединенные второй буферный блок, второй вход которого соединен с вторым выходом второго распределителя, блок сравнения, второй вход которого соединен с выходом формирователя порогового сигнала, и второй счетчик, второй вход которого соединен с выходом первого блока задержки и входом третьего счетчика, подключен к входу элемента ИЛИ, при этом второй выход второго буферного блока через последовательно соединенные дешифратор, второй вход которого подключен к выходу блока сравнения, и декодер, второй вход которого объединен с вторым входом дешифратора, третьим входом второго буферного блока, первым дополнительным входом второго распределителя, первым входом триггера, вторым входом третьего счетчика и выходом второго блока задержки, а выход является выходом системы, подключен к второму входу элемента ИЛИ, третий вход которого через ключ соединен с источником питания, а выход соединен с объединенными первыми входами интеграторов и мажоритарных накопителей, причем выход третьего счетчика соединен с вторым дополнительным входом второго распределителя, первый вход первого счетчика и вход первого блока задержки подключены к третьему выходу генератора тактовых импульсов, второй выход которого соединен с дополнительным входом шифратора, третьим входом первого буферного блока, четвертым входом первого распределителя, вторым входом первого счетчика, третьими входами фильтров, входом второго блока задержки и вторым входом триггера, выход которого подключен к вторым входам интеграторов и мажоритарных накопителей.