Claims (1)
Мультивибратор, содержащий первый и второй инверторы, выходы которых соединены соответственно с первым и вторым выходами мультивибратора и соответственно через первый и второй конденсаторы с первыми выводами первого и второго резисторов соответственно, логический элемент и элемент ИЛИ-НЕ, выход которого соединен с первым входом логического элемента, отличающийся тем, что дополнительно введен третий конденсатор, третий, четвертый, пятый и шестой резисторы, а логический элемент выполнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен через последовательно соединенные третий и четвертый резисторы с входом первого инвертора, выход которого соединен с входом второго инвертора, выход которого соединен со вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и через третий конденсатор - с точкой соединения третьего и четвертого резисторов, первый и второй входы элемента ИЛИ-НЕ соединены соответственно через пятый и шестой резисторы с первыми выводами соответственно первого и второго резисторов, вторые выводы которых объединены и соединены с общей шиной.A multivibrator containing the first and second inverters, the outputs of which are connected respectively to the first and second outputs of the multivibrator and, respectively, through the first and second capacitors with the first outputs of the first and second resistors, respectively, a logic element and an OR-NOT element, the output of which is connected to the first input of the logic element characterized in that the third capacitor, the third, fourth, fifth and sixth resistors are additionally introduced, and the logic element is made in the form of an EXCLUSIVE OR element, the output of which is is single through series-connected third and fourth resistors with the input of the first inverter, the output of which is connected to the input of the second inverter, the output of which is connected to the second input of the EXCLUSIVE OR element and through the third capacitor to the connection point of the third and fourth resistors, the first and second inputs of the OR element NOT connected respectively through the fifth and sixth resistors to the first terminals of the first and second resistors, respectively, the second terminals of which are combined and connected to a common bus.