RU2002112576A - Радиолокационная система с перестройкой несущей частоты и режимом СДЦ - Google Patents

Claims (1)

1. РЛС с перестройкой несущей частоты и режимом СДЦ, содержащая перестраиваемый СВЧ-генератор, первый и второй выходы которого соединены с первыми входами первого и второго строб-каскадов соответственно, вторые входы которых соединены с выходами первого и второго генераторов строб-импульсов соответственно, при этом вход второго генератора строб-импульсов подключен к выходу линии задержки на длительность импульсов τ, выходы первого и второго строб-каскадов подключены к первому и второму входам сумматора, выход которого соединен с первым входом передатчика, второй вход передатчика соединен с выходом импульсного модулятора, выход передатчика подключен ко входу переключателя прием-передача, вход-выход которого соединен со входом-выходом приемопередающей антенны, выход переключателя прием-передача соединен со входом усилителя высокой частоты, выход усилителя высокой частоты подключен к входам первого и второго полосовых фильтров, которые последовательно соединяются с первым смесителем, первым усилителем промежуточной частоты, первым фазовым детектором и вторым смесителем, вторым усилителем промежуточной частоты, вторым фазовым детектором соответственно, при этом вторые входы первого и второго смесителей подключены к третьему и четвертому выходам перестраиваемого СВЧ генератора, вторые входы первого и второго фазовых детекторов подключены к пятому выходу перестраиваемого СВЧ генератора, выходы первого и второго фазовых детекторов подключены к первому и второму входам первой схемы коммутации, первый выход первой схемы коммутации подключен к первому входу линии задержки на период повторения, второй выход линии задержки на период повторения подключен к входу синхрогенератора, выход синхрогенератора подключен ко второму входу линии задержки на период повторения, ко входу процессора, ко входу первого генератора строб-импульсов, ко входу линии задержки на длительность импульса τ, ко входу импульсного модулятора, к первому входу второй схемы коммутации, при этом второй вход второй схемы коммутации подключен к выходу линии задержки на длительность импульса τ, первый выход процессора подключен к третьему входу первой схемы коммутации, второй выход процессора подключен ко входу перестраиваемого СВЧ генератора, третий выход соединен с третьим входом второй схемы коммутации, отличающаяся тем, что в нее дополнительно введен третий фазовый детектор первый вход которого соединен со вторым выходом первой схемы коммутации, второй вход соединен с первым выходом линии задержки на период повторения.