RU2000122998A - INSULATING PCB AND POWERFUL SEMICONDUCTOR USING IT - Google Patents

INSULATING PCB AND POWERFUL SEMICONDUCTOR USING IT

Info

Publication number
RU2000122998A
RU2000122998A RU2000122998/28A RU2000122998A RU2000122998A RU 2000122998 A RU2000122998 A RU 2000122998A RU 2000122998/28 A RU2000122998/28 A RU 2000122998/28A RU 2000122998 A RU2000122998 A RU 2000122998A RU 2000122998 A RU2000122998 A RU 2000122998A
Authority
RU
Russia
Prior art keywords
conductor
relief
insulating
circuit board
printed circuit
Prior art date
Application number
RU2000122998/28A
Other languages
Russian (ru)
Other versions
RU2199794C2 (en
Inventor
Дзунпей КУСУКАВА
Риозо ТАКЕУТИ
Original Assignee
Хитачи, Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP36035799A external-priority patent/JP3849381B2/en
Application filed by Хитачи, Лтд. filed Critical Хитачи, Лтд.
Publication of RU2000122998A publication Critical patent/RU2000122998A/en
Application granted granted Critical
Publication of RU2199794C2 publication Critical patent/RU2199794C2/en

Links

Claims (18)

1. Способ изготовления изолирующей печатной платы, включающий этап приложения напряжения к рельефу печатной схемы в атмосферном воздухе или газе с пониженным давлением для обеспечения электрического разряда в концевой части проводника рельефа для расплавления и повторного затвердевания концевой части проводника рельефа схемы.1. A method of manufacturing an insulating printed circuit board, comprising the step of applying voltage to the relief of the printed circuit in atmospheric air or under reduced pressure gas to provide electrical discharge in the end portion of the relief conductor to melt and re-solidify the end portion of the relief conductor of the circuit. 2. Способ изготовления изолирующей печатной платы, включающий этапы присоединения проводника электрода к поверхности изолирующей подложки с помощью соединительного элемента для формирования рельефа печатной схемы на поверхности изолирующей подложки; приложения напряжения к рельефу схемы в атмосферном воздухе или газе с пониженным давлением для обеспечения электрического разряда в концевой части проводника рельефа схемы для расплавления и повторного затвердевания концевой части проводника рельефа схемы. 2. A method of manufacturing an insulating printed circuit board, comprising the steps of attaching an electrode conductor to the surface of the insulating substrate using a connecting element for forming a relief of the printed circuit on the surface of the insulating substrate; applying voltage to the relief of the circuit in atmospheric air or gas under reduced pressure to provide an electric discharge at the end of the conductor of the relief of the circuit to melt and re-solidify the end of the conductor of the relief of the circuit. 3. Способ по п. 2, отличающийся тем, что при повторном затвердевании упомянутая концевая часть проводника имеет радиус кривизны равный 3 мкм или больше в поперечном сечении изолирующей печатной платы. 3. The method according to p. 2, characterized in that when re-hardening said end portion of the conductor has a radius of curvature equal to 3 μm or more in cross section of an insulating printed circuit board. 4. Способ по п. 2, отличающийся тем, что при повторном затвердевании упомянутая концевая часть проводника имеет разность по высоте между пиком и выемкой упомянутой концевой части проводника, равную 50 мкм и меньше при наблюдении сверху изолирующей печатной платы. 4. The method according to p. 2, characterized in that when re-hardening said end portion of the conductor has a height difference between the peak and the recess of said end portion of the conductor equal to 50 μm or less when viewed from above an insulating printed circuit board. 5. Способ по п. 2, отличающийся тем, что для обеспечения электрического разряда с концевой части проводника, на рельеф схемы подают переменное или постоянное напряжение меньшее, чем испытательное напряжение. 5. The method according to p. 2, characterized in that to ensure electrical discharge from the end of the conductor, an alternating or direct voltage lower than the test voltage is applied to the circuit topography. 6. Способ по п. 2, отличающийся тем, что переменное напряжение прикладывается к рельефу схемы так, чтобы электрический разряд с концевой части проводника осуществился по существу в каждом цикле переменного напряжения. 6. The method according to p. 2, characterized in that the alternating voltage is applied to the relief of the circuit so that an electrical discharge from the end of the conductor is carried out essentially in each cycle of alternating voltage. 7. Способ по п. 2, отличающийся тем, что постоянное напряжение прикладывается к рельефу схемы, так чтобы электрический разряд с концевой части проводника осуществился один или более раз в секунду. 7. The method according to p. 2, characterized in that a constant voltage is applied to the relief of the circuit, so that an electrical discharge from the end of the conductor is carried out one or more times per second. 8. Способ по п. 2, отличающийся тем, что при переменное напряжение или постоянное напряжение прикладывается к рельефу схемы с использованием схемы, содержащей сопротивление, включенное последовательно с рельефом схемы, для обеспечения электрического разряда с концевой части проводника. 8. The method according to p. 2, characterized in that when an alternating voltage or constant voltage is applied to the relief of the circuit using a circuit containing a resistance connected in series with the relief of the circuit to provide electrical discharge from the end of the conductor. 9. Способ по п. 8, отличающийся тем, что величина сопротивления, соединенного с рельефом схемы, находится в диапазоне от 1 кОМ до 10 MOM. 9. The method according to p. 8, characterized in that the magnitude of the resistance connected to the relief of the circuit is in the range from 1 kOM to 10 MOM. 10. Способ по п. 2, отличающийся тем, что величина напряжения, подаваемого на рельеф схемы, находится в диапазоне 1 - 8 кВ. 10. The method according to p. 2, characterized in that the voltage supplied to the relief of the circuit is in the range of 1-8 kV. 11. Способ изготовления изолирующей печатной платы, включающий этапы присоединения проводника электрода к поверхности изолирующей подложки с помощью соединительного элемента, для формирования рельефа схемы печатной платы на поверхности изолирующей подложки; и подачи лазерного луча на рельеф схемы для расплавления и повторного затвердевания концевой части проводника рельефа схемы. 11. A method of manufacturing an insulating printed circuit board, comprising the steps of attaching an electrode conductor to the surface of the insulating substrate using a connecting element, for forming a relief circuit of the printed circuit board on the surface of the insulating substrate; and supplying a laser beam to the relief of the circuit for melting and re-hardening the end portion of the conductor of the relief of the circuit. 12. Способ по п. 11, отличающийся тем, что при повторном затвердевании упомянутая концевая часть проводника имеет радиус кривизны, равный 3 мкм или больше в поперечном сечении изолирующей печатной платы. 12. The method according to p. 11, characterized in that when re-hardening said end portion of the conductor has a radius of curvature equal to 3 μm or more in cross section of an insulating printed circuit board. 13. Способ по п. 11, отличающийся тем, что при повторном затвердевании упомянутая концевая часть проводника имеет разность по высоте между пиком и выемкой упомянутой концевой части проводника, равную 50 мкм или меньше при наблюдении сверху изолирующей печатной платы. 13. The method according to p. 11, characterized in that when re-hardening said end portion of the conductor has a height difference between the peak and the recess of said end portion of the conductor equal to 50 μm or less when viewed from above an insulating printed circuit board. 14. Изолирующая печатная плата, имеющая изолирующую подложку и проводник электрода, присоединенный к поверхности изолирующей подложки с помощью соединительного элемента, для формирования рельефа схемы печатной платы на поверхности изолирующей подложки, причем концевая часть проводника рельефа схемы имеет радиус кривизны, равный 3 мкм или больше в поперечном сечении изолирующей печатной платы. 14. An insulating printed circuit board having an insulating substrate and an electrode conductor connected to the surface of the insulating substrate by means of a connecting element to form a relief of the circuit of the printed circuit board on the surface of the insulating substrate, the end portion of the conductor of the relief of the circuit having a radius of curvature of 3 μm or more cross section of an insulating circuit board. 15. Изолирующая печатная плата, имеющая изолирующую подложку и проводник электрода, присоединенный к поверхности изолирующей подложки с помощью соединительного элемента для формирования рельефа схемы печатной платы на поверхности изолирующей подложки, причем концевая часть проводника схемной структуры имеет разность по высоте между пиком и выемкой упомянутой концевой части проводника, равную 50 мкм или меньше при наблюдении сверху изолирующей печатной платы. 15. An insulating printed circuit board having an insulating substrate and an electrode conductor connected to the surface of the insulating substrate with a connecting element for forming a relief of the circuit of the printed circuit board on the surface of the insulating substrate, the end part of the conductor of the circuit structure having a height difference between the peak and the recess of said end part a conductor of 50 μm or less when viewed from above an insulating printed circuit board. 16. Мощное полупроводниковое устройство, изготовленное способом по п. 2. 16. A powerful semiconductor device manufactured by the method of claim 2. 17. Мощное полупроводниковое устройство, использующее изолирующую печатную плату по п. 14. 17. A powerful semiconductor device using an insulating circuit board according to claim 14. 18. Мощное полупроводниковое устройство, использующее изолирующую печатную плату по п. 15. 18. A powerful semiconductor device using an insulating circuit board according to claim 15.
RU2000122998/28A 1999-12-20 2000-09-04 Insulation printed circuit board and high-power semiconductor device employing it RU2199794C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36035799A JP3849381B2 (en) 1999-12-20 1999-12-20 Insulated circuit board manufacturing method
JP11-360357 1999-12-20

Publications (2)

Publication Number Publication Date
RU2000122998A true RU2000122998A (en) 2002-09-10
RU2199794C2 RU2199794C2 (en) 2003-02-27

Family

ID=18469062

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2000122998/28A RU2199794C2 (en) 1999-12-20 2000-09-04 Insulation printed circuit board and high-power semiconductor device employing it

Country Status (5)

Country Link
US (1) US6504110B1 (en)
EP (1) EP1111970B1 (en)
JP (1) JP3849381B2 (en)
DE (1) DE60012868T2 (en)
RU (1) RU2199794C2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10158185B4 (en) * 2000-12-20 2005-08-11 Semikron Elektronik Gmbh Power semiconductor module with high insulation resistance
JP4391391B2 (en) * 2004-11-12 2009-12-24 大日本印刷株式会社 Manufacturing method of radiation detector
JP5542399B2 (en) 2009-09-30 2014-07-09 株式会社日立製作所 Insulated circuit board and power semiconductor device or inverter module using the same
JP5829139B2 (en) * 2012-02-03 2015-12-09 日東電工株式会社 WIRING CIRCUIT BOARD, ITS MANUFACTURING METHOD, AND CONNECTION TERMINAL
JP2014120728A (en) * 2012-12-19 2014-06-30 Fuji Electric Co Ltd Semiconductor device and manufacturing method therefor
JP6152681B2 (en) * 2013-03-28 2017-06-28 三菱マテリアル株式会社 Power module substrate and manufacturing method thereof
US9586279B2 (en) 2013-09-17 2017-03-07 Kangmin Hsia Method and system of surface polishing
JP6500565B2 (en) * 2015-04-01 2019-04-17 富士電機株式会社 Semiconductor module
JP6898203B2 (en) * 2017-10-27 2021-07-07 株式会社 日立パワーデバイス Power semiconductor module
JP6965706B2 (en) * 2017-11-29 2021-11-10 三菱電機株式会社 Semiconductor module, its manufacturing method and power converter
JP7283038B2 (en) * 2018-08-03 2023-05-30 富士電機株式会社 Laminated substrate manufacturing method, semiconductor module manufacturing method, laminated substrate, and semiconductor module
DE102020132808B4 (en) * 2020-12-09 2023-03-09 Schweizer Electronic Aktiengesellschaft Circuit board module, circuit board, heat sink and thermal interface
DE102021000469A1 (en) * 2021-01-30 2022-08-04 Rolls-Royce Deutschland Ltd & Co Kg electronic device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129243A (en) * 1975-07-30 1978-12-12 General Electric Company Double side cooled, pressure mounted semiconductor package and process for the manufacture thereof
US4630355A (en) * 1985-03-08 1986-12-23 Energy Conversion Devices, Inc. Electric circuits having repairable circuit lines and method of making the same
JPH0777989B2 (en) * 1989-01-25 1995-08-23 同和鉱業株式会社 Method for manufacturing ceramic-metal bonded body
US5340617A (en) * 1992-08-18 1994-08-23 International Business Machines Corporation Electrostatic patterning of multi-layer module lamina
JP3491414B2 (en) * 1995-11-08 2004-01-26 三菱電機株式会社 Circuit board
US5834321A (en) * 1995-12-18 1998-11-10 General Electric Company Low noise address line repair method for thin film imager devices

Similar Documents

Publication Publication Date Title
RU2000122998A (en) INSULATING PCB AND POWERFUL SEMICONDUCTOR USING IT
EP0506786B1 (en) Weakening wire supplied through a wire bonder
SG87034A1 (en) Semiconductor device and method of manufacturing same
KR100503399B1 (en) Assembly Consisting of a Substrate for Power Components and a Cooling Element and Method for the Production Thereof
KR970075919A (en) Probes, Probe Fabrication, and Vertical Probe Card Assembly Using Probes
EP0844657A4 (en) Method for mounting semiconductor chip
ATE342582T1 (en) MICROELECTRONIC ASSEMBLY WITH MULTIPLE CONDUCTOR DEFORMATION
DE69734571D1 (en) OVERVOLTAGE PROTECTION ARRANGEMENT AND MANUFACTURING PROCESS
WO2003028098A3 (en) Programmable chip-to-substrate interconnect structure and device and method of forming same
HK1032672A1 (en) Semiconductor device, method of manufacture, circuit board, and electronic device
EP1892754A3 (en) Method of electroplating solder bumps of uniform height on integrated circuit substrates
KR970063504A (en) Semiconductor device manufacturing method and manufacturing apparatus
JPH04233247A (en) Solder connector and forming method of electric circuit which uses the solder connector
EP1115086A3 (en) Non-contact type IC card and process for manufacturing same
EP1111970A3 (en) Circuit board for use at high voltage
EP1191578A3 (en) Semiconductor apparatus and method for producing the same
EP0917191A3 (en) Electronic component unit, electronic assembly using the unit, and method for manufacturing the electronic component unit
EP1187523A3 (en) High-frequency module and manufacturing method of the same
EP1345263A4 (en) Electronic device and method of manufacturing the electronic device
US20020184759A1 (en) Process for producing a contact-making device
WO1996016435A3 (en) Semiconductor device provided with a microcomponent having a fixed and a movable electrode
ATE330341T1 (en) PIN GRID ARRAY ELECTRICAL CONNECTOR
WO2003025889A1 (en) Electronic device, its manufoprtaturing method, and electronic apparatus
WO1999033109A1 (en) Bga connector with heat activated connection and disconnection means
US20100132987A1 (en) Method for producing an electrically conductive path on a plastic component