RU190587U1 - Полупроводниковый прибор - Google Patents

Полупроводниковый прибор Download PDF

Info

Publication number
RU190587U1
RU190587U1 RU2019111231U RU2019111231U RU190587U1 RU 190587 U1 RU190587 U1 RU 190587U1 RU 2019111231 U RU2019111231 U RU 2019111231U RU 2019111231 U RU2019111231 U RU 2019111231U RU 190587 U1 RU190587 U1 RU 190587U1
Authority
RU
Russia
Prior art keywords
layer
gold
substrate
phosphorus
dose
Prior art date
Application number
RU2019111231U
Other languages
English (en)
Inventor
Николай Александрович Брюхно
Юрий Николаевич Севастьянов
Original Assignee
Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" filed Critical Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ"
Priority to RU2019111231U priority Critical patent/RU190587U1/ru
Application granted granted Critical
Publication of RU190587U1 publication Critical patent/RU190587U1/ru

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

Предлагаемая полезная модель относится к электронной технике, а более конкретно - к конструкциям полупроводниковых приборов и микросхем, предназначенных для сборки в корпус с использованием эвтектической пайки, и может быть использована для широкого круга изделий электронной техники. Сущность: в полупроводниковом приборе, содержащем сильно легированную сурьмой подложку, на которую нанесены эпитаксиальный слой n-типа проводимости с рабочей структурой, покрытие из золота на полированной стороне сильнолегированной подложкой, на внешней стороне покрытия из золота сформирован слой, имплантированный ионами фосфора с дозой D, причем доза фосфора лежит в интервале 3⋅10≤D≤1,5⋅10, а энергия ионов фосфора Е лежит в интервале 20<E≤100 кэВ. Технический результат заключается в уменьшении электрического сопротивления между n-подложкой и слоем золота, нанесенного на подложку, и понижении потерь на контакте подложка-слой золота. 3 ил.

Description

Предлагаемая полезная модель относится к электронной технике, а более конкретно - к конструкциям полупроводниковых приборов и микросхем, предназначенных для сборки в корпус с использованием эвтектической пайки и может быть использована для широкого круга изделий электронной техники.
Известен полупроводниковый прибор, состоящий из кремниевой структуры, с эпитаксиальным слоем n-типа проводимости на сильно легированной n+ подложке, на рабочей стороне которой сформирована структура, а на обратную сторону которой методом термического напыления нанесен слой золота, в котором на границе слоев кремния и золота сформирован слой твердого эвтектического припоя кремний-золото. (См., например, патент США 3785892 класса НО18 1/50). Эвтектический слой при температуре 420-450° служит припоем для напайки кристаллов в корпус. В качестве сильнолегированной n+ подложки используют монокристаллический кремний, легированный сурьмой до концентрации 2-5⋅1018 см-3. В качестве материала подложки также применяют сильнолегированный мышьяком кремний, но эпитаксию на такие подложки проводить из-за проблем с автолегированием затруднено, и в промышленности применят такие подложки редко.
При формировании электрического контакта обратной стороны структуры со слоем золота и слоем эвтектического припоя образуется диод Шоттки золото-кремний, имеющий повышенное электрическое сопротивление, что снижает КПД диода, транзисторов и мощных транзисторов микросхем, имеющих выход стока или коллектора на подложку. Для исключения образования диода Шоттки обычно проводят шлифовку обратной стороны до шероховатости высотой 0.1÷0.2 мкм, однако в этом случае на шлифованной стороне кремния идет интенсивное образование эвтектического припоя в течении процесса напыления золота за счет температуры конденсации золота на поверхности кремния образуется эвтектика золото-кремний на всю толщину напыленого золота, эвтектика на воздухе окисляется, напайка кристалла в корпусе полупроводникового прибора из-за наличия окисла затруднена. Поэтому золото напыляется на полированную поверхность кремния. Для исключения образования диода Шоттки в полированную поверхность проводят имплантацию ионов n-типа проводимости.
Однако, перед напылением золота, обратную сторону прибора подвергают травлению распылением ионами аргона для удаления загрязнений и имплантированный слой кремния может удалиться, что не устраняет образование контактов Шоттки между подложкой и слоем золота.
Указанные недостатки частично устранены в полупроводниковом приборе, содержащем сильно легированную сурьмой подложку, на которую нанесены эпитаксиальный слой n-типа проводимости с рабочей структурой, покрытие из золота на полированной стороне сильнолегированной подложки, причем покрытие из золота состоит из двух слоев: первый, ближайший к подложке слой, наносится при температуре 320±20°С и состоит из эвтектики золото-кремний, а второй слой - при температуре 128±25°С и состоит из золота (см. патент Беларуси №18281 кл. Н011 21/58). Второй слой из золота защищает первый слой от окисления.
Однако, как и в аналоге, при контактировании слоя золота с подложкой электрические свойства контакта ухудшаются из-за образования диода Шоттки, что увеличивает падение напряжения на контакте и ухудшает КПД полупроводникового прибора.
Техническим результатом предлагаемой полезной модели является уменьшение электрического сопротивления между n+-подложкой и слоем золота, нанесенного на подложку, и понижение потерь на контакте подложка-слой золота.
Указанный технический результат достигается тем, что в полупроводниковом приборе, содержащем сильно легированную сурьмой подложку, на которую нанесены эпитаксиальный слой n-типа проводимости с рабочей структурой, покрытие из золота на полированной стороне сильнолегированной подложкой, на внешней стороне покрытия из золота сформирован слой, имплантированный ионами фосфора с дозой D, причем доза фосфора лежит в интервале 3⋅1014≤D≤1,5⋅1015, а энергия ионов фосфора Е лежит в интервале 20<D≤100 кэВ.
Ионы фосфора при температуре 380-400°С образуют соединение фосфит-золото Au3P4 (17,3% фосфора). При температуре пайки слой припоя из эвтектики золото-кремний и граница кремний-эвтектика легируется фосфором, что улучшает свойства омического контакта эвтектика-кремний и исключает образование контакта Шоттки.
Нижнее значение интервала дозы исключает формирование контакта Шоттки, а легирование фосфором больше верхнего интервала дозы нецелесообразно из-за повышения трудоемкости изделия.
Нижняя граница интервала энергии ионов обеспечивает надежное легирование слоя золота, а верхняя - обеспечивает доступность оборудования для формирования слоя, имплантированного фосфором.
Сущность предлагаемой полезной модели поясняется фигурами.
На фиг. 1 приведен разрез кристалла предлагаемого полупроводникового прибора. На фиг. 2 приведен разрез самого полупроводникового прибора после сборки, а на фиг. 3 приведена гистограмма распределения Uпр. предлагаемого полупроводникового прибора и прототипа.
Позициями на фиг. 1-3 обозначены:
1. Кремниевая подложка, легированная сурьмой;
2. Эпитаксиальный слой кремния;
3. Рабочая структура;
4. Полированная обратная сторона подложки;
5. Слой золота;
6. Слой золота, легированный фосфором;
7. Слой эвтектического припоя золото-кремний, легированный фосфором;
8. Покрытое слоем золота основание корпуса полупроводникового прибора;
9. Гистограмма распределения Uнас. у предлагаемой полезной модели;
10. Гистограмма распределения Uнас. у прототипа.
Предлагаемая полезная модель была опробована при модернизации транзистора 2Т 665.
На кремниевую подложку 1 (см. фиг. 1), легированную сурьмой до удельного сопротивления 0.01 Ом *см, был нанесен эпитаксиальный слой кремния 2 толщиной 20 мкм с удельным сопротивлением 10 Ом*см. В эпитаксиальном слое кремния были созданы рабочие структуры транзистора 3. Затем эпитаксиальную структуру со стороны, противоположной рабочей, методом шлифовки и полировки утонили до толщины 250 мкм.
Полированную обратную сторону подложки подвергли травлению путем распыления ионами аргона в вакууме и затем методом термического напыления нанесли напылением слой золота 5 (при температуре 340°С нанесли 0,5 мкм; при температуре 180°С еще 0,5 мкм). Затем методом имплантации в золотом покрытии создали слой, легированный фосфором 6, дозой 1,2⋅1015 атомов/см2 и энергией 40 кэВ. После проверки электропараметров транзисторов, структуры разделили на кристаллы. При монтаже кристалла (см. фиг. 2) на покрытое слоем золота основание корпуса полупроводникового прибора 8 при температуре порядка 420°С слои 4,5 и 6 превращаются в слой эвтектического припоя золото-кремний, легированного фосфором 7. Полученный кристалл с помощью слоя эвтектического припоя присоединяется к основанию корпуса транзистора.
На фиг. 3 приведены гистограммы распределения Uнас у транзисторов с конструкцией по предлагаемой полезной модели 9 и по прототипу 10. Как видно из фиг. 3 напряжение насыщения у транзисторов по предлагаемой полезной модели меньше, чем у прототипа.

Claims (1)

  1. Полупроводниковый прибор, содержащий сильно легированную сурьмой подложку, на которую нанесены эпитаксиальный слой n-типа проводимости с рабочей структурой, покрытие из золота на полированной обратной стороне сильнолегированной подложки, отличающийся тем, что на внешней стороне покрытия из золота сформирован слой, имплантированный ионами фосфора с дозой D, причем доза фосфора лежит в интервале 3⋅1014≤D≤1,5⋅1015 атомов/см2, а энергия ионов фосфора Е лежит в интервале 20<E≤100 кэВ.
RU2019111231U 2019-04-15 2019-04-15 Полупроводниковый прибор RU190587U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019111231U RU190587U1 (ru) 2019-04-15 2019-04-15 Полупроводниковый прибор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019111231U RU190587U1 (ru) 2019-04-15 2019-04-15 Полупроводниковый прибор

Publications (1)

Publication Number Publication Date
RU190587U1 true RU190587U1 (ru) 2019-07-04

Family

ID=67215956

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019111231U RU190587U1 (ru) 2019-04-15 2019-04-15 Полупроводниковый прибор

Country Status (1)

Country Link
RU (1) RU190587U1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2737722C1 (ru) * 2020-04-03 2020-12-02 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Способ изготовления полупроводникового прибора

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2102817C1 (ru) * 1993-03-02 1998-01-20 Арендное предприятие "Кремний" Способ изготовления полупроводниковых структур
US20070231954A1 (en) * 2006-03-31 2007-10-04 Kai Liu Gold/silicon eutectic die bonding method
SU1025287A1 (ru) * 1981-12-17 2012-05-27 Физико-технический институт АН Белорусской ССР Способ изготовления контактов полупроводниковых приборов
EP2733746A1 (en) * 2011-09-08 2014-05-21 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
RU2564685C1 (ru) * 2014-08-25 2015-10-10 Олег Петрович Ксенофонтов Способ сплавления
RU2570226C1 (ru) * 2014-08-05 2015-12-10 Открытое акционерное общество "Научно-исследовательский институт электронной техники" Способ монтажа кремниевых кристаллов на покрытую золотом поверхность

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1025287A1 (ru) * 1981-12-17 2012-05-27 Физико-технический институт АН Белорусской ССР Способ изготовления контактов полупроводниковых приборов
RU2102817C1 (ru) * 1993-03-02 1998-01-20 Арендное предприятие "Кремний" Способ изготовления полупроводниковых структур
US20070231954A1 (en) * 2006-03-31 2007-10-04 Kai Liu Gold/silicon eutectic die bonding method
EP2733746A1 (en) * 2011-09-08 2014-05-21 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
RU2570226C1 (ru) * 2014-08-05 2015-12-10 Открытое акционерное общество "Научно-исследовательский институт электронной техники" Способ монтажа кремниевых кристаллов на покрытую золотом поверхность
RU2564685C1 (ru) * 2014-08-25 2015-10-10 Олег Петрович Ксенофонтов Способ сплавления

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2737722C1 (ru) * 2020-04-03 2020-12-02 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Способ изготовления полупроводникового прибора

Similar Documents

Publication Publication Date Title
US4028140A (en) Semiconductor device manufacture
US8766398B2 (en) Discrete semiconductor device and method of forming sealed trench junction termination
US9252079B2 (en) Substrate, method of fabricating the same, and application the same
TWI514592B (zh) 用於氮化鎵肖特基二極體之端接結構
US5612232A (en) Method of fabricating semiconductor devices and the devices
US20120007206A1 (en) Structures and methods for forming schottky diodes on a p-substrate or a bottom anode schottky diode
JP6004561B2 (ja) 炭化珪素半導体素子の製造方法
CN108682695A (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
US20130207154A1 (en) Optoelectronic component
US3280391A (en) High frequency transistors
US9954065B2 (en) Method of forming a semiconductor device and semiconductor device
US5677562A (en) Planar P-N junction semiconductor structure with multilayer passivation
US3252003A (en) Unipolar transistor
GB1398006A (en) Semiconductor electroluminescent devices and to methods of making them
KR20190133232A (ko) 수직 질화 갈륨 질화물 쇼트키 다이오드
US8895399B2 (en) Integrated circuit and method of forming sealed trench junction termination
RU190587U1 (ru) Полупроводниковый прибор
CN107305844B (zh) 用于处理电子部件的方法和电子部件
US6307244B1 (en) Schottky barrier semiconductor device
US3397450A (en) Method of forming a metal rectifying contact to semiconductor material by displacement plating
CN208478345U (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片
US5089427A (en) Semiconductor device and method
US3519900A (en) Temperature compensated reference diodes and methods for making same
CN107808825A (zh) 用于半导体器件的金属化层及其形成方法
JPH0629557A (ja) 半導体装置の製造方法