RU182820U1 - Устройство для определения оптимального периода технического обслуживания и ремонта изделия - Google Patents

Устройство для определения оптимального периода технического обслуживания и ремонта изделия Download PDF

Info

Publication number
RU182820U1
RU182820U1 RU2017141864U RU2017141864U RU182820U1 RU 182820 U1 RU182820 U1 RU 182820U1 RU 2017141864 U RU2017141864 U RU 2017141864U RU 2017141864 U RU2017141864 U RU 2017141864U RU 182820 U1 RU182820 U1 RU 182820U1
Authority
RU
Russia
Prior art keywords
output
input
unit
block
memory
Prior art date
Application number
RU2017141864U
Other languages
English (en)
Inventor
Дмитрий Александрович Овруцкий
Original Assignee
Дмитрий Александрович Овруцкий
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Дмитрий Александрович Овруцкий filed Critical Дмитрий Александрович Овруцкий
Priority to RU2017141864U priority Critical patent/RU182820U1/ru
Application granted granted Critical
Publication of RU182820U1 publication Critical patent/RU182820U1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C3/00—Registering or indicating the condition or the working of machines or other apparatus, other than vehicles
    • G07C3/08—Registering or indicating the production of the machine either with or without registering working or idle time
    • G07C3/10—Registering or indicating the production of the machine either with or without registering working or idle time using counting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

Полезная модель относится к вычислительной технике, в частности к контрольным устройствам, и может быть использована в научных исследованиях и технике, где необходимо определять время наступления постепенного отказа, оптимальный и очередной периоды регламентированного технического обслуживания и ремонта, и коэффициент готовности изделия по значениям как прямых, так и диагностических параметров, осуществляя стратегию ремонта по техническому состоянию.
Устройство для определения оптимального периода технического обслуживания и ремонта изделия содержит блок памяти, таймер, шесть вычитателей, семь блоков деления, три блока определения абсолютного значения, пять сумматоров, два компаратора, три ключа, три элемента памяти, пять блоков умножения, блок извлечения квадратного корня, блок выделения целой части, вычитающий счетчик, блок задержки, блок выбора минимального значения сигнала, при этом первый выход блока памяти подключен к входу таймера, третий выход блока памяти подключен к первому и третьему входу третьего ключа, выход третьего ключа соединен с первым входом первого вычитателя, вторые входы первого, второго вычитателей, вход блока задержки, вторые входы четвертого сумматора и пятого вычитателя объединены и подключены ко второму выходу блока памяти, первые входы четвертого сумматора и пятого вычитателя объединены и подключены к выходу блока задержки, вход седьмого блока деления соединен с выходом четвертого сумматора, вход третьего блока абсолютного значения подключен к выходу пятого вычитателя, выход третьего блока абсолютного значения соединен с входом пятого блока умножения, первые выходы пятого сумматора и шестого вычитателя объединены и подключены к выходу седьмого блока деления, вторые входы пятого сумматора и шестого вычитателя объединены и соединены с выходом пятого блока умножения, выходы пятого сумматора и шестого вычитателя подключены к первому и второму входу блоку выбора минимального значения, выход блока выбора минимального значения соединен со вторым вход третьего ключа, выход третьего ключа подключен к первому входу первого вычитателя, первый вход второго вычитателя соединен с четвертым выходом блока памяти, первый и второй входы блока первого блока деления, подключены соответственно к шестому и пятому выходам блока памяти, выходы первого и второго вычитателей через первый и второй блоки определения абсолютного значения соединены с первыми входами второго и третьего блоков деления соответственно, второй вход второго блока деления подключен к выходу таймера и второму входу ключа, второй вход третьего блока деления соединен с пятым выходом блока памяти, выходы второго и третьего блоков деления подключены соответственно к первому и второму входу третьего вычитателя, выход которого подключен к первому входу четвертого блока деления, на второй вход которого поступает сигнал с выхода первого блока деления, выход четвертого блока деления соединен со вторым входом компаратора, первый вход которого подключен к седьмому выходу блока памяти, выход компаратора соединен с первым входом ключа и первым входом элемента памяти, выход ключа подключен к второму входу элемента памяти, выход которого является первым выходом устройства, второй вход первого сумматора подключен к восьмому выходу блока памяти, девятый и десятый выходы блока памяти подключены к первому и второму входам четвертого вычитателя соответственно, первый и второй входы первого блока умножения подключены к одиннадцатому и двенадцатому выходам блока памяти, выход четвертого вычитателя и первого блока умножения подключены к первому и второму входам второго блока умножения соответственно, выход которого подключен к первому входу первого сумматора, выход которого соединен с первым и вторым входами второго сумматора, выход которого подключен к первому входу третьего блока умножения, первый вход которого связан с выходом элемента памяти, выход третьего блока умножения соединен с входом блока извлечения квадратного корня, выход которого является вторым выходом устройства, тринадцатый выход блока памяти подключен к первым входам пятого блока деления и четвертого блока умножения, второй вход пятого блока деления соединен с выходом блока извлечения квадратного корня, восьмой выход блока памяти связан с первым входом третьего сумматора, второй вход которого подключен к выходу четвертого блока умножения и входу второго элемента памяти, выход пятого блока деления через блок выделения целой части подключен к первому входу вычитающего счетчика, выход которого соединен со вторым входом четвертого блока умножения, выход третьего сумматора связан с первым входом шестого блока деления, второй вход которого подключен к выходу первого элемента памяти, четырнадцатый выход блока памяти соединен со вторым входом второго компаратора, первый вход которого связан с выходом шестого блока деления и первым входом третьего элемента памяти, первый выход второго компаратора соединен со вторым входом вычитающего счетчика, второй выход второго компаратора подключен ко вторым входам второго ключа и третьего элемента памяти, первый вход которого соединен с выходом второго элемента памяти, выход второго ключа является третьим выходом устройства, выход третьего элемента памяти является четвертым выходом устройства.
Техническим результатом является расширение функциональных возможностей устройства за счет вычисления граничных значений контролируемого параметра устройства, что делает возможным контролировать техническое состояние изделия по диагностическим параметрам, не имеющих граничных значений. 2 ил.

Description

Полезная модель относится к вычислительной технике, в частности к контрольным устройствам и может быть использовано в научных исследованиях и технике, где необходимо определять время наступления постепенного отказа, оптимальный и очередной периоды регламентированного технического обслуживания и ремонта, и коэффициент готовности изделия по значениям как прямых, так и диагностических параметров, осуществляя стратегию ремонта по техническому состоянию.
Известно устройство для определения оптимального периода технического обслуживания изделия содержащее блок памяти, два блока деления блок нелинейности, два блока умножения, вычитатель, четыре элемента задержки, таймер, три сумматора, два компаратора, мультивибратор, элемент ИЛИ, три элемента памяти, три ключа, причем первый выход блока памяти соединен с первым входом второго блока деления, второй вход которого подключен к выходу второго блока умножения, первый и второй вход которого объединены и подключены к входу первого элемента задержки, входу таймера, первому входу интегратора, первому входу вычитателя, выход второго блока деления соединен с входом блока нелинейности, выход которого подключен к второму входу интегратора и второму входу первого блока умножения, первый вход которого подключен к второму выходу блока памяти, выход интегратора подключен к второму входу вычитателя и второму входу третьего сумматора, первый вход которого подключен к выходу второго сумматора, первому входу первого блока деления, входу четвертого блока задержки, второй вход второго сумматора соединен с входом с выходом вычитателя, первый вход второго сумматора подключен к выходу первого сумматора и первому входу первого компаратора, второй вход которого подключен к четвертому выходу блока памяти, первый и второй входы первого сумматора подключены к третьему выходу блока памяти и выходу первого блока умножения соответственно, второй вход первого компаратора подключен к четвертому входу блока памяти, первый вход первого блока умножения подключен ко второму выходу блока памяти, первый вход таймера соединен с управляющими входами первого, второго, третьего элементов памяти, первого, второго, третьего ключей, вторым входом триггера, выходом мультивибратора, второй вход таймера соединен с выходом второго элемента задержки, вход которого подключен к первому входу к первому входу триггера, вход которого соединен с пятым входом блока памяти, выход третьего сумматора подключен ко второму входу первого блока деления, выход которого подключен к входу третьего элемента задержки и второму входу второго компаратора, выход которого соединен с вторым входом элемента ИЛИ, выход которого подключен к входу мультивибратора, первый вход второго компаратора соединен с выходом третьего элемента задержки и входом второго элемента памяти, выход которого подключен к входу второго ключа, выход которого является вторым выходом устройства, выход вычитателя подключен к входу четвертого элемента задержки, выход которого соединен с входом третьего элемента памяти, выход которого подключен к входу третьего ключа, выход которого является третьем выходом устройства, выход первого элемента задержки соединен с входом первого элемента памяти, выход которого подключен к входу первого ключа, выход которого является первым выходом устройства [1].
Устройство позволяет определить период технического обслуживания, изделия с учетом интенсивности постепенных отказов (интенсивность распределена по закону Релея, который не всегда приемлем) и не учитывает внезапные отказы, возникающие при работе изделия под током и в выключенном состоянии.
Известно также устройство для определения оптимального периода технического обслуживания изделия, содержащие блок памяти, таймер, четыре вычитателя, четыре блока деления, два блока определения абсолютного значения, два сумматора, компаратор, ключ, элемент памяти, три умножителя, блок извлечения квадратного корня при этом первый выход блока памяти подключен к входу таймера, первый вход первого вычитателя подключен к третьему выходу блока памяти, вторые входы первого и второго вычитателей объединены и подключены ко второму выхода блока памяти, первый вход второго вычитателя подключен к четвертому выходу блока памяти, первый и второй входы блока первого блока деления, подключены соответственно к шестому и пятому выходам блока памяти, выходы первого и второго вычитателей через первый и второй блоки определения абсолютного значения подключены к первым входам второго и третьего блоков деления соответственно, второй вход второго блока деления подключен к выходу таймера и второму входу ключа, второй вход третьего блока деления подключен к пятому выходу блоку памяти, выходы второго и третьего блоков деления подключены соответственно к первому и второму входу третьего вычитателя, выход которого подключен к первому входу четвертого блока деления, на второй вход которого поступает сигнал с выхода первого блока деления, выход четвертого блока деления подключен к второму входу компаратора, первый вход которого подключен к седьмому выходу блока памяти, выход компаратора соединен с первым входом ключа и первым входом элемента памяти, выход ключа подключен к второму входу элемента памяти выход которого является первым выходом устройства, второй вход первого сумматора подключен к восьмому выходу блока памяти, девятый и десятый выходы блока памяти подключены к первому и второму входам четвертого вычитателя соответственно, первый и второй входы первого
умножителя подключены к одиннадцатому и двенадцатому выходам блока памяти, выход четвертого вычитателя и первого блока умножения подключены к первому и второму входам второго блока умножения соответственно, выход которого подключен к первому входу первого сумматора, выход которого соединен с первым и вторым входами второго сумматора, выход которого подключен к второму входу третьего блока умножения, на первый вход которого поступает сигнал с выхода элемента памяти, выход третьего блока умножения подключен к входу блока извлечения квадратного корня, выход которого является вторым выходом устройства [2].
Устройство позволяет определить время наступления постепенного отказа и с учетом этого, оптимальный период технического обслуживания изделия, но не определяет очередной период регламентированного технического обслуживания и коэффициент готовности изделия.
Наиболее близким по технической сущности к предлагаемому техническому решению является устройство для определения оптимального периода технического обслуживания изделия, содержащее блок памяти, таймер, четыре вычитателя, четыре блока деления, два блока определения абсолютного значения, два сумматора, компаратор, ключ, элемент памяти, три умножителя, блок извлечения квадратного корня, при этом первый выход блока памяти подключен к входу таймера, первый вход первого вычитателя соединен с третьим выходом блока памяти, вторые входы первого и второго вычитателей объединены и подключены ко второму выходу блока памяти, первый вход второго вычитателя соединен с четвертым выходом блока памяти, первый и второй входы блока первого блока деления, подключены соответственно к шестому и пятому выходам блока памяти, выходы первого и второго вычитателей через первый и второй блоки определения абсолютного значения соединены с первыми входами второго и третьего блоков деления соответственно, второй вход второго блока деления подключен к выходу таймера и второму входу ключа, второй вход третьего блока деления соединен с пятым выходом блока памяти, выходы второго и третьего блоков деления подключены соответственно к первому и второму входу третьего вычитателя, выход которого подключен к первому входу четвертого блока деления, на второй вход которого поступает сигнал с выхода первого блока деления, выход четвертого блока деления соединен с вторым входом компаратора, первый вход которого подключен к седьмому выходу блока памяти, выход компаратора соединен с первым входом ключа и первым входом элемента памяти, выход ключа подключен к второму входу элемента памяти, выход которого является первым выходом устройства, второй вход первого сумматора подключен к восьмому выходу блока памяти, девятый и десятый выходы блока памяти подключены к первому и второму входам четвертого вычитателя соответственно, первый и второй входы первого блока умножения подключены к одиннадцатому и двенадцатому выходам блока памяти, выход четвертого вычитателя и первого блока умножения подключены к первому и второму входам второго блока умножения соответственно, выход которого подключен к первому входу первого сумматора, выход которого соединен с первым и вторым входами второго сумматора, выход которого подключен к второму входу третьего блока умножения, первый вход которого связан с выходом элемента памяти, выход третьего блока умножения соединен с входом блока извлечения квадратного корня, выход которого является вторым выходом устройства, отличающееся тем, что в него введены пятый и шестой блоки деления, блок выделения целой части, вычитающий счетчик, четвертый блок умножения, третий сумматор, второй и третий элементы памяти, второй ключ и второй компаратор, причем тринадцатый выход блока памяти подключен к первым входам пятого блока деления и четвертого блока умножения, второй вход пятого блока деления соединен с выходом блока извлечения квадратного корня, восьмой выход блока памяти связан с первым входом третьего сумматора, второй вход которого подключен к выходу четвертого блока умножения и входу второго элемента памяти, выход пятого блока деления, через блок выделения целой части, подключен к первому входу вычитающего счетчика, выход которого соединен со вторым входом четвертого блока умножения, выход третьего сумматора связан с первым входом шестого блока деления, второй вход которого подключен к выходу первого элемента памяти, четырнадцатый выход блока памяти соединен со вторым входом второго компаратора, первый вход которого связан с выходом шестого блока деления и первым входом третьего элемента памяти, первый выход второго компаратора соединен со вторым входом вычитающего счетчика, второй выход второго компаратора подключен ко вторым входам второго ключа и третьего элемента памяти, первый вход второго ключа соединен с выходом второго элемента памяти, выход второго ключа является третьим выходом устройства, выход третьего элемента памяти является четвертым [3].
Устройство позволяет определять время наступления постепенного отказа, оптимальный период технического обслуживания, очередной период регламентированного технического обслуживания и коэффициент готовности изделия, но применение устройства становится не возможным, когда у определяющего параметра отсутствует граничное значение, что приводит к исключению из определяющих параметров части диагностических параметров.
Задачей, на решение которой направлена заявляемая полезная модель, является расширение функциональных возможностей устройства за счет вычисления граничных значений контролируемого параметра устройства, что делает возможным не только контролировать техническое состояние изделия по диагностическим параметрам не имеющих граничных значений, но и применять устройство для определения его потребности в ремонте.
Для достижения указанного технического результата в известное устройство, содержащее блок памяти, таймер, четыре вычитателя, четыре блока деления, два блока определения абсолютного значения, два сумматора, компаратор, ключ, элемент памяти, три умножителя, блок извлечения квадратного корня, при этом первый выход блока памяти подключен к входу таймера, первый вход первого вычитателя соединен с третьим выходом блока памяти, вторые входы первого и второго вычитателей объединены и подключены ко второму выходу блока памяти, первый вход второго вычитателя соединен с четвертым выходом блока памяти, первый и второй входы блока первого блока деления, подключены соответственно к шестому и пятому выходам блока памяти, выходы первого и второго вычитателей через первый и второй блоки определения абсолютного значения соединены с первыми входами второго и третьего блоков деления соответственно, второй вход второго блока деления подключен к выходу таймера и второму входу ключа, второй вход третьего блока деления соединен с пятым выходом блока памяти, выходы второго и третьего блоков деления подключены соответственно к первому и второму входу третьего вычитателя, выход которого подключен к первому входу четвертого блока деления, на второй вход которого поступает сигнал с выхода первого блока деления, выход четвертого блока деления соединен с вторым входом компаратора, первый вход которого подключен к седьмому выходу блока памяти, выход компаратора соединен с первым входом ключа и первым входом элемента памяти, выход ключа подключен к второму входу элемента памяти, выход которого является первым выходом устройства, второй вход первого сумматора подключен к восьмому выходу блока памяти, девятый и десятый выходы блока памяти подключены к первому и второму входам четвертого вычитателя соответственно, первый и второй входы первого блока умножения подключены к одиннадцатому и двенадцатому выходам блока памяти, выход четвертого вычитателя и первого блока умножения подключены к первому и второму входам второго блока умножения соответственно, выход которого подключен к первому входу первого сумматора, выход которого соединен с первым и вторым входами второго сумматора, выход которого подключен к первому входу третьего блока умножения, первый вход которого связан с выходом элемента памяти, выход третьего блока умножения соединен с входом блока извлечения квадратного корня, выход которого является вторым таймера, первый вход первого вычитателя соединен с третьим выходом блока памяти, вторые входы первого и второго вычитателей объединены и подключены ко второму выходу блока памяти, первый вход второго вычитателя соединен с четвертым выходом блока памяти, первый и второй входы блока первого блока деления, подключены соответственно к шестому и пятому выходам блока памяти, выходы первого и второго вычитателей через первый и второй блоки определения абсолютного значения соединены с первыми входами второго и третьего блоков деления соответственно, второй вход второго блока деления подключен к выходу таймера и второму входу ключа, второй вход третьего блока деления соединен с пятым выходом блока памяти, выходы второго и третьего блоков деления подключены соответственно к первому и второму входу третьего вычитателя, выход которого подключен к первому входу четвертого блока деления, на второй вход которого поступает сигнал с выхода первого блока деления, выход четвертого блока деления соединен с вторым входом компаратора, первый вход которого подключен к седьмому выходу блока памяти, выход компаратора соединен с первым входом ключа и первым входом элемента памяти, выход ключа подключен к второму входу элемента памяти, выход которого является первым выходом устройства, второй вход первого сумматора подключен к восьмому выходу блока памяти, девятый и десятый выходы блока памяти подключены к первому и второму входам четвертого вычитателя соответственно, первый и второй входы первого блока умножения подключены к одиннадцатому и двенадцатому выходам блока памяти, выход четвертого вычитателя и первого блока умножения подключены к первому и второму входам второго блока умножения соответственно, выход которого подключен к первому входу первого сумматора, выход которого соединен с первым и вторым входами второго сумматора, выход которого подключен к второму входу третьего блока умножения, первый вход которого связан с выходом элемента памяти, выход третьего блока умножения соединен с входом блока извлечения квадратного корня, выход которого является вторым объединены и подключены к выходу блока задержки, вход седьмого блока деления соединен с выходом четвертого сумматора, вход третьего блока деления подключен к выходу пятого вычитателя, выход третьего блока деления соединен с входом пятого блока умножения, первые выходы пятого сумматора и шестого вычитателя объединены и подключены к выходу седьмого блока деления, вторые входы пятого сумматора и шестого вычитателя объединены и соединены с выходом пятого блока умножения, выходы пятого сумматора и шестого вычитателя подключены к первому и второму входу блоку выбора минимального значения, выход блока выбора минимального значения соединен со вторым вход третьего ключа, выход третьего ключа подключен к первому входу первого вычитателя.
На фиг. 1 приведена схема предлагаемого устройства; на фиг. 2 - схема блока памяти.
Устройство содержит блок памяти 1, таймер 2, первый и второй вычитатели 3 и 4 соответственно, первый блок деления 5, первый и второй блоки определения абсолютного значении 6 и 7 соответственно, второй и третий блоки деления 8 и 9 соответственно, третий вычитатель 10, четвертый блок деления 11, первый компаратор 12, первый ключ 13, первый элемент памяти 14, первый сумматор 15, четвертый вычитатель 16, первый и второй блоки умножения 17 и 18 соответственно, второй сумматор 19, третий блок умножения 20, блок извлечения квадратного корня 21, пятый блок деления 22, блок выделения целой части 22, вычитающий счетчик 24, второй ключ 25, четвертый блок умножения 26, второй элемент памяти 27, третий сумматор 28, шестой блок деления 29, второй компаратор 30, третий элемент памяти 31, третий ключ 32, блок задержки 33, четвертый сумматор 34, седьмой блок деления 35, пятый сумматор 36, блок выбора минимального значения 37, пятый вычитатель 38, третий блок определения абсолютного значения 39, пятый блок умножения 40, шестой вычитатель 40, причем первый выход блока памяти 1 подключен к датчику таймера 2, третий выход блока памяти 1 подключен к первому и третьему входу третьего ключа 32, выход третьего объединены и подключены к выходу блока задержки, вход седьмого блока деления соединен с выходом четвертого сумматора, вход третьего блока деления подключен к выходу пятого вычитателя, выход третьего блока деления соединен с входом пятого блока умножения, первые входы пятого сумматора и шестого вычитателя объединены и подключены к выходу седьмого блока деления, вторые входы пятого сумматора и шестого вычитателя объединены и соединены с выходом пятого блока умножения, выходы пятого сумматора и шестого вычитателя подключены к первому и второму входу блоку выбора минимального значения, выход блока выбора минимального значения соединен со вторым вход третьего ключа, выход третьего ключа подключен к первому входу первого вычитателя.
На фиг. 1 приведена схема предлагаемого устройства; на фиг. 2 - схема блока памяти.
Устройство содержит блок памяти 1, таймер 2, первый и второй вычитатели 3 и 4 соответственно, первый блок деления 5, первый и второй блоки определения абсолютного значении 6 и 7 соответственно, второй и третий блоки деления 8 и 9 соответственно, третий вычитатель 10, четвертый блок деления 11, первый компаратор 12, первый ключ 13, первый элемент памяти 14, первый сумматор 15, четвертый вычитатель 16, первый и второй блоки умножения 17 и 18 соответственно, второй сумматор 19, третий блок умножения 20, блок извлечения квадратного корня 21, пятый блок деления 22, блок выделения целой части 22, вычитающий счетчик 24, второй ключ 25, четвертый блок умножения 26, второй элемент памяти 27, третий сумматор 28, шестой блок деления 29, второй компаратор 30, третий элемент памяти 31, третий ключ 32, блок задержки 33, четвертый сумматор 34, седьмой блок деления 35, пятый сумматор 36, блок выбора минимального значения 37, пятый вычитатель 38, третий блок определения абсолютного значения 39, пятый блок умножения 40, шестой вычитатель 40, причем первый выход блока памяти 1 подключен к датчику таймера 2, третий выход блока памяти 1 подключен к первому и третьему входу третьего ключа 32, выход третьего ключа 32 соединен с первым входом первого вычитателя 3, вторые входы первого 3, второго вычитателей 4, вход блока задержки 33, вторые входы четвертого сумматора 34 и пятого вычитателя 38 объединены и подключены ко второму выходу блока памяти 1, первые входы четвертого сумматора 34 и пятого вычитателя 38 объединены и подключены к выходу блока задержки 33, вход седьмого блока деления 35 соединен с выходом четвертого сумматора 34, вход третьего блока абсолютного значения 39 подключен к выходу пятого вычитателя 38, выход третьего блока абсолютного значения 39 соединен с входом пятого блока умножения 40, первые входы пятого сумматора 36 и шестого вычитателя 41 объединены и подключены к выходу седьмого блока деления 35, вторые входы пятого сумматора 36 и шестого вычитателя 41 объединены и соединены с выходом пятого блока умножения 40, выходы пятого сумматора 36 и шестого вычитателя 41 подключены к первому и второму входу блоку выбора минимального значения 37, выход блока выбора минимального значения 37 соединен со вторым входом третьего ключа 32, выход третьего ключа 32 подключен к первому входу первого вычитателя 3 вторые входы первого 3 и второго 4 вычитателей объединены и подключены ко второму выходу блока памяти 1, первый вход второго вычитателя 4 соединен с четвертым выходом блока памяти 1, первый и второй входы первого блока деления 5, подключены соответственно к шестому и пятому выходам блока памяти 1, выходы первого 3 и второго 4 вычитателей через первый 6 и второй 7 блоки определения абсолютного значения соединены с первыми входами второго 8 и третьего 9 блоков деления соответственно, второй вход второго блока деления 8 подключен к выходу таймера 2 и второму входу ключа 13, второй вход третьего блока деления 9 соединен с пятым выходом блока памяти 1, выходы второго 8 и третьего 9 блоков деления подключены соответственно к первому и второму входу третьего вычитателя 10, выход которого подключен к первому входу четвертого блока деления 11, второй вход которого связан с выходом первого блока деления 5, выход четвертого блока деления 11 соединен со вторым входом компаратора 12,счетчика 24, второй выход второго компаратора 30 подключен ко вторым входам второго ключа 25 и третьего элемента памяти 31, первый вход второго ключа 25 соединен с выходом второго элемента памяти 27, выход второго ключа 25 является третьем выходом устройства, выход третьего элемента памяти 31 является четвертым выходом устройства.
Блок памяти 1 содержит третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый элементы памяти 42-54 соответственно.
Устройство работает следующим образом.
На вход 11 блока памяти 1 поступает номинальное значение определяющего параметра
Figure 00000001
. На вход 12 блока памяти 1 поступает допустимое значение определяющего параметра Wд (верхняя либо нижняя граница параметра). На вход 13 поступает текущее значение параметра W. На вход 14 поступает значение , т.е. предыдущее значение времени начала технического обслуживания (ТО) при котором было определено W. На вход 16 поступает значение
Figure 00000002
дисперсии определяющего параметра. На вход 17 поступает u1-ε значение квантиля стандартного нормального отклонения (соответствующее вероятности безотказной работы). На вход 18 поступает значение , среднее время проведения одной профилактики. На вход 19 поступает
Figure 00000003
- интенсивность внезапных отказов при работе под током. На вход 110 поступает значение λвых - интенсивность внезапных отказов в выключенном состоянии. На вход 111 поступает значение
Figure 00000004
- среднее время устранения одной неисправности. На вход 112 поступает значение
Figure 00000005
- время работы изделия под током. На вход 113 поступает значение
Figure 00000006
- минимальный период проведения регламентированного технического обслуживания изделия. На вход 114 поступает Kг.зад - значение заданного коэффициента готовности изделия. На вход 15 поступает управляющий сигнал, необходимый для записи в элементы памяти 42-54 сигналов W0, Wд, W, tто, D, u1-ε, τто, λт, λвык, Tв, tт, Tто p.min, Kг.зад. Значения W0, Wд, W, tто, D, u1-ε, τто, λт, λвык, Tв, tт, Tто p.min, Kг.зад с входов элементов памяти поступают соответственно на второй, третий, четвертый, шестой, седьмой, восьмой, девятый десятый, одиннадцатый, двенадцатый и тринадцатый выходы блока памяти 1. Управляющий сигнал с входа 15 поступает на первый выход блока памяти 1. По управляющему сигналу, поступающему с первого выхода блока памяти 1 на вход таймера 2, таймер включается в работу и на его выходе формируется сигнал uвых=t, который поступает на второй вход второго блока деления 8, на второй вход ключа 13. Со второго выхода блока памяти 1 значение
Figure 00000001
поступает на второй вход первого вычитателя 3 и второй вход второго вычитателя 4. С третьего выхода блока памяти 1 значение Wд, поступает на первый вход ключа 32, управляемый вход ключа 32. С четвертого выхода блока памяти 1 значение W поступает на первый вход четвертого вычитателя 4 и на вход блока задержки 33, первый вход вычитателя 38 и второй вход сумматора 34. С выхода блока задержки сигнал задержанный на один шаг
Figure 00000007
поступает на 1 вход сумматора 34 и 2 вход блока вычитания 38. С выхода сумматора 34 сигнал
Figure 00000008
поступает на вход делителя 35, с постоянным коэффициентом деления два, в результате на выходе делителя 35 получается сигнал
Figure 00000009
, этот сигнал поступает на вход 1 сумматора 36 и вход 1 блока разности 41. С выхода блока вычитания сигнал
Figure 00000010
поступает в блок вычисления абсолютного значения 39, на выходе которого формируется сигнал
Figure 00000011
. С выхода блока вычисления абсолютного значения сигнал поступает на вход умножителя 40. С выхода умножителя сигнал, увеличенный в 2,66 раза, поступает на 2 вход сумматора 36 и 2 вход блока разности 41. С выхода блоков 36 и 41 сигнал поступает на 1 и 2 вход соответственно блока выбора минимального значения 37, с его выхода значение Wд расч поступает на второй вход ключа 32. При наличии сигнала Wд поступающего на управляемый вход 3 ключа 32 на выходе передается сигнал Wд, в противном случае на выходе ключа формируется сигнал Wд расч, который поступил на второй вход этого ключа. С выхода ключа 32 сигнал поступает на первый вход первого вычитателя 3. С четвертого выхода блока памяти 1 значение W поступает на первый вход четвертого вычитателя 4. С пятого выхода блока памяти 1 значение tто, поступает на второй вход первого блока деления 5 и второй вход третьего блока деления 9. С седьмого выхода блока памяти 1 значение u1-ε поступает на 1 вход компаратора 12. Значение сигнала
Figure 00000012
с выхода первого вычитателя 3 поступает на вход первого блока определения абсолютного значения 6, с выхода которого сигнал
Figure 00000013
поступает на вход второго блока деления 8. Значение сигнала
Figure 00000014
с выхода второго вычитателя 4 поступает на вход второго блока определения абсолютного значения 7, с выхода которого сигнал
Figure 00000015
поступает на первый вход третьего блока деления 9. Значение сигнала
Figure 00000016
 с выхода первого блока деления 5 поступает на второй вход четвертого блока деления 11. Значения сигналов
Figure 00000017
с выхода второго блока деления 8,
Figure 00000018
 с выхода третьего блока деления 9 поступает соответственно на первый и второй входы третьего вычитателя 10. Значение сигнала
Figure 00000019
 с выхода третьего вычитателя 10 поступает на первый вход четвертого блока деления 11. Значение сигнала
Figure 00000020
 с выхода четвертого блока деления 11 поступает на второй вход компаратора 12, где сравнивается со значением u1-ε. Как только в момент времени t сигнал
Figure 00000020
 становится равным u1-ε на выходе компаратора 12 появляется управляющий сигнал, который поступает на управляющие входы ключа 13 и элемента памяти 14. В элементе памяти 14 записывается значение t, которое поступает с таймера 2 через открытый ключ 13. В результате на первом выходе устройства (выход элемента памяти 14) появляется максимальное значение t=Tпо времени наступления постепенного отказа изделия, в течении которого значение определяющего параметра
Figure 00000021
не выходит за границу допустимого значения
Figure 00000022
с заданной вероятностью безотказной работы. С восьмого выхода блока памяти 1 значение сигнала τто поступает на второй вход сумматора 15. Значения сигналов λт, λвык с выходов девять, десять блока памяти 1 поступают на первый и второй выходы четвертого вычитателя 16 соответственно. Значения сигналов
Figure 00000023
с выходов одиннадцать и двенадцать блока памяти 1 поступают на первый и второй входы первого блока умножения 17 соответственно. Значения сигналов λт - λвык с выхода четвертого вычитателя 16,
Figure 00000024
с выхода первого блока умножения 17 поступают соответственно на первый и второй входы второго блока умножения 18, с выхода которого сигнал Tвtт(λт - λвык) поступает на первый вход сумматора 15. Сигнал
Figure 00000025
 с выхода первого сумматора 15 поступает на первый и второй входы второго сумматора, выходной сигнал которого
Figure 00000026
 поступает на первый вход третьего блока умножения 20, на первый вход которого поступает сигнал Tпо с выхода элемента памяти 14. Сигнал
Figure 00000027
 с выхода третьего блока умножения 20 поступает на блок вычисления квадратного корня 21, на выходе которого получается сигнал
Figure 00000028
. В результате на втором выходе устройства (выход блока вычисления квадратного корня 21) появляется значение Tп опт, соответствующее оптимальному периоду технического обслуживания. С тринадцатого выхода блока памяти 1 значение
Figure 00000029
поступает на первый вход пятого блока деления 22 и первый вход четвертого блока умножения 26. Значение сигнала Tп опт с выхода блока вычисления квадратного корня 21 поступает на второй вход пятого блока деления 22, с выхода которого сигнал
Figure 00000030
 поступает на вход блока выделения целой части 23, с выхода которого целое число
Figure 00000031
 поступает на вход вычитающего счетчика 24 (в результате чего в счетчик записывается начальное значение N, соответствующее виду технического обслуживания, кратному минимальному периоду регламентированного технического обслуживания). Значение N с выхода вычитающего счетчика 26 поступает на второй вход четвертого блока умножения 26, с выхода которого сигнал
Figure 00000032
поступает на второй вход третьего сумматора 28 и записывается во второй элемент памяти 27. Значение τто с восьмого выхода блока памяти 1 поступает на первый вход третьего сумматора 28, с выхода которого значение сигнала
Figure 00000033
 поступает на первый вход шестого блока деления 29. Значение
Figure 00000034
 с выхода шестого блока деления 29 и с Kг.зад выхода 14 выхода блока памяти 1 поступают на первый и второй выходы второго компаратора 30 соответственно, где производится сравнение
Figure 00000035
и Kг.зад. Значение сигнала
Figure 00000035
с выхода шестого блока деления 29 поступает на первый вход третьего блока памяти 31. В случае когда Kг<Kг.зад, на первом выходе второго компаратора 30 формируется сигнал поступающий на второй (счетный) вход вычитающего счетчика 24, на выходе которого формируется значение
Figure 00000036
, которое поступает на второй вход четвертого умножителя 26, и вычисление
Figure 00000035
повторяется и производится пока Kг≥Kг.зад, как только Kг≥Kг.зад на втором выходе второго компаратора 30 появляется сигнал, который поступает на управляющий вход второго ключа и второй вход третьего элемента памяти 31, в результате
Figure 00000032
(значение очередного периода регламентированного технического обслуживания изделия) с выхода второго элемента памяти 27 через открытый ключ 25 поступает на третий выход устройства, а в третий элемент памяти 31 запишется значение
Figure 00000035
и поступит на четвертый выход устройства.
Таким образом предлагаемое устройство позволяет определять время наступления постепенного отказа, оптимальный и очередной периоды регламентированного технического обслуживания и ремонта, и коэффициент готовности изделия по значениям как прямых, так и диагностических параметров, осуществляя стратегию ремонта по техническому состоянию. Устройство успешно прошло испытание и используется при планировании технического обслуживания и ремонта изделий.
Источники, принятые во внимание при составлении описания полезной модели:
1. Патент РФ №2347272, МПК G07C 3/08, 2009 г.
2. Патент РФ №111327, МПК G07C 3/00, 2011 г.
3. Патент РФ №139086, МПК G07C 3/00, 2013 г.

Claims (1)

  1. Устройство для определения оптимального периода технического обслуживания и ремонта изделия содержит блок памяти, таймер, шесть вычитателей, семь блоков деления, три блока определения абсолютного значения, пять сумматоров, два компаратора, три ключа, три элемента памяти, пять блоков умножения, блок извлечения квадратного корня, блок выделения целой части, вычитающий счетчик, блок задержки, блок выбора минимального значения сигнала, при этом первый выход блока памяти подключен к входу таймера, третий выход блока памяти подключен к первому и третьему входу третьего ключа, выход третьего ключа соединен с первым входом первого вычитателя, вторые входы первого, второго вычитателей, вход блока задержки, вторые входы четвертого сумматора и пятого вычитателя объединены и подключены ко второму выходу блока памяти, первые входы четвертого сумматора и пятого вычитателя объединены и подключены к выходу блока задержки, вход седьмого блока деления соединен с выходом четвертого сумматора, вход третьего блока абсолютного значения подключен к выходу пятого вычитателя, выход третьего блока абсолютного значения соединен с входом пятого блока умножения, первые входы пятого сумматора и шестого вычитателя объединены и подключены к выходу седьмого блока деления, вторые входы пятого сумматора и шестого вычитателя объединены и соединены с выходом пятого блока умножения, выходы пятого сумматора и шестого вычитателя подключены к первому и второму входу блоку выбора минимального значения, выход блока выбора минимального значения соединен со вторым вход третьего ключа, выход третьего ключа подключен к первому входу первого вычитателя, первый вход второго вычитателя соединен с четвертым выходом блока памяти, первый и второй входы блока первого блока деления подключены соответственно к шестому и пятому выходам блока памяти, выходы первого и второго вычитателей через первый и второй блоки определения абсолютного значения соединены с первыми входами второго и третьего блоков деления соответственно, второй вход второго блока деления подключен к выходу таймера и второму входу ключа, второй вход третьего блока деления соединен с пятым выходом блока памяти, выходы второго и третьего блоков деления подключены соответственно к первому и второму входу третьего вычитателя, выход которого подключен к первому входу четвертого блока деления, на второй вход которого поступает сигнал с выхода первого блока деления, выход четвертого блока деления соединен со вторым входом компаратора, первый вход которого подключен к седьмому выходу блока памяти, выход компаратора соединен с первым входом ключа и первым входом элемента памяти, выход ключа подключен ко второму входу элемента памяти, выход которого является первым выходом устройства, второй вход первого сумматора подключен к восьмому выходу блока памяти, девятый и десятый выходы блока памяти подключены к первому и второму входам четвертого вычитателя соответственно, первый и второй входы первого блока умножения подключены к одиннадцатому и двенадцатому выходам блока памяти, выход четвертого вычитателя и первого блока умножения подключены к первому и второму входам второго блока умножения соответственно, выход которого подключен к первому входу первого сумматора, выход которого соединен с первым и вторым входами второго сумматора, выход которого подключен ко второму входу третьего блока умножения, первый вход которого связан с выходом элемента памяти, выход третьего блока умножения соединен с входом блока извлечения квадратного корня, выход которого является вторым выходом устройства, тринадцатый выход блока памяти подключен к первым входам пятого блока деления и четвертого блока умножения, второй вход пятого блока деления соединен с выходом блока извлечения квадратного корня, восьмой выход блока памяти связан с первым входом третьего сумматора, второй вход которого подключен к выходу четвертого блока умножения и входу второго элемента памяти, выход пятого блока деления через блок выделения целой части подключен к первому входу вычитающего счетчика, выход которого соединен со вторым входом четвертого блока умножения, выход третьего сумматора связан с первым входом шестого блока деления, второй вход которого подключен к выходу первого элемента памяти, четырнадцатый выход блока памяти соединен со вторым входом второго компаратора, первый вход которого связан с выходом шестого блока деления и первым входом третьего элемент памяти, первый выход второго компаратора соединен со вторым входом вычитающего счетчика, второй выход второго компаратора подключен ко вторым входам второго ключа и третьего элемента памяти, первый вход которого соединен с выходом шестого блока деления, выход второго ключа является третьим выходом устройства, выход третьего элемента памяти является четвертым выходом устройства.
RU2017141864U 2017-11-30 2017-11-30 Устройство для определения оптимального периода технического обслуживания и ремонта изделия RU182820U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017141864U RU182820U1 (ru) 2017-11-30 2017-11-30 Устройство для определения оптимального периода технического обслуживания и ремонта изделия

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017141864U RU182820U1 (ru) 2017-11-30 2017-11-30 Устройство для определения оптимального периода технического обслуживания и ремонта изделия

Publications (1)

Publication Number Publication Date
RU182820U1 true RU182820U1 (ru) 2018-09-04

Family

ID=63467600

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017141864U RU182820U1 (ru) 2017-11-30 2017-11-30 Устройство для определения оптимального периода технического обслуживания и ремонта изделия

Country Status (1)

Country Link
RU (1) RU182820U1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2820568C1 (ru) * 2024-02-20 2024-06-05 Акционерное общество "ОДК-Климов" Способ и устройство определения эксплуатационной готовности объекта техники

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3121461A1 (de) * 1981-05-29 1982-12-16 Westinghouse Electric Corp., 15222 Pittsburgh, Pa. Verfahren zur ueberwachung der lebensdauer von zumindest einem in einer werkzeugmaschine benutzten werkzeugs und vorrichtung zur durchfuehrung des verfahrens
EP0737851A2 (de) * 1995-04-13 1996-10-16 Bruger + Fischer Krananlagen und Hebezeuge GmbH Verfahren und Vorrichtung zum Erfassen von Belastungen von Hub- und Zugeinrichtungen
RU139086U1 (ru) * 2013-06-27 2014-04-10 Андрей Александрович Ильиных Устройство для определения оптимального периода технического обслуживания изделия
RU2013129629A (ru) * 2013-06-27 2015-01-10 Андрей Александрович Ильиных Устройство для определения оптимального периода технического обслуживания изделия
RU2604437C2 (ru) * 2015-05-06 2016-12-10 Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации Устройство для определения оптимального периода технического обслуживания изделия

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3121461A1 (de) * 1981-05-29 1982-12-16 Westinghouse Electric Corp., 15222 Pittsburgh, Pa. Verfahren zur ueberwachung der lebensdauer von zumindest einem in einer werkzeugmaschine benutzten werkzeugs und vorrichtung zur durchfuehrung des verfahrens
EP0737851A2 (de) * 1995-04-13 1996-10-16 Bruger + Fischer Krananlagen und Hebezeuge GmbH Verfahren und Vorrichtung zum Erfassen von Belastungen von Hub- und Zugeinrichtungen
RU139086U1 (ru) * 2013-06-27 2014-04-10 Андрей Александрович Ильиных Устройство для определения оптимального периода технического обслуживания изделия
RU2013129629A (ru) * 2013-06-27 2015-01-10 Андрей Александрович Ильиных Устройство для определения оптимального периода технического обслуживания изделия
RU2604437C2 (ru) * 2015-05-06 2016-12-10 Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации Устройство для определения оптимального периода технического обслуживания изделия

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2820568C1 (ru) * 2024-02-20 2024-06-05 Акционерное общество "ОДК-Климов" Способ и устройство определения эксплуатационной готовности объекта техники

Similar Documents

Publication Publication Date Title
RU2537040C1 (ru) Устройство для определения оптимального периода технического обслуживания изделия
RU182820U1 (ru) Устройство для определения оптимального периода технического обслуживания и ремонта изделия
RU139086U1 (ru) Устройство для определения оптимального периода технического обслуживания изделия
CN111291328B (zh) 一种基于精细斜率的暂态事件识别方法、系统以及设备
RU2347272C1 (ru) Устройство для определения оптимального периода технического обслуживания изделия
RU2720382C1 (ru) Устройство для определения значений характеристик готовности изделия к применению
RU111327U1 (ru) Устройство для определения оптимального периода технического обслуживания изделия
EP2835505A1 (en) Base load estimation for a combined cycle power plant with steam turbine clutch
RU2604437C2 (ru) Устройство для определения оптимального периода технического обслуживания изделия
RU2480880C2 (ru) Реле защиты и способ его управления
CN109708792B (zh) 用于计算洗衣机的负载功率和耗电量的计算方法
RU2748389C1 (ru) Устройство для определения значений характеристик готовности изделия к применению
RU2071118C1 (ru) Устройство для определения оптимального периода технического обслуживания изделия
RU2273883C1 (ru) Устройство для определения характеристик надежности изделия
RU2553077C1 (ru) Устройство для определения эксплуатационно-технических характеристик изделия при оптимальном периоде его технического обслуживания
SU660059A1 (ru) Устройство дл вычислени функций
Rudenko Optimal recurrent logical-dynamical finite memory filter
RU2525754C2 (ru) Устройство для определения значений эксплуатационных характеристик обслуживаемых изделий
JP6791707B2 (ja) 眠気推定装置及び眠気推定プログラム
RU2071116C1 (ru) Устройство для определения оптимального периода контроля технического состояния изделия
SU1647761A1 (ru) Устройство дл определени спектральной плотности колебаний параметров режима электроэнергетических систем
SU744533A2 (ru) Управл емый датчик случайных чисел
RU2009543C1 (ru) Устройство для определения оптимального периода технического обслуживания изделия
SU1661812A1 (ru) Устройство дл определени оптимального периода технического обслуживани издели
RU2361268C1 (ru) Устройство для обнаружения и устранения аномальных измерений при фиксированном значении вероятности ложной тревоги

Legal Events

Date Code Title Description
MM9K Utility model has become invalid (non-payment of fees)

Effective date: 20180820