RU1827709C - Digital frequency detector - Google Patents

Digital frequency detector

Info

Publication number
RU1827709C
RU1827709C SU914900313A SU4900313A RU1827709C RU 1827709 C RU1827709 C RU 1827709C SU 914900313 A SU914900313 A SU 914900313A SU 4900313 A SU4900313 A SU 4900313A RU 1827709 C RU1827709 C RU 1827709C
Authority
RU
Russia
Prior art keywords
input
output
digital
frequency detector
control unit
Prior art date
Application number
SU914900313A
Other languages
Russian (ru)
Inventor
Евгений Петрович Малахов
Original Assignee
Московский научно-исследовательский телевизионный институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский научно-исследовательский телевизионный институт filed Critical Московский научно-исследовательский телевизионный институт
Priority to SU914900313A priority Critical patent/RU1827709C/en
Application granted granted Critical
Publication of RU1827709C publication Critical patent/RU1827709C/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

Использование - радиотехника дл  демодул ции частотномодулированных сигналов . Сущность изобретени : цифровой частотный детектор содержит формирователь 1 импульсов, блок 2 управлени , генератор 3 импульсов, реверсивные счетчики 4, 5, блоки 6, 7 пам ти, источник 8 опорного напр жени , цифроаналоговые преобразователи 9, 10, блок 11 вычитани , фильтр 12 нижних частот. 1 ил.Usage - radio engineering for demodulating frequency-modulated signals. The inventive digital frequency detector comprises a pulse shaper 1, a control unit 2, a pulse generator 3, reversible counters 4, 5, memory blocks 6, 7, a reference voltage source 8, digital-to-analog converters 9, 10, a subtraction block 11, a filter 12 low frequencies. 1 ill.

Description

оabout

соwith

СWITH

43.43.

0000

юYu

XIXi

VIVI

О ОOh Oh

Изобретение относитс  к радиотехнике и может быть использовано дл  демодул ции частотномодулированных сигналов.The invention relates to radio engineering and can be used to demodulate frequency modulated signals.

Цель изобретени  -увеличениеточности детектировани  путем стабилизации нулевой точки дискриминационной характеристики.The purpose of the invention is to increase the accuracy of detection by stabilizing the zero point of the discriminatory characteristic.

На чертеже представлена электрическа  структурна  схема цифрового частотного детектора.The drawing shows an electrical structural diagram of a digital frequency detector.

Цифровой частотный детектор содержит формирователь 1 импульсов, блок 2 управлени , генератор 3 импульсов, первый 4 и второй 5 реверсивные счетчики, первый 6 и второй 7 блоки пам ти, источник 8 опорного напр жени , первый 9 и второй 10 цифроаналоговые преобразователи (ЦАП), блок 11 вычитани , фильтр 12 нижних частот .The digital frequency detector comprises a pulse shaper 1, a control unit 2, a pulse generator 3, a first 4 and a second 5 reversible counters, a first 6 and a second 7 memory blocks, a reference voltage source 8, a first 9 and a second 10 digital to analog converters (DACs). a subtraction unit 11, a low pass filter 12.

Цифровой частотный детектор работает следующим образом.Digital frequency detector operates as follows.

Входной сигнал поступает на вход формировател  1, с выхода которого сформированные импульсы подаютс  на вход блока 2 управлени , на другой вход которого поступают тактовые импульсы генератора 3, частота которых выбираетс  значительно выше частоты входного сигнала.The input signal is fed to the input of the driver 1, from the output of which the generated pulses are fed to the input of the control unit 2, the other input of which receives the clock pulses of the generator 3, the frequency of which is chosen significantly higher than the frequency of the input signal.

Блок 2 управлени  вырабатывает на своих выходах управл ющие импульсы, под действием которых за врем  импульса, сформированного из периода входного сигнала производитс  запись содержимого первого 4 и второго 5 реверсивных счетчиков соответственно в первые 6 и второго 7 блоки пам ти, а также установка первого 4 и второго 5 реверсивных счетчиков в исходное состо ние, определ емое кодом на входах их предварительной установки. После этого производитс  пр мой счет тактовых импульсов в первом реверсивном счетчике 4 и обратный счет тактовых импульсов во втором реверсивном счетчике 5. С приходом следующего сигнального импульса содержимое первого 4 и второго 5 реверсивных счетчиков, переписываетс  в первый 6 и второй 7 блоки пам ти, сигналы с вых9дов которых поступают соответственно на входы первого 9 и второго 10 ЦАП, где преобразуетс  в аналоговую форму и подаютс  на соответствующие входы вычитател . Аналоговый сигнал с вычитател  через фильтр нижних частот поступает на вход устройства.The control unit 2 generates control pulses at its outputs, under the influence of which, during the pulse generated from the input signal period, the contents of the first 4 and second 5 reverse counters are recorded in the first 6 and second 7 memory blocks, as well as the installation of the first 4 and second 5 reversible counters to the initial state, determined by the code at the inputs of their preset. After that, a direct count of clock pulses in the first reversible counter 4 and a countdown of clock pulses in the second reversible counter 5 are performed. With the arrival of the next signal pulse, the contents of the first 4 and second 5 reverse counters are transferred to the first 6 and second 7 memory blocks, signals from the outputs of 9 which respectively enter the inputs of the first 9 and second 10 DACs, where it is converted into analog form and fed to the corresponding inputs of the subtractor. The analog signal from the subtractor through the low-pass filter is fed to the input of the device.

Сигнал на выходе блока 1 вычитани  определ етс  выражениемThe output signal of the subtraction unit 1 is determined by the expression

UBblx Ul-U2,UBblx Ul-U2,

(2)(2)

где Ui - выходное напр жение первого ЦАП, a U2 - выходное напр жение второго ЦАП 10. При этомwhere Ui is the output voltage of the first DAC, and U2 is the output voltage of the second DAC 10. Moreover

щ ,U2 Uonu, U2 Uon

2п2p

2п2p

N2,N2,

5 где NI и N2 - числа в двоичном коде иг входах первого 9 и второго 10 ЦАП соответ ственно, Тогда5 where NI and N2 are numbers in the binary code and inputs of the first 9 and second 10 DACs, respectively, Then

10 u.b«-U, Отсюда следует, что10 u.b "-U, It follows that

15UBb,x(Ni-N2)15UBb, x (Ni-N2)

2P

N2N2

илиor

UEUE

Uon f2f,Uon f2f,

2П lf 2P lf

2f02f0

reprep

где ton - частота генератора 3; fcp - средн   частота входного сигнала, fBx - частота входного сигнала. Если частота входного сигнала равна средней ожидаемой частоте fBx fcp, то ивых 0.where ton is the frequency of the generator 3; fcp is the average frequency of the input signal, fBx is the frequency of the input signal. If the frequency of the input signal is equal to the average expected frequency fBx fcp, then there will be 0.

То есть выходное напр жение детектора равно нулю, как до по влени  входного сигнала, так и при поступлении сигнала со средней ожидаемой частотой.That is, the output voltage of the detector is zero, both before the appearance of the input signal and when the signal arrives at the average expected frequency.

Claims (1)

Формула изобретени The claims Цифровой частотный детектор, содержащий последовательно соединенные формирователь импульсов, вход которого  вл етс  информационным входом цифро- вого частотного детектора, и блок управлени , фильтр нижних частот, выход которого  вл етс  выходом цифрового частотного детектора , последовательно соединенные первый реверсивный счетчик, вход управлени  и вход записи начальной информации которого соединены соответственно с первым и вторым выходами блока, первый блок пам ти, управл ющий вход которого соединен с третьим выходом блока управлени , и первый цифроаналоговый преобразователь , источник опорного напр жени , выход которого соединен с входом опорного сигнала первого цифроаналогового преобразовател , а также генератор импульсов, выход которого соединен с тактовым входом блока управлени  и со счетным входом первого реверсивного счетчика, отличающийс  тем, что, с целью увеличени  точности детектировани  путем стабилизации нулевой точки дискриминационной характеристики,A digital frequency detector comprising a pulse shaper connected in series, the input of which is an information input of a digital frequency detector, and a control unit, a low-pass filter, the output of which is the output of a digital frequency detector, a first reversible counter, a control input and a recording input connected in series the initial information of which is connected respectively to the first and second outputs of the block, the first memory block, the control input of which is connected to the third output of the block circuit, and the first digital-to-analog converter, a reference voltage source, the output of which is connected to the reference signal input of the first digital-to-analog converter, and a pulse generator, the output of which is connected to the clock input of the control unit and to the counting input of the first reversible counter, characterized in that, with the purpose of increasing the accuracy of detection by stabilizing the zero point of the discriminatory characteristics, введены последовательно соединенные второй реверсивный счетчик, счетный вход и вход управлени  счетом и вход записи начальной информации соединены соответственно с выходом генератора импульсов и с первым и вторым выходами блока управлени , второй блок пам ти, управл ющий вход которого соединен с третьим выходом блока управлени , второй цифроаналого- вый преобразователь, вход опорного сигнала которого соединен с выходом источникаthe second reversible counter is connected in series, the counting input and the input for controlling the account and the input for recording the initial information are connected respectively to the output of the pulse generator and to the first and second outputs of the control unit, the second memory unit, the control input of which is connected to the third output of the control unit, the second digital-to-analog converter, the reference signal input of which is connected to the source output 00 опорного напр жени , и блок вычитани , второй вход которого соединен с выходом первого цифроаналогового преобразовател , а выход - соединен с входом фильтра нижних частот, при этом входы кода предварительной установки и входы установки в О первого и второго реверсивных счетчиков , а также входы установки в О первого и второго блоков пам ти  вл ютс  управл ющими входами цифрового частотного детектора .the reference voltage, and a subtraction unit, the second input of which is connected to the output of the first digital-to-analog converter, and the output is connected to the input of the low-pass filter, while the inputs of the preset code and the installation inputs to 0 of the first and second reversible counters, as well as the installation inputs to The first and second memory blocks are the control inputs of the digital frequency detector.
SU914900313A 1991-01-08 1991-01-08 Digital frequency detector RU1827709C (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU914900313A RU1827709C (en) 1991-01-08 1991-01-08 Digital frequency detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU914900313A RU1827709C (en) 1991-01-08 1991-01-08 Digital frequency detector

Publications (1)

Publication Number Publication Date
RU1827709C true RU1827709C (en) 1993-07-15

Family

ID=21554328

Family Applications (1)

Application Number Title Priority Date Filing Date
SU914900313A RU1827709C (en) 1991-01-08 1991-01-08 Digital frequency detector

Country Status (1)

Country Link
RU (1) RU1827709C (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент FR № 2236306, кл, Н 03 D 3/04,1974. *

Similar Documents

Publication Publication Date Title
WO1994007310A3 (en) Analogue to digital and digital to analogue converters
ES424344A1 (en) Pulse width sensing circuit
US4496937A (en) Sampled signal generation circuit
RU1827709C (en) Digital frequency detector
GB1415250A (en) Communication system
US3723909A (en) Differential pulse code modulation system employing periodic modulator step modification
ES383528A1 (en) Device for converting two magnitudes into a number of pulses proportional to the integral of their product
GB1434813A (en) Transmission system
GB947430A (en) Improvements in or relating to pulse-code modulation transmission systems
GB1014358A (en) Pulse converting system
JPS5530213A (en) Signal converter
ES437103A1 (en) Transparent time-division pulse-multiplex digital electric signal switching circuit arrangement
SU482908A1 (en) Delta-demodulator of synchronous signals
SU1702328A1 (en) Radio signal simulator
SU551662A1 (en) Device for reproducing time variable variables
JPS6142895B2 (en)
SU663098A1 (en) Amplitude modulator with digital control
SU1385232A1 (en) Oscillating frequency digital generator
SU1367130A1 (en) Digital frequency detector
SU1119175A1 (en) Frequency divider
SU521649A1 (en) Phase discriminator
IE42234B1 (en) Mehtod of,and system for,coding a signal
SU866776A1 (en) Demodulator of discrete phase -modulated signals
SU1386954A1 (en) Non-linear compensating device
SU1125725A1 (en) Digital control device for pulse d.c. converter