RU1818665C - Предоконечный каскад блока управлени мощным переключательным транзистором - Google Patents

Description

зистора 15 через четвертый дополнительный резистор 31 соединен с первой шиной питани . Катод второго дополнительного диода 27 соединен с коллектором дополнительного транзистора 15, а анод со вторым входом операционного усилител  18. Между базой и эмиттером каждого из дополнительных транзисторов 15 и 16 подключены резисторы тепловой утечки 20 и 21 соответственно .

Рассмотрим работу устройства при отсутствии перегрузок и коротких замыканий в цепи внешней нагрузки, в нормальных услови х .

На схему предоконечного каскада по отношению к эмиттеру мощного переключательного транзистора 1 подаетс  два низковольтных напр жени  питани  +Е и -Е. В режиме ожидани  все транзисторы схемы, кроме второго транзистора 3, закрыты. На базе мощного переключательного транзистора 1 поддерживаетс  отрицательное запирающее напр жение вследствие действи  эмиттерного повторител , выполненного на втором транзисторе 3. Ток, потребл емый по цеп м питани , в этом режиме равен тепловым токам утечки транзисторов схемы. При поступлении входного отрицательного импульса открываетс  третий транзистор 10. Второй и третий диоды 13 и 34 обеспечивают ненасыщенный режим открытого третьего транзистора 10.Ток коллектора третьего транзистора 10 через п тый резистор 8 и первый транзистор 2 попадает в базу мощного переключательного транзистора 1, что приводит к его открыванию . По вл етс  ток в цепи коллектора мощного переключательного транзистора 1 и в цепи внешней нагрузки. Первый диод 12 обеспечивает ненасыщенный режим мощного переключательного транзистора 1. Транзистор 3 во врем  действи  входного импульса оказываетс  закрытым, так как к его переходу эмиттер-база приложено закрывающее напр жение. Передний фронт входного импульса пройд  через конденсатор 14 и седьмой резистор 32, прикладываетс  в виде кратковременного всплеска отрицательной пол рности к базе четвертого транзистора 11, При окончании входного импульса выключаетс  сначала третий транзистор 10, а затем первый транзистор 2 и мощный переключательный транзистор 1, Задний фронт входного импульса, пройд  через конденсатор 14 и седьмой резистор 32, вызывает кратковременное открывание четвертого транзистора 11. Вследствие этого в рассматриваемый момент времени происходит форсированное, ускоренное выключение первого и третьего

транзисторов 2 и мощного переключательного транзистора 1,

На переднем фронте входного импульса благодар  действию второго дополнитель- 5 ного конденсатора 24 кратковременно открываетс  дополнительный транзистор 15. На его коллекторе формируетс  кратковременный отрицательный импульс с длительностью пор дка 0,1-0,2 микросекунды,

0 который как выключающий воздействует на операционный усилитель 18.

Соотношение резисторов вход щих в делители 25 и 26 выбираетс  таким образом, чтобы при импульсах с малой амплитудой

5 поступающих с датчика тока 27 напр жение на выходе операционного усилител  1.8 оставалось на высоком уровне. При этом дополнительный транзистор 20 оказываетс  в закрытом состо нии и не вли ет на работу

0 устройства.

Рассмотрим работу устройства в аварийной ситуации, при перегрузке или коротком замыкании в цепи внешней нагрузки, возникающих в процессе воздействи  иони5 зиругащих излучений  дерного взрыва.

В этом случае амплитуда импульса напр жени  возникающего на датчике тока 27 оказываетс  достаточной дл  переключени  уровн  напр жени  на выходе операцион0 ного усилител  18. Этот уровень оказываетс  близким к уровню второй шины питани , поскольку выводы питани  операционного усилител  подключены к первой и второй шинам питани  устройства. Это приводит к

5 открыванию дополнительного транзистора 16, и следовательно, к выключению третьего и четвертого транзисторов 6, 2, и мощного переключательного транзистора 1. При этом пропадает и сигнал поступающий от

0 датчика тока 27. Однако вследствии действи  эффекта запоминани  в операционном усилителе 18 и запоминани  уровн  напр жени  на первом дополнительном конденсаторе 24, дополнительный транзистор 16

5 удерживаетс  в открытом состо нии до начала следующего входного импульса, Эф- фект запоминани  в операционном усилителе достигаетс  за счет гистерезиса, который получаетс  за счет положительной

0 обратной св зи, котора  обеспечиваетс  первым дополнительным резистором 28. В момент по влени  следующего входного импульса кратковременно открываетс  дополнительный транзистор 15 и через второй

5 дополнительный диод 27 производит сброс операционного усилител  18.

Если в рассматриваемый момент времени сохран етс  состо ние короткого замыкани  в цепи внешней нагрузки, то по вление импульса большой амплитуды на

датчике тока 27 приводит к выключению мощного переключательного транзистора 1, сжатию выходных импульсов и дальнейшему повторению описанных процессов.

После устранени  перегрузки или короткого замыкани  в цепи внешней нагрузки или же после окончани  импульсного спецвоздействи  происходит автоматическое самовосстановление работоспособности устройства.

Claims (1)

1. При перегрузке или коротком замыкании происходит сжатие по длительности импульсов на выходе, за счет чего обеспечиваетс  глубокий сброс тока потребл емого от источника питани . .Формула изобретени 

   Предоконечный каскад блока управлени  мощным переключательным транзистором по авт. св. № 970588, о т л и ч а ю щ и й- с   тем, что, с целью повышени  надежности при работе в процессе и после воздействи  ионизирующих излучений  дерного взрыва, введены операционный усилитель, дополнительный транзистор n-p-n-типа, дополнительный транзистор p-n-p-типа, первый и второй дополнительные диоды, датчик тока, два дополнительных конденсатора, два ре- зистивных делител , четыре дополнительных резистора и два резистора тепловой уточки, при этом датчик тока включен между эмиттером мощного переключательного транзистора и общей шиной, первый рези- стивный делитель включен крайними выводами между первой шиной питани  и общей шиной, второй резистивный делитель включен крайними выводами между первой шиной питани  и эмиттером мощного переключательного транзистора, средний вывод первого резистивного делител  соединен с

   первым входом операционного усилител , средний вывод второго резистивного делител  соединен с вторым входом операционного усилител , выход операционного усилител  через первый исполнительный

   резистор соединен с его первым входом и с катодом первого дополнительного введенного диода, анод которого через последова1 тельно включенные дополнительные второй резистор и первый конденсатор соединены

   с общей шиной, анод первого дополнительного диода через третий дополнительный резистор соединен с базой дополнительного транзистора p-n-p-типа, эмиттер которого соединен с первой шиной питани , а коллектор подключен к базе третьего транзистора, база дополнительного транзистора п-р-п- типа через второй дополнительный конденсатор соединена с эмиттерами первого и второго транзисторов, эмиттер дополнительного транзистора n-p-n-тИпа соединен с второй шиной питани , а коллектор соединен с катодом второго дополнительного диода и через четвертый дополнительный резистор соединен с первой шиной питани , анод второго дополнительного диода подключен к второму входу операционного усилител , при этом между базой и эмиттерами каждого из дополнительных транзисторов подключен соответствующий

   резистор утечки.