RU1817035C - Устройство дл анализа сигналов сложной формы - Google Patents

Abstract

Изобретение относитс  к радиотехническим измерени м. Сущность изобретени : устройство дл  анализа сигнала включает блок 1 выделени  моментов достижени  анализируемым сигналом заранее обусловленных характерных значений, блоки 2, 3, 4 запоминани  последовательных значений анализируемого сигнала, блок 5 измерени  временных интервалов и накопительные запоминающие устройства 6, 7, 8. 2 ил.

Description

3130

32 J4 $

(Л

С

00

VI о со ел

Изобретение относитс  к радиотехниеским измерени м, в частности к способам устройствам дл  анализа сигналов сложой формы, особенно колебаний с переменым периодом повторени  импульсов еременной длительности.

Цель изобретени  - расширение диапаона анализируемых сигналов,

На фиг.1 изображена блок-схема устройства; на фиг,2 - эпюры сигналов, по сн - ющие работу устройства.

Устройство (фиг.1) содержит блок 1 выделени  моментов достижени  анализируемым сигналом заранее обусловленных характерных значений (в данном случае моменты перехода через нуль), блоки 2, 3 и 4 запоминани  последовательных значений анализируемого сигнала, блок 5 измерени  временных интервалов и накопительные запоминающие устройства 6, 7, 8. Блоки 2, 3, 4 запоминани  значений сигнала имеют информационные входы 9,10,11, образующие вместе со входом блока 1 выделени  моментов информационный вход устройства анализа сигнала, входы 12, 13, 1.4 включени  и входы 15, 16, 17 сброса. Входы 9, 10, 11 включени  и 12, 13, 14 сброса соединены с выходами блока 1. Каждое из накопительных запоминающих устройств 6, 7, 8 имеет информационные входы, информационные выходы, образующие выходы устройства анализа сигнала, и вход сброса. Информационные входы запоминающего устройства 6 соответственно соединены с выходами блока 2 запоминани  значений сигнала, информационные входы запоминающего устройства 7 соответственно соединены с выходами блока 3 запоминани  значений сигнала, а информационные входы запоминани  устройства 8 соответственно соединены с выходами блока 4 запоминани  значений сигнала. Входы 18, 19, 20 разрешени  записи соответственно запоминающих устройств 6, 7 и 8 соединены соответственно с выходами блока 5 измере- ни  интервалов, входы которого соединены с выходами блока 1.

Блок 1 выделени  моментов содержит усилитель-ограничитель 21, вход которого  вл етс  входом блока 1, однополупериод- ный выпр митель 22 и элемент 23 НЕ, последовательно подключенные к выходу усилител -ограничител  21, и дифференцирующее устройство 24, инвертор и блок 26 задержки, также последовательно подключенные к выходам усилител -ограничител  21. Выходы элемента 23 НЕ и блока 26 задержки образуют выходы блока 1.

Блок 2 запоминани  значений сигнала содержит делитель 27 частоты, счетчик 28,

счетный вход которого соединен с выходом делител  27 частоты, а вход сброса образует вход включени  блока 2, дешифратор 29, подключенный к выходам счетчика 28, запоминающее устройство 30 на конденсаторах и электронные ключи 31, входы которых образуют информационный вход блока 2. Выходы соответственно соединены с информационными входами запоминающего

0 устройства 30, а входы управлени  соответственно соединены с выходами дешифратора 29. Запоминающее устройство 30 содержит группу конденсаторов, одни выводы которых соответственно образуют информационные

5 входы запоминающего устройства 30, а также выходные выводы блока 2, а другие заземлены , и группу электронных ключей 32, которые включены соответственно параллельно конденсаторам и управл ющие входы которых

0 соединены между собой и образуют вход 15 сброса блока 2.

Блоки 3 и 4 запоминани  значений сигнала выполнены аналогично блоку 2. Входы делител  27 частоты блока 2 и делителей

5 частоты блоков 3, и 4 подключены к выходу генератора 33.

. Накопительное запоминающее устройство 6 содержит группу конденсаторов, группу электронных ключей 34, входы кото0 ,рых образуют информационные входы запоминающего устройства 6, а управл ющие входы соединены между собой и образуют входы 18 разрешени  записи запоминающего устройства 6. Одни выводы конденса5 торов запоминающего устройства 6 через выпр мительные циоды соединены соответственно с выходами ключей 34, и образуют также выходные выводы запоминающего устройства 6, а другие заземлены. Накопи-/

0 тельные запоминающие устройства 7 и 8 выполнены аналогично запоминающему устройству 6. .

Блок 5 измерени  интервалов содержит счетчик 35, счетный вход которого через

5 электронный ключ 36 соединен с выходом генератора 33, а вход сброса образует вход блока 5, соединенный с выходом блока 26 задержки блока 1, дешифратор 37, подключенный к выходным лини м счетчика 35 и

0 группу электронных ключей 38, входы которых подключены к дешифратору 37, а выходы соответственно образуют выходы блока 5, соединенные с входами 18, 19, 20 и 24 разрешени  записи запоминающих устрой5 ство 6, 7 и 8. Входы управлени  ключей 36 и 38 соединены между собой и образуют вход блока 5, соединенный с выходом элемента 24 НЕ блока 1.

Устройство работает следующим образом .

Анализируемый сигнал (фиг,2,а) поступает на информационные входы 9, 10, 11 блоков 2, 3 и 4 запоминани  последовательных значений анализируемого сигнала и на вход блока 1 выделени  моментов достижени  анализируемым сигналом характерных (нулевых) значений. В моменты перехода анализируемого сигнала через нуль с помощью усилител -ограничител  21, выходной сигнал которого показан на фиг.2,б, дифференцирующего устройства 24, инвертора 25 и блока 21 задержки на выходе последней после каждого перехода анализируемого сигнала через нуль в отрицательную сторону формируютс  положительные импульсы, а после каждого его перехода через нуль в положительную сто- ро-ну формируетс  отрицательные импульсы (фиг.2,6). На выходы элемента 23 НЕ формируютс  положительные импульсы (фиг.2,г), продолжающиес  в течение промежутков, когда анализируемый сигнал имеет отрицательные значени , и поступающие на вход сброса счетчика 28 блока 2 и входы сброса аналогичных счетчиков блоков 3 и 4.

Когда анализируемый сигнал имеет положительные значени , напр жение на управл ющем входе ключа 36 блока 35 отсутствует, этот ключ находитс  в провод щем состо нии и счетчик 35 считает импульсы , поступающие с генератора 33, как показано на фиг.2,д. В то же врем , ввиду отсутстви  запрещающего импульса на входе 12 включени  блока 2, счетчик 28 также считает импульсы, поступающие на него с генератора 33 через делитель 27 частоты, что вызывает последовательное переключение ключей 31 со скоростью, определ емой коэффициентом делени  делител  27 частоты . Счетчики блоков 3 и 4 также считают импульсы, поступающие на них с генератора 33 через соответствующие делители частоты . Коэффициенты делени  делителей частоты выбраны таким образом, что скорость счета в счетчике блока 3, а следовательно и скорость переключени  управл емых им ключей, превышает скорость счета в счетчике 28, а скорость счета в счетчике блока 4 и переключени  управл емых им ключей превышает скорость счета в счетчике блока 3. Сигналы на выходах счетчика 28 блока 2 и счетчиков блоков 3 и 4 показаны соответственно на фиг.2,е, 2,ж и 2,и. В момент перехода анализируемого сигнала через нуль в отрицательную сторону на выходе элемента 23 НЕ формируетс  импульс , вызывающий сброс и остановку счетчика 28 блока 2, переход ключа 36 блока 5 в непровод щее состо ние и тем самым прекращение поступлени  импульсов на счетчик 35, а также переход в провод щее состо ние ключей 38, которые при отсутствии поступлени  напр жени  на их управл ющие входы наход тс  в непровод щем состо - 5 нии.

В результате перехода ключей 38 в провод щее состо ние на одном из выходов блока 5 формируетс  импульс. Выход блока 5, на котором формируетс  указанный им0 пульс, зависит от состо ни  счетчика к моменту перехода анализируемого сигнала через нуль, т.е. от длительности временного интервала между двум  соседними переходами через нуль указанного сигнала. Затем

5 на вход сброса счетчика 35 поступает положительный импульс с блока 26 задержки и импульс на выходе блока 5 заканчиваетс . Если считать, что формирование импульса на верхнем выходе блока 5 соответствует

0 наиболее короткому временному интервалу , а на нижнем - наиболее длинному, то сигналы на нижнем, среднем и верхнем выходах блока 9 будут иметь вид, показанный соответственно на фиг.2,к, л и м.

5 Последовательное переключение ключей 31 приводит к последовательному поступлению входного сигнала на конденсаторы запоминающего устройства 30 блока 2, на которых, таким образом, запоми0 наютс  значени , последовательно принимаемые входным сигналом. Аналогичным образом значени  входного сигнала запоминаютс  на конденсаторах запоминающих устройств блоков 3 и 4. При этом промежут5 ки между моментами запоминани  значений входного сигнала в блоке 3 меньше, чем в блоке 2, и больше, чем в блоке 4. Значени  сигнала, запомненные в блоках 2,3 и 4 представлены вертикальными лини ми соответ0 ственно на фиг.2,н, п и р.

В зависимости от длительности интервала между соседними моментами перехода анализируемого сигнала через нуль на соответствующем выходе блока 5 формируетс 

5 импульс, который поступает на вход разрешени  записи соответствующего запоминающего устройства 6, 7, 8. При поступлении такого импульса на вход 18 запоминающего устройства 6 ключи 34 переход т в прово0 д щее состо ние и зар ды, накопленные в конденсаторах запоминающего устройства 30, перетекают соответственно в конденсаторы запоминающего устройства 6, емкости которых намного превышают емкости кон5 денсаторов запоминающего устройства 30, и складываютс  с зар дами, накопленными в конденсаторах запоминающего устройства б при поступлении на вход 18 импульсов в предыдущих циклах работы устройства. Затем, при поступлении импульса с блока 26 задержки, ключи 32 переход т в провод щее состо ние, разр жа  конденсаторы запоминающего устройства 30, после чего возвращаютс  в исходное непровод щее состо ние, а импульс на входе 18 разрешени  записи исчезает, в результате чего ключи 34 возвращаютс  в исходное непровод щее состо ние. Зар ды на конденсаторах запоминающего устройства 6 при этом сохран ютс , т.к. их разр ду преп тствуют диоды, включенные между ними и ключами 34.

Аналогичным образом работают запоминающие устройства 7 и 8 при поступлении импульсов на их входы 19 и 20.

Таким образом, в процессе работы устройства на конденсаторах каждого из запоминающих устройств 6, 7 и 8 обеспечиваетс  суммирование значений сигналов, занимающих одинаковые положени  между соседними моментами перехода анализируемого сигнала через нуль, интервалы между которыми равны с заданной точностью соответствующему из заданных значений интервалов , как это предусматриваетс  предложенным способом, В рассматриваемом примере запоминающее устройство 6 будет суммировать значени  сигнала, соответствующих наиболее длинным интервалам , а запоминающее устройство 8 наиболее коротким интервалом.

Claims (1)

1. Формула изобретени 

   Устройство дл  анализа сигналов сложной формы, содержащее блок выделени  моментов достижени  анализируемым сигналом заданных значений и последовательно соединенные генератор и блок измерени  временных интервалов, второй вход которого подключен к выходу блока выделени  моментов, отличающеес 

   тем, что, с целью расширени  диапазона анализируемых сигналов, в него дополнительно введены п блоков запоминани  последовательных значений анализируемого сигнала, входы включени  и сброса которых

   соединены с выходом блока выделени  моментов , и п накопительных запоминающих устройств, информационные входы которых соединены с выходами соответствующего блока запоминани  последовательных

   значений анализируемого сигнала, а вход разрешени  записи соединен с соответствующим выходом блока измерени  временных интервалов.