RU1812522C - Устройство дл измерени сопротивлени - Google Patents

Abstract

Использование: в электроизмерительной технике дл  измерени  сопротивлени . Сущность изобретени : устройство дл  измерени  сопротивлений содержит источник опорного тока, резистивный делитель, переключатель , управл емый делитель напр жени , анэлого-цифровой преобразователь, вычислительный блок, блок управлени . Увеличение быстродействи  и расширение области применени  достигаютс  использованием АЦП параллельного типа и возможностьюизмерени  активного сопротивлени  цепей, содержащих реактивные элементы. 1 з.п. ф-лы, 4 ил.

Description

Изобретение относитс  к электроизмерительной технике и может быть использовано в системах автоматического контрол  параметров элементов электрических цепей , измерительных приборах универсального и специального назначени .

Цель изобретени  -увеличение быстродействи  и расширение области применени  за счет измерени  активного сопротивлени  цепей, содержащих реактивные элементы.

На фиг, 1 представлена блок-схема устройства; на фиг. 2 - схема блока управлени ; на фиг. 3 - временные диаграммы, по сн ющие работу устройства; на фиг. 4 - схема алгоритма работы вычислительного блока.

Устройство дл  измерени  сопротивлени  (фиг. 1) содержит источник опорного тока 1, резистивный делитель 2, переключатель 3, управл емый делитель напр жени  4, аналого-цифровой преобразователь 5, вычислительный блок 6, блок управлени  7, причем резистивный делитель 2 состоит из

последовательно соединенных измер емого Rx и образцового RO резисторов, второй вывод которого соединен с общей шиной устройства, первый выход блока управлени  7 соединен с управл ющим входом управл емого делител  напр жени  4, выход которого соединен с входом аналого-цифро- вого преобразовател  5, выход которого соединен с информационным входом вычислительного блока 6, управл ющий вход которого соединен с вторым выходом блока управлени  7, третий выход которого соединен с управл ющим входом переключател  3, первый вход которого соединен с выходом источника опорного тока 1 и первым выводом резистивного делител  2, третий вывод которого соединен с вторым входом переключател  3, выход которого соединен с информационным входом управл емого делител  напр жени  4, вход начальной установки вычислительного блока 6 объединен с первым входом блока управлени  7 и  вл етс  входом Пуск

С

устройства, второй вход блока управлени  7  вл етс  входом Сброс устройства.

Блок управлени  7 (фиг. 2) содержит D- триггеры 8, 9 и 10, элементы И 11, 12 и 13, элемент ИЛИ 14, генератор импульсов 15, выход которого соединен с вторым входом элемента И 11, первый вход которого соединен с пр мым выходом D-триггера 8, вход синхронизации которого соединен с выходом элемента ИЛИ 14, первый вход которого  вл етс  первым входом блока управлени  7, второй вход элемента ИЛИ 14 соединен с выходом элемента И 13, второй вход которого соединен с вторым входом элемента И 12, входом синхронизации D- триггера 9, выходом элемента И 11 и  вл етс  вторым выходом блока управлени  7, пр мые выходы D-триггеров 9 и 10 соединены соответственно с первыми входами элементов И 12 и 13 и  вл ютс  соответственно первым и третьим выходами блока управлени  7, инверсные выходы каждого D-триггера соединены соответственно с информационным входом каждого D-триггера , входы установки нул  которых объединены и  вл ютс  вторым входом блока управлени  7.

Устройство дл  измерени  сопротивлени  работает следующим образом.

По команде Сброс на пр мых выходах D-триггеров 8, 9 и 10 устанавливаетс  сигнал логического О. Этот сигнал поступает с выхода триггера 8 на вход элемента И 11 и преп тствует прохождению импульсов с генератора 15 через элемент И 11. Сигналы логического О с выходов триггеров 9 и 10 поступают на управл ющий вход управл емого делител  напр жени  4,. коэффициент делени  которого устанавливаетс  равным 1 /2, и на управл ющий вход переключател  3, который подключает среднюю точку рези- стивного делител  2 к входу управл емого делител  напр жени  4.

По команде Пуск вычислительный блок 6 переходит к началу выполнени  программы .

По заднему фронту импульса, поступающего на клемму Пуск устройства, на пр мом выходе D-триггера 8 устанавливаетс  сигнал логической 1, который открывает элемент И .11 дл  прохождени  импульсов с генератора 15.

На выходе управл емого делител  напр жени  4 устанавливаетс  напр жение Ui UCM + loRo/2, где I0 - ток на выходе источника опорного тока 1; UCM - напр жение смещени  измерительного канала; переключатель 3 - управл емый делитель напр жени  4.

Аналого-цифровой преобразователь 5

преобразует напр жение Ui в код N 1 KUi,

где К - коэффициент преобразовани  АЦП 5.

Первый импульс с выхода элемента И 11

(момент времени ti на фиг. 3) поступает на управл ющий вход вычислительного блока 6, формиру  запрос на ввод, и код NI с выхода АЦП 5 записываетс  в вычислительный блок 6.

По заднему фронту этого импульса на выходе D-триггера 9 устанавливаетс  сигнал логической 1, который поступает на управл ющий вход управл емого делител  напр жени  4, коэффициент делени  кото:

рого устанавливаетс  равным 1/1.

На выходе управл емого делител  напр жени  4 устанавливаетс  напр жение U2 UCM + loRo. Аналого-цифровой преобразователь 5 преобразует напр жение Ua в

K0flN2 KU2.

Второй импульс с выхода элемента И 11 (момент времени ta на фиг. 3) поступает на управл ющий вход вычислительного блока 6, формиру  запрос на ввод, и код N2 с

выхода АЦП 5 записываетс  в вычислительный блок 6;

Одновременно этот импульс поступает через открытый элемент И 12 на вход синхронизации D-триггера 10.

По заднему фронту этого импульса на выходе D-триггера 9 устанавливаетс  сигнал логического О, который устанавливает коэффициент делени  управл емого делител  напр жени  4 равным 1 /2; а на выходе

D-триггера 10 устанавливаетс  сигнал логической 1, который подключает вход дели- тел  2 к входу управл емого делител  напр жени  4.

На выходе управл емого делител  напр жени  4 устанавливаетс  напр жение

из UCM + lo(R0 + Rx)/2.

Аналого-цифровой преобразователь 5 преобразует напр жение из в код N3 КУз. Третий импульс с выхода элемента И 11 (момент времени t3 на фиг. 3) поступает на управл ющий вход вычислительного блока б, формиру  запрос на ввод, и код Мз запи- сываетс  в вычислительный блок б, Одновременно этот импульс поступает через открытый элемент И 13 и элемент ИЛИ 14 на вход синхронизации D-триггера 8.

По заднему фронту этого импульса на выходе D-триггера 8 устанавливаетс  сигнал логического О, который преп тствует прохождению импульсов с генератора 15 через элемент И 11.

В вычислительном блоке формируетс  код

N

вых

Мз.-Ni КРз-KUi

N2- Ni KU2-KU1

UCM + ( lo ( Ro + Rx ) ,,, , l0Ro ----- ------ ( Uc

.+

lo Ro

+

UCM -H0Ro-(UcM

Rx

Ъ

пропорциональный измер емому сопротивлению Rx.

Управл емый делитель напр жени  4 может быть выполнен на основе программируемого усилител . В качестве аналого- цифрового преобразовател  5 используетс  параллельный АЦП. В качестве вычислительного блока б может быть использована микроЭВМ или специальное программно- управл емое вычислительное устройство.

Частота следовани  импульсов тимп с генератора 15 должна быть такой, чтобы

Тимп т-- - tnp, где tnp - врем  преобраТимп

зовани  аналого-цифрового преобразовател  5. Длительность импульса т.зап. поступающего на клемму Пуск устройства , выбираетс  такой, чтобы t3an tnp.

Предлагаемое устройство обладает более высоким быстродействием по сравнению С устройством-прототипом. Врем  измерени  в устройстве-прототипе складываетс  из двух интервалов (ta - 12) и (ti - to) и равно

Тизм1 (t3 - t2) + (t1 - to)

Un(Rx+Ro)

KUoRx :

т.е. зависит от соотношени  между измер емым Rx и образцовым Ro резисторами, величины порога срабатывани  Un генераторного порогового блока, величины напр жени  Uo с источника опорного напр жени  и посто нйой времени интегрировани  интегратора. При достаточно точных измерени х сопротивлени  Тизм.1 составл ет милисекунды.

В предлагаемом устройстве врем  измерени  определ етс , в основном, временем преобразовани  tnp аналого-цифрового преобразовател  и равно Тиэм..Пр, При достаточно точных измерени х сопротивлени  и использовании АЦП параллельного типа Тизм,2 составл ет дес тки наносекунд,

Таким образом, быстродействие предлагаемого устройства более чем в 103 - 10 раз выше по сравнению с устройством-прототипом .

Кроме того, предлагаемое устройство имеет более широкую область применени , т.к. позвол ет измер ть активные сопротивлени  цепей, содержащих реактивные эле

менты , например, сопротивление обмоток трансформаторов посто нному току. Устройство-прототип не обладает такой возможностью , т.к. в нем на резистивный 5 делитель подаетс  линейно измен ющеес  напр жение.

Claims (2)

1. Устройство дл  измерени  сопротив10 лени , содержащее управл емый делитель напр жени , переключатель и резистивный делитель, состо щий из последовательно соединенных измер емого и образцового резисторов, второй вывод которого соеди15 нен с общей шиной устройства, отличающеес  тем, что, с целью увеличени  быстродействи  и расширени  области применени  за счет измерени  активного сопротивлени  цепей, содержащих

20 реактивные элементы, в него введены источник опорного тока, анэлого-цифровой преобразователь, вычислительный блок и блок управлени , первый выход которого соединен с управл ющим входом управл ё25 мого делител  напр жени , выход которого соединен с входом аналого-цифрового преобразовател , выход которого соединен с информационным входом вычислительного блока, управл ющий вход которого соеди30 нен с вторым выходом блока управлени , - третий выход которого соединен с управл ющим входом переключател , первый вход которого соединен с выходом источника опорного тока и первым выводом резистив- ного делител , третий вывод которого сое35 динен с вторым входом переключател , выход которого соединен с информационным входом управл емого делител  напр жени , вход начальной установки вычислительного блока объединен с первым

40 входом блока управлени  и  вл етс  входом , Пуск устройства, второй вход блока управлени   вл етс  входом Сброс устройства. :

2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит пер45 вый, второй и третий D-триггера. первый, второй и третий элементы И, элемент ИЛИ и генератор импульсов, выход которого соединен с вторым входом первого элемента И, первый вход которого соединен с пр мым

50 выходом первого D-триггера. вход синхронизации которого соединен с выходом элемента ИЛИ, первый вход которого  вл етс  первым входом блока управлени , второй вход элемента ИЛИ соединен с выходом

55 третьего элемента И, вторрй вход которого соединен с вторым входом второго элемента И, входом синхронизации второго D-триггера , выходом первого элемента И и  вл етс  вторым выходом блока управлени , пр мые выходы второго и третьего D- триггеров соединены соответственно с первыми входами второго и третьего элементов И и  вл ютс  соответственно первым и

версные выходы каждого D-три нены соответственно с инфор входом каждого D-триггера, вхо ки нул  которых объединены и  

третьим выходами блока управлени , ин- 5 рым входом блока управлени .

версные выходы каждого D-триггера соединены соответственно с информационным входом каждого D-триггера, входы установки нул  которых объединены и  вл ютс  вто

КВьтск. Jynpafa. Шоку делит, напру Кперекл.