RU1810858C - Обнаружитель сигналов - Google Patents

Abstract

Использование: радиотехника, коррел ционна  обработка сигналов. Цель: повышение эффективности обнаружени  сигналов. Сущность изобретени : обнаружитель сигналов содержит 1 входной блок 1, 2 перемножител  (2,3), 2 интегратора (4,5), 1 когерентный гетеродин (6), 1 генератор тактовых импульсов (7), 1 элемент задержки (8), 1 пороговый блок (9). 1-24-3-5-9, 7-6-2, 4-8-3.1 Ил.

Description

s

Ј

00

о

00

ел

00

Изобретение относитс  к радиотехнике и предназначено дл  коррел ционной обработки сигналов.

Цель изобретени  - повышение эффективности обнаружени  сигналов.

Структурна  схема обнаружител  сигналов приведена на чертеже.

Обнаружитель сигналов содержит входной блок 1, первый 2 и второй 3 перемножители , первый,4 и второй 5 интеграторы, когерентный гетеродин 6, генератор тактовых импульсов 7, элемент задержки 8 и пороговый блок 9.

Элементы обнаружител  сигналов соединены следующим образом.

Выход входного блока 1 соединен с первым входом первого перемножител  2, второй вход которого соединен с выходом когерентного гетеродина 6. а выход- с входом первого интегратора 4, выход которого соединен с первым входом второго перемножител  3 и с входом элемента задержки 8, выход которого соединен с вторым входом второго перемножител  3, выход которого соединен с входом второго интегратора 5, выход которого соединен с входом порогового блока 9, выход которого соединен с выходом обнаружител , а выход запуска генератора тактовых импульсов 7 соединен с входом запуска когерентного гетеродина 6.

Обнаружитель сигналов работает следующим образом.

Входные сигналы с выхода входного блока 1 перемножаютс  в перемножителе 2 с выходным сигналов когерентного гетеродина 6. Результат перемножени  накапливаетс  в первом интеграторе 4. Выходные сигналы первого интегратора 4 поступают на входы перемножител  3 и элемента задержки 8, врем  задержки которого равно гэ. Выходной сигнал с выхода элемента задержки 8 поступает на второй вход второго перемножител  3. Результат перемножени  с выхода перемножител  3 накапливаетс  во втором накопителе 5. Выходной сигнал второго интегратора 5 сравниваетс  в пороговом блоке 9 с пороговым значением, при превышении которого на выходе порогового устройства по вл етс  импульс, указывающий на обнаружение сигнала. Генератор тактовых импульсов 7 формирует импульс запуска.

Если обозначить сигналы на входе первого перемножител  как m(Ti)n 02 (ti), то на выходе перемножител  2 получают

U(t) m(Ti) П2 (га) ехр Ц d т, где До йА;-йА г - смещение по частоте спектров перемножаемых процессов.

Среднее напр жение на выходе первого интегратора можно записать как

Z(th }hi(0). о

0

5

0

5

0

5

0

5

0

5

1

оо

где hi(0) - / Hi (J ю) ехр | со v) d CD - им- 1

пульсна  характеристика первого интегратора 4. Полоса первого интегратора (а с ней непосредственно св зано врем  интегрировани } должно определ тьс  как 2 AFi 2 Д fgm. где Afgm - максимальное возможное значение доплеровской поправки частоты. При выполнении этого услови  невозможна потер  обнаружени  входного сигнала.

Если обозначить взаимную коррел ционную функцию входных обрабатываемых стационарных и стационарно св занны процессов как В12, то на выходе первого интегратора получают Z (Дг, До, t) 612 (До, Дг) Hi (До)х xcos До .

Анализиру  выражение, приход т к выводу: если входные сигналы сдвинуты по частоте доплера относительно друг друга на До, то их взаимна  коррел ционна  функци , измеренна  на выходе первого интегратора 4, представл ет собой нестационарный процесс со стационарной огибающей

Bi2 (Дг, t) В (Дг) Hi () cos Дои.

Врем  задержки в элементе задержки 8 выбираетс  из услови  г3 1/2 ДР1. При выполнении этого услови  обращаютс  в нуль коррел ционные функции четвертого пор дка.

Поступающие на входы второго перемножител  сигналы перемножаютс  и накапливаютс  в интеграторе 5, на выходе которого по истечении времени накоплени  получают

В|с(Дг, До) В 2 (Дт) cos Дю тэ.

Анализ выражени  показывает, что среднее значение выходного процесса на выходе второго интегратора 5 представл ет собой посто нное напр жение, пропорциональное квадрату среднего напр жени  выходного процесса первого интегратора 4, умноженному на cos . Так как г3 значительно меньше периода накоплени  прототипа , удаетс  значительно ослабить вли ние доплеровской поправки частоты на амплитуду выходного сигнала интегратора, т.е. значительно уменьшить потери в выходном отношении сигнал/шум.

В дальнейшем обнаружитель сигналов работает аналогично.

Сравнительный анализ предлагаемого обнаружител  с базовым объектом, в качестве которого выбран прототип, характеризующийс  аналогичным способом построени , показал следующее.

Как видно из работы прототипа, он не имеет возможности компенсироватьдопле- ровскую поправку частоту и, следовательно, выходной сигнал интегратора значительно снижен по этой причине. При (дТП)0,5, где

9е -- : Т - врем  интегрировани ; П топ .

полоса обрабатываемых сигналов, потери в выходном отношении сигнал/шум составл ют 2 дБ. Так как Г3 на несколько пор дков меньше Т, то аналогично вышеприведенному палучают д тэ П), что практически составл ет нуль. Если даже предположить, что (д Т3 П) дл  за вленного устройства состав- л ет 0,1, то тогда потери в выходном отно- шении сигнал/шум состав т всего 0,05 дБ. Таким образом, потери в выходном отношении сигнал/шум в за вленном устройстве снижены по сравнению с базовым объектом

Claims (1)

1. на 1,95 дБ. Все это приводит к соответствующему повышению эффективности обнаружени  сигналов за вленным устройством по сравнению с базовым объектом. Формула изобретени  Обнаружитель сигналов, содержащий последовательно соединенные входной блок, первый перемножитель и первый интегратор , последовательно включенные генератор тактовых импульсов и когерентный гетеродин, выход которого соединен с вторым входом первого перемножител , пороговый блок, отличающийс  тем, что, с целбю повышени  эффективности обнаружени  сигналов, введены последовательно соединенные элемент задержки, второй перемножитель и второй интегратор/выход которого подключен к входу порогового блока , вход элемента задержки соединен с выходом первого интегратора и вторым входом второго перемножител , выход порогового блока  вл етс  выходом обнаружител  сигналов.