RU1777165C - Устройство дл профессионального отбора операторов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, в частности к устройствам дл  психофизиологических исследований , и может быть использовано при оценке профессиональной пригодности операторов различных систем управлени . Цель изобретени  - расширение дидактических возможностей устройства путем увели- чени  полноты оценки пригодности оператора за счет вы влени  задатков непроизвольного запоминани . Устройство содержит формирователи 1 и 2 кодов первого и второго слагаемых, блок 3 предъ влени  информации, формирователь 4 импульсов, сумматор 5. блок б пам ти эталонов , блок 7-сравнени , формирователь 8 кодов ответа, пульт 9 оператора, формирователь 10 случайной последовательности команды, распределитель 11 импульсов, таймер 12 и счетчик 13 верных ответов. Изобретение позвол ет после предъ влени  р да пар слагаемых случайно засвечивать числа, указывающие пор дковый номер пары слагаемых из р да, результат сложени  которых необходимо воспроизвести, чтобы определить уровень задатка непроизвольного запоминани . 2 з.п. ф-лы, 12 ил. Ё

Description

Х| XI XI

О

сл

Изобретение относитс  к автоматике и ычислительной технике, в частности к устойствам дл  психофизиологических исслеований , и может быть использовано при ценке профессиональной пригодности ператоров различных систем управлени . Известно устройство дл  оценки проессиональной пригодности операторов АСУ, содержащее генератор псевдослучайной последовательности, блок предъ влени  учебной информации, коммутатор, блок сравнени , блок формировани  звуковых сигналов, таймер, блок вы влени  нарушений последовательности ответов, пульт оператора и блок регистрации.

Это устройство позвол ет определить длительность зрительной сенсомоторной пам ти, характеризующейс  формой и взаимным расположением символов.

Наиболее близким к изобретению  вл етс  устройство дл  профессионального отбора операторов, содержащее последовательно включенные сумматор, блок хранени  эталонов, блок сравнени  и блок регистрации, блок предъ влени  ин- формации, формирователь первого слагаемого , выход группы которого соединен с входами первых групп блока предъ влени  информации и сумматора, формирователь второго слагаемого, выход группы которого соединен с входами вторых групп блока предъ влени  информации и сумматора, блок управлени , первый ..выход которого соединен с управл ющими входами блока предъ влени  информации и сумматора, второй и третий выходы - соответственно с первым и вторым входами блока хранени  эталонов, четвертый выход - с входами формировател  второго слагаемого и логического блока, а первый вход - с выходом формировател  первого слагаемого, распределитель , выход группы которого соединен с входами групп блока регистрации и логического Ьлока и с вторым входом группы блока хранени  эталонов, и пульт оператора , выход группы которого соединен с входом второй группы блока сравнени , первый выход с вторыми входами формировател  первого слагаемого и распределител , второй выход - с входом считывани  блока сравнени  и с вторым входом блока управлени , а третий выход - с первым входом распределител , с третьим входом блока регистрации и с четвертым входом формировател  первого слагаемого , первый и третий входы которого подключены к выходам логического блока и блока регистрации соответственно.

Однако данное устройство не позвол ет вы вить задатки непроизвольного запоминани , то есть закреплени  в пам ти новой информации, которое осуществл етс  без сознательной де тельности пам ти, сужа  тем самым его функциональные возможности и снижа  полноту оценки пригодности оператора к работе на сложных автоматизированных системах управлени .

Целью изобретени   вл етс  расширение дидактических возможностей устройст0 ва путем повышени  полноты оценки пригодности оператора к работе сложных автоматизированных систем управлени  за счет вы влени  задатчиков непроизвольного запоминани , осуществл емого без со5 знательной де тельности пам ти.

Поставленна  цель достигаетс  тем, что в известное устройство дл  профессионального отбора операторов, содержащее блок пам ти эталонов, информационные входы

0 которого соединены с соответствующими выходами сумматора, а выходы - с соответствующими информационными входами первой группы блока сравнени , выход которого подключен к входу счетчика, блок

5 предъ влени  информации, формирователи кодов первого и второго слагаемого, информационные выходы которых соединены с соответствующими входами первой и второй группы сумматора и блока предъ вле0 ни  информаци-и, формирователь импульсов, первый выход которого подключен к управл ющему входу сумматора, а ин- формационныйвход-к

синхронизирующему выходу формировате5 л , кодов первого слагаемого, распределитель импульсов и пульт оператора, управл ющий выход которого соединен с информационным входом формировател  кодов первого слагаемого и первым входом

0 распределител  импульсов, отличающеес  тем, что, с целью расширени  дидактических возможностей устройства, в него введены формирователь случайной последовательности команд, таймер и фор5 мирователь кодов ответа, выходы которого соединены с соответствующими информационными входами второй группы блока сравнени , информационные входы - с соответствующими выходами пульта операто0 ра первый и управл ющий вход - с первым синхронизирующим выходом пульта опера- -тора, а второй управл ющий вход - с соответствующим входом блока сравнени , первым управл ющим входом формирова5 тел  случайной последовательности команд и вторым синхронизирующим выходом пульта оператора, управл ющий выход которого подключен к соответствующему входу таймера и второму управл ющему входу формировател  случайной последовательности команд, первый выход которого соединен с управл ющим входом формировател  импульсов, второй выход - с информационным входом таймера, информационные входы - с соответствующими выходами распределител  импульсов, а синхронизирующий вход соответствующими выходами распределител  импульсов и формировател  кодов первого слагаемого, первый выход формировател  импульсов подключен к управл ющему входу блока пам ти эталонов, второй выход - к входу блока предъ влени  информации, третий выход - к первому управл ющему входу формировател  кодов первого слагаемого, а четвертый выход - к второму входу распределител  импульсов и второму управл ющему входу формировател  кодов первого слагаемого, синхронизирующий выход которого соединен с входом формировател  кодов второго слагаемого.

Поставленна  цель достигаетс  также тем, что формирователь случайной последовательности команд содержит счетчик, генератор , триггер , элемент И, первый элемент ИЛИ, входы которого  вл ютс  соответствующими управл ющими входами формировател , а выход - соединен с нулевым входом триггера и одним входом элемента И, другой вход которого подключен к выходу генератора, а выход - к входу счетчика , элементы И группы, одни входы которых  вл ютс  соответствующими информационными входами формировател , а другие - соединены с соответствующими выходами счетчика, шифратор, второй элемент ИЛИ, входы которого подключены к выходам соответствующих элементов И группы и соответствующим входам шифратора , а выход -  вл етс  первым входом формировател , преобразователь кодов, входы которого соединены соответствующими выходами шифратора, и индикатор, инф9рмационные,входы которого подклю- чены к вькодам (юответстеующим выходам преобразовател  кодов, а управл ющий вход - к выходу триггера,  вл ющемус  вторым выодом формировател , единичный вход риггера  вл етс  синхронизирующим вхо- ом формировател , причем формироваель кодов ответа содержит сумматор, выходы которого  вл ютс  соответствующими выходами формировател , элементы И, выходы которых соединены с соответствующими информационными входами первой группы сумматора, элементы запрета, выходы которых подключены к соответствующим информационным входам второй группы сумматора, причем одни входы элеентов И и информационные входы элементов запрета  вл ютс  соответствующими информационными входами формировател , другие входы элементов И и управл ющие входы элементов запрета - первым 5 управл ющим входом формировател , а управл ющий вход сумматора-вторым управл ющим входом формировател , а пульт оператора содержит формирователь импульсов пуска, выход которого  вл етс  уп- 10 равл ющим выходом пульта, элементы ИЛИ группы, выходы которых  вл ютс  соответствующими информационными выходами пульта, шифраторы, выходы которых соединены с входами соответствующих элемен- 15 тов ИЛИ группы, элемент ИЛИ, регистр, выходы которого подключены ко входам соответствующих шифраторов и к соответствующим входам элемента ИЛИ, элемент задержки, триггер, вход которого соединен 0 с выходом элемента ИЛИ и входом элемента задержки, а выход -  вл етс  первым синхронизирующим выходом пульта, и элемент запрета, выход которого  вл етс  вторым синхронизирующим выходом пульта, а ин- 5 формационный и управл ющий входы - подключены к выходам элемента задержки и триггера соответственно.

На фиг.1 представлена структура устройства; на фиг.2 - функциональна  схема 0 формировател  первого слагаемого; на фиг.З - то же, формировател  второго слагаемого; на фиг.4 -тоже, блока предъ влени  информации; на фиг.5 -то же, блока управлени ; на фиг.6 - то же, блока хранени  5 эталонов; на фиг.7-тоже, блока сравнени ; на фиг;8-то же, распределител  импульсов; на фиг.9 - то же, формировател  кодов ответа; на фиг.10 - то же, пульта оператора; на( фиг.11 - то же, формировател  случайной 0 последовательности команд; на фиг.12-диаграммы работы устройствал

Устройство дл  профессионального отбора содержит формирователь 1 первого - слагаемого, формирователь 2 второго слага- 5 емого, блок 3 предъ влени  информации, . формирователь 4 импульсов, сумматор 5, блок 6 пам ти эталонов, блок 7 сравнени , формирователь кодов ответа, пульт 9 оператора , формирователь 10 случайной последо- 0 вательности команд, распределитель 11 импульсов, таймер 12 и счетчик 13 (верных ответов) со схемными соединени ми, описанными выше и в формуле.

Формирователь 1 содержит генератор 5 14 (четырехразр дный) псевдослучайной последовательности импульсов, шифратор 15, генератор 16 тактовых импульсов, формирователь 17 одиночных импульсов (по заднему фронту) и первый и второй элементы ИЛИ 18 и 19.

Формирователь 2 содержит генератор 20 (трехразр дный) псевдослучайной последовательности (ЭПСП) импульсов и шифратор 21.

Блок 3 содержит первый и второй преобразователи 22 и 23 кодов, и первый и второй индикаторы 24 и 25.

Формирователь 4 содержит одновибра- тор 26 (длительность импульса на выходе 2с), первый и второй формирователи 27 и 28 импульсов (соответственно по переднему и заднему фронтам), счетчик 29 (с предварительной установкой на 50 циклов), элемент 30 И. элементЗ задержки и транспарант 32 Конец.

Блок 6 содержит регистр 33 и элемент 34 задержки.

Блок 7 содержит первую и вторую группы элементов 35, 36 И, группу элементов 37 ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и элемент 38 ИЛИ.

Распределитель 1 содержит кольцевой распределитель 39 и элемент ИЛИ 40.

Формирователь 8 содержит регистр 44 с клавишами от 0 до 9, шифраторы 45, группу элементов 46 ИЛИ, триггер 47, элемент 48 запрета, элемент 49 ИЛИ, элемент 50 задержки и формирователь 51 импульсов пуска.

Формирователь 10 содержит счетчик 52, группу элементов 53 И, шифратор 54, преобразователь 55 кодов, индикатор 56, генератор 57, триггер 58, элемент 59 И, элементы 60 и 61 ИЛИ.

Устройство работает следующим образом .

Включают питание. В исходное положение устанавливаютс  узль пам ти устройства , триггер 47 - во второе (нулевое) положение (фиг.12а), триггер 58 - в первое (единичное) положение (фиг.12б). На индикаторе 56 светитс  О. Устройство готово к работе.

Оператор нажимает кнопку формировател  51, импульс (фиг.12в)с выхода которого поступает на вход начальной установки таймера 12, через элемент 60 ИЛИ - на вход элемента 59 И, на второй выход которого подаютс  импульсы с выхода генератора 57, обеспечив установку кольцевого счетчика 52 с случайное положение, например, третье (на третьем выходе единичный потенциал ), на вход триггера 58, перебросив его в нулевое положение (фиг. 126) - свечение О прекращаетс  через элемент 40 ИЛИ - на вход кольцевого распределител  39, установив последний в первое положе- , ние (на первом выходе единичный потенциал ) и через элемент 18 ИЛИ - на вход генератора 16, включив последний, Тактовый импульс (фиг.12г) с выхода генератора 16 подаетс  на вход формировател  17 (по заднему фронту), на входы генераторов 14 и 20 и на вход элемента 31. Двоичные комбинации с выходов генераторов 14 и 20, через шифраторы 15 и 21 соответственно, поступают на входы преобразователей 22 и 23 м не перёый и второй входы групп сумматора 5 соответственно. 0 Задержанный импульс с выхода элемента 31 подаетс  на вход одновибратора 26, вызвав по вление на его выходе импульса длительностью 2 с (фиг. 12 д). Этот импульс поступает на входы формирователей 27 и 28 5 и на управл ющие входы индикаторов 24 и 25, обеспечив высвечивание слагаемых (цифр) в течение 2с.

Оператор визуально фиксирует высветившиес  цифры, складывает их в уме и за- 0 поминает сумму.

Короткий импульс с выхода формировател  27 (фиг.12е) подаетс  на вход элемента 30 блока, но дальше не пройдет, т.к. на его второй вход подан нулевой потенциал с пер- 5 вого выхода формировател  10.

Импульс с выхода формировател  17 (фиг.12ж), через элемент 17 ИЛИ, поступит на Biopon вход генератора 16, прекратив подачу тактовых импульсов. 0 Короткий импульс с выхода формировател  28 (фиг.12з) поступит на второй вход распределител  11, обеспечив по вление единичного потенциала на его втором выходе , через элемент 18 ИЛИ - на первый вход 5 генератора 16, запустив последний (фиг. 12г) и предъ вив испытуемому следующую пару слагаемых дл  суммировани  в уме, т.е. процесс повтор етс .

При предъ влении третьей пары чисел 0 на выходе элемента 53 И по вл етс  единичный потенциал (фиг.12и), т.к. к его первому входу приложена . единица с третьего выхода счетчика 52, который поступит на соответствующий вход шифратора 5 54; вызвав по вление на его выходах двоич- - ного кода, а через элемент 61 ИЛИ - на второй вход элемента 30 И.

Короткий импульс с выхода формировател  27 (фиг.12е) через элемент 30 И посту- 0 пит на управл ющий вход сумматора 5, осуществив суммирование и подачу двоичного кода суммы с его выходов на информа- ционньге входы регистра 33. Этот же импульс непосредственно и через элемент 5 34 подаетс  на управл ющие входы регистра 33, осуществив перевод последнего в режим параллельной записи и запись двоичного числа с выходов сумматора 5.

Эталонна  (контрольна ) двоична  комбинаци  суммы третьей пары с выходов блока 6 прикладываетс  к первым входам элементов 35 И.

После предъ влени  седьмой пары чисел (конец цикла) на отдельном (последнем) выходе распределител  11 по витс  единичный импульс(фиг.12к), который поступит на вход элемента 19 ИЛИ, выключив генератор 1 б и на вход триггера 58, перебросив его в единичное положение (фиг.12б). Единичный потенциал с выхода триггера 58 поступает на вход управлени  индикатора 56, засветив цифру 3, предлагающую испытуемому зафиксировать на пульте 9 сумму па- . ры чисел, предъ вл емых третьими, и на вход запуска таймера 12, начав отсчет времени .

Оператор припомнив сумму третьей пары чисел, например, 13, воспроизводит ее на клавиатуре 44.

. При нажатии клавиши с цифрой 1 импульс с ее выхода (фиг.12л) поступает на вход шифратора 452, обеспечив по вление на его выходе четырехэлементногодвоично- ta кода, через элемент 49 ИЛИ - на вход элемента 50 (врем  задержки которого больше времени срабатывани  триггера 47) и на вход триггера 47, перебросив последний в первое положение (фиг. 12а). Двоичный код с выхода шифратора 452 , через элементы 46 ИЛИ и элементы 42 И, на вторые входы которых подан единичный потенциал с выхода триггера 47, прикладываетс  к первым информационным входам сумматора 41. Задержанный импульс с выхода элемента 50 дальше не пройдет, т.к. на управл ющий вход элемента 48 подан единичный потен- ,циал с выхода триггера 47.

При нажатии клавиши с цифрой 3, импульс с ее выхода (фиг.12м) перебросит триггер 47 на второе положение (на выходе нулевой потенциал). Двоична  комбинаци  с выхода шифратора 454, через элементы 46 ИЛИ и элементы 43 запрета, на управл ющие входы которых подан нулевой потенциал с выхода триггера 47, прикладываетс  к вторым информационным входам сумматора И. Задержанный импульс с выхода элемента 50 (фиг.12н), через элемент 48, на управл ющий вход которого подан нулевой потенциал с выхода триггера 47, поступает на вход управлени  сумматора 41, обеспечив подачу двоичной комбинации с его выхода на первые входы элементов 36 И, а через элемент 50 ИЛИ - на вход элемента 59 И, изменив положение единичного потенциала на выходе счетчика 52, и на вход триггера 58, перебросив последний. Таймер 12 прекращает подсчет времени, цифра 3 на индикаторе 56 гаснет.

Одновременно импульс с выхода элемента 48, через вторые входы элементов 35. 36 14, поступает на соответствующие входы элементов 37 ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ. 5 Если двоичные коды, приложенные к первому и второму входам группы блока 7 идентичны, то на выходе элемента 37 -единичные потенциалы, которые подаютс  на входы элемента 38 И, Импульс с выхода 10 последнего подаетс  на вход счетчика 13. зафиксировав верный ответ,

Неверные ответы не фиксируютс . Дл  перехода к следующему циклу испытуемый нажимает кнопку формировател  15 51. Работа элементов устройства при этом аналогична вышеописанному.

После отработки п тидес ти циклов на выходе счетчика 29 по витс  импульс, который поступит на вход транспаранта 32 Ко- 0 нец, предупредив испытуемого об окончании проверки, а через элемент 19 ИЛ И - на второй вход генератора 16, выключив последний.

Оператор (руководитель) по числу верно 5 сложенных (в уме) и воспроизведенных на клавиатуре 44 по случайной команде из предъ вленного р да правильных опознаний , подсчитанных счетчиков 13;и времени, затраченного на ответы и зафиксированно- 0 го таймером 12 определ ет уровень непроизвольного запоминани .

Claims (1)

1. Устройство дл  профессионального отбора операторов, содержащее блок пам ти эталонов, информационные входы которого соединены с соответствующими 0 выходами сумматора, а выходы - с соответствующими информационными входами , первой группы блока сравнени , выход которого подключен к входу счетчика, блок предъ влени  информации, формирователи 5 кодов первого и второго слагаемого, информационные выходы которых соединены с соответствующими входами первой и второй группы сумматора и блока предъ влени  информации , формирователь импульсов, первый выход которого подключен к

управл ющему входу сумматора, а информационный вход - к синхронизирующему выходу формировател  кодов первого слагаемого , распределитель импульсов и пульт оператора, управл ющий выход которого соединен с информационным входом формировател  кодов первого слагаемого и первым входом распределител  импульсов, отличающеес  тем, что, с целью расширени  дидактических возможностей устройства, в него введены формирователь случайной последовательности команд, таймер и формирователь кодов ответа, выходы которого соединены с соответствующими информационными входами второй группы блока сравнени , информационные входы - с соответствующими выходами пульта оператора, первый управл ющий вход - с первым синхронизирующим выходом пульта оператора, а второй управл ющий вход - с соответствующим входом блока сравнени , первым управл ющим входом формировател  случайной последовательности команд и вторым синхронизирующим выходом пульта опер агора, управл ющий выход которого подключен к соответствующему входу таймера и второму управл ющему входу формировател  случайной последовательности команд, первый выход которого соединен с управл ющим входом формировател  импульсов, второй выход - с инфор- мационнымвходомтаймера,

информационные входы - с соответствующими выходами распределител  импульсов , а синхронизирующий вход - с соответствующими выходом распределител  импульсов и формировател  кодов первого слагаемого, первый выход формировател  импульсов подключен к управл ющему входу блока пам ти эталонов, второй выход- к входу блока предъ влени  информации, третий выход - к первому управл ющему входу формировател  кодов первого слагаемого, а четвертый выход - к второму входу распределител  импульсов и второму управл ющему входу формировател  кедов первого слагаемого, синхронизирующий выход которого соединен с входом формировател  кодов второго слагаемого,

2, Устройство по п.1, о т л и ч а ю щ е е- с   тем, что формирователь случайной последовательности команд содержит счетчик , генератор, триггер, элемент И, первый элемент ИЛИ, входы которого  вл ютс  соответствующими управл ющими входами формировател , а выход соединен с нулевым входом триггера и одним входом элемента И, другой вход которого подключен к выходу генератора, а выход - к входу счетчика , элементы И группы, одни входы которых  вл ютс  соответствующими информационными входами формировател , а другие соединены с соответствующими выходами счетчика, шифратор, второй элемент ИЛИ, входы которого подключены к выходам соответствующих элементов И группы и соответствующим входам шифратора, а выход  вл етс  первым входом формировате0 л , преобразователь кодов, входы которого соединены с соответствующими выходами шифратора, и индикатор, информационные входы которого подключены к соответствующим выходам преобразовател  кодов, а

5 управл ющий вход - к выходу триггера,  вл ющемус  вторым выходом формировател , единичный вход триггера  вл етс  синхронизирующим входом формировател .

0 3. Устройство поп.1,отличаюшее- с   тем, что формирователь кодов ответа содержит сумматор, выходы которого  вл ютс  соответствующими выходами формировател , элементы И, выходы которых соединены

5 с соответствующими информационными входами первой группы сумматора, элементы запрета, выходы которых подключены к соответствующим информационным входам второй группы сумматора, причем одни

0 входы элементов И и информационные входы элементов запрета  вл ютс  соответствующими информационными входами формировател , другие входы элементов И и управл ющие входы элементов запрета 5 первым управл ющим входом формировател , а управл ющий вход сумматора - вторым управл ющим входом формировател . 4. Устройство поп.1,отл ича ющее- с   тем, что пульт оператора содержит

0 формирователь импульсов пуска, выход которого  вл етс  управл ющим выходом пульта, элементы ИЛИ группы, выходы которых  вл ютс  соответствующими информационными выходами пульта,

5 шифраторы, выходы которых соединены с входами соответствующих элементов ИЛИ группы, элемент ИЛИ, регистр, выходы которого подключены к входам соответствующих шифраторов и к соответствующим

0 входам элемента ИЛИ, элемент задержки, триггер, вход которого соединен с выходом элемента ИЛИ и входом элемента задержки , а выход  вл етс  первым синхронизирующим выходом пульта, и

5 элемент запрета, выход которого  вл етс  вторым синхронизирующим выходом пульта, а информационный и управл ющий входы подключены к выходам элемента задержки и триггера соответственно.

4 j

Фиг. 2

АЛ АЛ

фиг. 4

VV

Фиг. J

Фиг. 5

jrn

JJ

#

V

А

Фиг. 6

Фиг. 7

Г

-ft

W

Х

|.  . 11

Фиг.8

Фиг. 9

Фиг.Ю

П

Г III -

ПП

JL

- П

ж

ЛП.

А

JZTQ

П П -П -1

и

I

1

л п

н

1-й цикл

Редактор

Составитель О.Болдырев

Техред М.МоргенталКорректор И.Шулла

Фиг.;/

Л

П П

п

п

Л.

JL

П П /

Л

Л

Л

Z-й цикл

Фиг.П